KR100296141B1 - A method of fabricating thin film transistor using selective silicon ion-implantation and novel eximer laser crystallization of amorphous silicon film - Google Patents
A method of fabricating thin film transistor using selective silicon ion-implantation and novel eximer laser crystallization of amorphous silicon film Download PDFInfo
- Publication number
- KR100296141B1 KR100296141B1 KR1019990044236A KR19990044236A KR100296141B1 KR 100296141 B1 KR100296141 B1 KR 100296141B1 KR 1019990044236 A KR1019990044236 A KR 1019990044236A KR 19990044236 A KR19990044236 A KR 19990044236A KR 100296141 B1 KR100296141 B1 KR 100296141B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- amorphous silicon
- film transistor
- laser crystallization
- silicon thin
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 64
- 238000005468 ion implantation Methods 0.000 title claims abstract description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 20
- 238000005499 laser crystallization Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 12
- 239000010703 silicon Substances 0.000 title claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 10
- 239000010408 film Substances 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 230000000873 masking effect Effects 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 6
- 238000003949 trap density measurement Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000003917 TEM image Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004627 transmission electron microscopy Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
본 발명은 반도체 기술에 관한 것으로, 특히 레이저 결정화를 이용하는 다결정 실리콘 박막 형성 및 그를 이용한 박막 트랜지스터 제조방법에 관한 것이며, 저온 공정을 이용할 수 있으며, 균일하고 재현성 있는 다결정 실리콘 박막을 얻는 것을 그 목적으로 한다. 본 발명은 레이저 결정화 이전에 비정질 실리콘 박막에 선택적으로 고에너지, 고밀도의 실리콘 이온주입을 실시하여 박막에 기계적 변형을 유도하고 변형된 부분을 레이저 결정화 과정의 결정핵으로 이용하여 다결정 실리콘의 결정립을 크게 하고 동시에 트랩 밀도를 줄임으로써 균일하고 재현성 있는 양질의 다결정 실리콘 박막을 제작할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor technology, and more particularly, to a polycrystalline silicon thin film formation using laser crystallization and a thin film transistor manufacturing method using the same. . According to the present invention, high-density, high-density silicon ion implantation is performed on the amorphous silicon thin film prior to laser crystallization to induce mechanical deformation in the thin film, and the modified portion is used as a crystal nucleus in the laser crystallization process to greatly increase the grain size of the polycrystalline silicon. At the same time, by reducing the trap density, a uniform and reproducible high quality polycrystalline silicon thin film can be produced.
Description
본 발명은 반도체 기술에 관한 것으로, 특히 레이저 결정화를 이용하는 다결정 실리콘 박막 형성 및 그를 이용한 박막 트랜지스터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor technology, and more particularly, to a polycrystalline silicon thin film formation using laser crystallization and a thin film transistor manufacturing method using the same.
박막 트랜지스터(Thin Film Transistor, TFT)는 액정 표시 장치(Liquid Crystal Display, LCD)의 구동회로와 화소 스위칭 소자로 널리 사용되고 있다. 특히, 차세대 이동통신시스템(International Mobile Telecommunication - 2000, IMT-2000)용 이동통신 화상 단말기 등에 LCD 패널이 채용될 예정이어서 고품질의 TFT 개발이 시급한 실정이다.Thin film transistors (TFTs) are widely used as driving circuits and pixel switching elements of liquid crystal displays (LCDs). In particular, since LCD panels are to be employed in mobile communication video terminals for next generation mobile communication systems (International Mobile Telecommunications 2000, IMT-2000), it is urgent to develop high quality TFTs.
유리 기판에 다결정 실리콘 박막 트랜지스터를 집적시키기 위해서는 유리 기판에 손상을 주지 않는 저온 공정으로 비정질 실리콘을 PECVD(Plasma Enhanced CVD) 등을 이용한 저온 증착 방법으로 제작한 다음 레이저 어닐링을 이용하여 다결정 실리콘으로 결정화하는 방법이 가장 유리한 것으로 보고되고 있으며, 따라서 이에 대한 많은 연구가 진행 중에 있다.In order to integrate a polycrystalline silicon thin film transistor on a glass substrate, amorphous silicon is fabricated by a low temperature deposition method using PECVD (Plasma Enhanced CVD) or the like in a low temperature process that does not damage the glass substrate, and then crystallized into polycrystalline silicon using laser annealing. The method is reported to be the most advantageous and therefore much research is in progress.
그러나, 다결정 실리콘 활성층의 결정립 경계(grain boundary)와 결정립 내부에 존재하는 많은 결함(defect)들로 인한 트랩 상태(trap state)들이 다결정 실리콘 박막 트랜지스터의 전기적 특성을 저하시키고 있다. 또한 이들의 밀도가 박막 내에서 불균일하여 소자 제작시 소자 특성의 재현성이 떨어지는 문제점도 있었다.However, trap states due to the grain boundaries of the polycrystalline silicon active layer and many defects present in the grains degrade the electrical properties of the polycrystalline silicon thin film transistor. In addition, there is a problem in that their density is non-uniform in the thin film, and thus the reproducibility of device characteristics is poor during device fabrication.
이러한 문제점을 해결하기 위하여 다결정 실리콘 활성층의 결정립 크기를 증가시키고 결정립의 위치를 인위적으로 선택함으로써 소자의 특성과 재현성을 향상시키기 위한 다양한 방법들이 제안되고 있다. 그 중 결정립의 크기를 향상시키기 위해 박막에 선택적으로 실리콘 이온을 주입을 한 후, 이를 노(furnace)에 넣고 열에너지를 가하여 고상결정화를 하여 결정립의 인위적 배열을 형성하거나, 비정질 실리콘 박막 위에 산화막을 증착한 후 레이저 결정화를 하여 결정립의 크기를 크게 하고 결정립의 위치도 인위적으로 조절하려는 연구도 보고된 바 있다.In order to solve this problem, various methods for improving the characteristics and reproducibility of the device by increasing the grain size of the polycrystalline silicon active layer and artificially selecting the position of the grain have been proposed. Among them, silicon ions are selectively injected into the thin film to improve the size of the grains, which are then placed in a furnace to be thermally crystallized to form an artificial array of grains, or an oxide film is deposited on the amorphous silicon thin film. Afterwards, studies have been made to increase the size of grains and to artificially control the position of grains by laser crystallization.
그러나, 노에 넣고 가열하면 저온 공정을 이용할 수 없고, 산화막을 사용할 경우 레이저 결정화 후 산화막을 제거하는 과정에서 다결정 실리콘 박막에 손상을 주어 트랩 밀도를 증가시킬 가능성이 있으므로 균일하고 재현성 있는 박막을 얻는데 한계가 있다.However, it is not possible to use a low temperature process when heated in a furnace, and the use of an oxide film may damage the polycrystalline silicon thin film and increase the trap density in the process of removing the oxide film after laser crystallization. There is.
본 발명은 저온 공정을 이용할 수 있으며, 균일하고 재현성 있는 다결정 실리콘 박막을 얻을 수 있는 박막 트랜지스터 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a thin film transistor which can use a low temperature process and obtain a uniform and reproducible polycrystalline silicon thin film.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 공정도.1A and 1B are diagrams illustrating a manufacturing process of a thin film transistor according to an exemplary embodiment of the present invention.
도 2a 및 도 2b는 각각 종래기술 및 본 발명에 따라 제작된 다결정 실리콘 박막의 투과 전자 현미경(Transmission Electron Microscope, TEM) 평면 이미지.2A and 2B are transmission electron microscopy (TEM) planar images of polycrystalline silicon thin films manufactured according to the prior art and the present invention, respectively.
도 3a는 이온주입된 부분의 결정립을 나타낸 TEM 이미지.3A is a TEM image showing grains of an ion implanted portion.
도 3b는 결정립의 경계 부분을 나타낸 TEM 이미지.3B is a TEM image showing the border portion of the grains.
도 4는 선택적 이온주입을 위한 마스킹 윈도우의 레이아웃을 나타낸 도면.4 shows the layout of a masking window for selective ion implantation.
도 5는 본 발명의 일 실시예에 따라 제작된 박막 트랜지스터의 전류-전압 전달 곡선.5 is a current-voltage transfer curve of a thin film transistor manufactured according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10 : 버퍼 산화막10: buffer oxide film
11 : 비정질 실리콘 박막11: amorphous silicon thin film
12 : 포토레지스트 패턴12: photoresist pattern
A : 선택적으로 이온주입된 영역A: selective ion implantation region
상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 박막 트랜지스터 제조방법은, 소정의 하부층 상에 비정질 실리콘 박막을 형성하는 제1 단계; 게이트 영역의 상기 비정질 실리콘 박막을 선택적으로 차폐시키는 마스킹 윈도우를 형성하는 제2 단계; 상기 마스킹 윈도우를 이온주입 베리어로 하여 상기 비정질 실리콘 박막에 실리콘 이온주입을 실시하는 제3 단계; 상기 비정질 실리콘 박막의 레이저 결정화를 실시하여 다결정 실리콘 박막을 형성하는 제4 단계; 및 게이트 및 소오스/드레인을 형성하는 제5 단계를 포함하여 이루어진다.A characteristic thin film transistor manufacturing method of the present invention for achieving the above technical problem, the first step of forming an amorphous silicon thin film on a predetermined lower layer; Forming a masking window for selectively shielding the amorphous silicon thin film in the gate region; Performing a silicon ion implantation into the amorphous silicon thin film using the masking window as an ion implantation barrier; A fourth step of forming a polycrystalline silicon thin film by performing laser crystallization of the amorphous silicon thin film; And a fifth step of forming the gate and the source / drain.
즉, 본 발명은 레이저 결정화 이전에 비정질 실리콘 박막에 선택적으로 고에너지, 고밀도의 실리콘 이온주입을 실시하여 박막에 기계적 변형을 유도하고 변형된 부분을 레이저 결정화 과정의 결정핵으로 이용하여 다결정 실리콘의 결정립을 크게 하고 동시에 트랩 밀도를 줄임으로써 균일하고 재현성 있는 양질의 다결정 실리콘 박막을 제작할 수 있다.That is, according to the present invention, high-density, high-density silicon ion implantation is performed on the amorphous silicon thin film prior to laser crystallization to induce mechanical deformation in the thin film, and crystal grains of polycrystalline silicon are used as the crystal nuclei in the laser crystallization process. By increasing the size and reducing the trap density at the same time, a uniform and reproducible high quality polycrystalline silicon thin film can be produced.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.
첨부된 도면 도 1a 및 도 1b는 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.1A and 1B illustrate a thin film transistor manufacturing process according to an exemplary embodiment of the present invention, which will be described below with reference to the drawings.
우선, 도 1a에 도시된 바와 같이 화학기상증착(chemical vapor deposition,CVD)법을 사용하여 버퍼 산화막(10) 상에 800Å∼1000Å 두께의 비정질 실리콘 박막(11)을 증착하고, 그 상부에 이온주입 마스크로서 포토레지스트 패턴(12)을 형성한 다음, 선택적 실리콘 이온주입을 한다. 이때, 선택적 이온주입을 위해서 포토레지스트 패턴(12)을 사용하지 않고 패터닝된 산화막(3000Å)과 같은 하드 마스크를 사용할 수 있으며, 이와 같은 마스킹 윈도우 형성 후 고에너지(100KeV), 고밀도(1×1016/㎠)의 실리콘 이온주입을 실시한다. 여기서, 패터닝된 산화막을 사용하는 경우, 결정립의 크기를 증대하는데 효과적이며, 산화막의 두께는 레이저 소오스의 종류와 요구되는 결정립의 크기에 따라 선택되며 XeCl(λ=308nm) 엑시머 레이저의 경우 3000Å으로 하는 것이 바람직하다. 포토레지스트를 마스킹 윈도우로 사용하는 경우에는 이온주입 후 즉시 제거하고, 산화막을 사용하는 경우에는 레이저 조사 후 제거한다.First, as shown in FIG. 1A, an amorphous silicon thin film 11 having a thickness of 800 μs to 1000 μs is deposited on the buffer oxide film 10 using chemical vapor deposition (CVD), and ion implantation is performed thereon. After the photoresist pattern 12 is formed as a mask, selective silicon ion implantation is performed. In this case, a hard mask such as an oxide film (3000 () patterned without using the photoresist pattern 12 may be used for selective ion implantation. After forming the masking window, high energy (100 KeV) and high density (1 × 10 16 ) may be used. / Cm 2) silicon ion implantation. Here, in the case of using the patterned oxide film, it is effective to increase the grain size, and the thickness of the oxide film is selected according to the type of laser source and the required grain size, and in the case of XeCl (λ = 308 nm) excimer laser, it is 3000Å. It is preferable. If the photoresist is used as a masking window, it is immediately removed after ion implantation. If an oxide film is used, it is removed after laser irradiation.
다음으로, 도 1b에 도시된 바와 같이 포토레지스트 패턴(12)을 제거한 후, 300mJ/㎠ 정도의 에너지 밀도를 갖는 XeCl(λ=308nm) 엑시머 레이저 빔(eximer laser beam)을 조사하여 비정질 실리콘 박막(12)을 결정화한다. 이때, 비정질 실리콘 박막(11)의 선택적으로 이온주입된 영역(A)은 이온이 주입된 부분은 고에너지 이온과의 충돌로 인해 박막에 기계적 변형이 유도된다. 기계적으로 변형된 부분의 가장자리가 레이저 결정화 과정에서 결정핵으로 작용하여 박막 내의 결정핵 위치를 인위적으로 선택할 수 있게 된다.Next, after removing the photoresist pattern 12 as shown in Figure 1b, by irradiating an XeCl (λ = 308nm) excimer laser beam having an energy density of about 300mJ / ㎠ and an amorphous silicon thin film ( Crystallize 12). At this time, in the selectively implanted region A of the amorphous silicon thin film 11, the portion where the ions are implanted causes mechanical deformation in the thin film due to collision with high energy ions. The edges of the mechanically deformed portions act as nuclei in the laser crystallization process, thereby artificially selecting the nuclei in the thin film.
첨부된 도면 도 2a 및 도 2b는 각각 종래기술 및 본 발명에 따라 제작된 다결정 실리콘 박막의 투과 전자 현미경(Transmission Electron Microscope, TEM) 평면 이미지로써, 도 2b에서 미세 결정립이 모여 있는 부분이 이온주입으로 결정화 이전에 기계적 변형이 형성된 부분이고 나머지 부분은 이온 주입에 의한 변형이 생기지 않은 부분이다. 저배율의 TEM 이미지를 통해 보았을 때 박막 전체적으로 결정립 배열의 규칙성을 볼 수 있고 미세한 결정립과 크게 성장한 결정립이 규칙적으로 배열되어 있음을 볼 수 있다. 미세 결정립들은 이온주입에 의해 형성된 변형으로 결정핵이 형성되어 이웃하는 결정립들에 의해 성장이 제한되어 결정립의 크기가 평균 1000Å 정도로 작으며 길게 성장한 결정립은 반대 방향으로부터 성장한 결정립과 충돌하여 명확한 경계를 이루는데 그 길이가 1㎛에 이른다. 이는 이온주입 과정에서 형성된 변형이 결정화 과정에서 결정핵으로 작용했기 때문이다. 첨부된 도면 도 3a는 이온주입된 부분의 결정립을, 도 3b는 결정립의 경계를 각각 나타내고 있다.2A and 2B are a transmission electron microscope (TEM) planar image of a polycrystalline silicon thin film manufactured according to the prior art and the present invention, respectively. Mechanical deformation is formed before crystallization, and the rest is a portion where deformation by ion implantation does not occur. The low magnification TEM image shows the regularity of grain arrangement throughout the thin film and the fine grains and large grown grains are arranged regularly. The fine grains are formed by the ion implantation, and crystal nuclei are formed and growth is limited by neighboring grains. The grain size is small, on average, 1000Å, and long grains collide with grains grown from opposite directions to form a clear boundary. Its length reaches 1㎛. This is because the deformation formed during the ion implantation acts as a crystal nucleus during the crystallization process. 3A shows the grains of the ion-implanted portion, and FIG. 3B shows the boundaries of the grains.
본 발명에 따라 형성된 다결정 실리콘 박막을 이용하여 박막 트랜지스터를 제작하여 특성을 분석하였으며, 비교를 위해 기존의 공정으로 제작된 박막 트랜지스터도 함께 제작하였다. 비정질 실리콘 박막 800Å을 유리 기판과 산화된 실리콘 기판 위에 저압화학기상증착(Low Pressure Chemical Vapor Deposition, LPCVD)법으로 사일렌(SiH4) 가스를 이용하여 550℃의 온도에서 증착하였다. 박막 형성 후 선택적 이온주입을 위한 윈도우를 형성하고 고에너지, 고밀도의 실리콘 이온을 박막에 주입한다. 첨부된 도면 도 4를 참조하여 이온주입을 위한 윈도우(포토레지스트 패턴)(40)는 선폭/간격이 각각 1㎛/1㎛, 2㎛/2㎛, 2㎛/3㎛인 스트라이프(stripe) 형태로 채널 방향에 수직하게 설계하였으며, 소오스(S) 영역 및 드레인(D) 영역은완전히 노출되고 게이트(G) 영역에만 포토레지스트 패턴(40)이 라인 및 스페이스 형태로 형성되도록 한다. 이온주입 후에는 포토레지스트 패턴(40)을 제거하고, 박막의 결정화를 위해 300mJ/㎠의 에너지 밀도를 갖는 레이저 빔을 비정질 실리콘 박막에 조사한다. 종래기술에 따라 제작된 박막 트랜지스터는 이온주입 윈도우 형성과 이온주입 공정 없이 제작되고 결정화 이후 공정은 제안된 소자와 동일한 공정을 거쳐 제작된다. 이후, 게이트 산화막(1000Å)과 게이트 전극을 형성한 후 소오스/드레인 도핑을 위한 이온주입 및 활성화를 실시하여 소자를 완성한다.A thin film transistor was fabricated using the polycrystalline silicon thin film formed according to the present invention to analyze its characteristics, and a thin film transistor manufactured by a conventional process was also manufactured for comparison. An amorphous silicon thin film 800 Å was deposited on a glass substrate and an oxidized silicon substrate by using a low pressure chemical vapor deposition (LPCVD) method at a temperature of 550 ° C. using a silica (SiH 4 ) gas. After forming the thin film, a window for selective ion implantation is formed and high energy and high density silicon ions are implanted into the thin film. Referring to FIG. 4, the window 40 for ion implantation (photoresist pattern) 40 has a stripe shape having line width / spacing of 1 μm / 1 μm, 2 μm / 2 μm, and 2 μm / 3 μm, respectively. Designed perpendicular to the channel direction, the source (S) and drain (D) regions are completely exposed, and the photoresist pattern 40 is formed in the form of lines and spaces only in the gate (G) region. After ion implantation, the photoresist pattern 40 is removed, and a laser beam having an energy density of 300 mJ / cm 2 is irradiated onto the amorphous silicon thin film to crystallize the thin film. The thin film transistor fabricated according to the prior art is fabricated without forming an ion implantation window and an ion implantation process, and the process after crystallization is fabricated through the same process as the proposed device. Subsequently, the gate oxide layer 1000 ′ and the gate electrode are formed, and ion implantation and activation for source / drain doping are performed to complete the device.
상기와 같은 공정을 통해 제작된 박막 트랜지스터의 전류-전압 전달곡선을 첨부된 도면 도 5에 도시하였다. 종래기술에 따라 제작된 소자에 비해 온-전류가 증가하고 오프-전류가 감소하였으며 문턱전압(7V)도 낮아진 것을 볼 수 있다. 또한, 본 발명에 따라 제작된 소자의 전계효과 이동도는 60㎠/Vs 이었으며 기존의 방법으로 제작된 소자(12.5㎠/Vs)에 비해 5배 정도 향상된 특성을 보여준다. 이는 박막의 구조가 선택적 이온 주입에 의해 개선된 것으로 전기적 특성의 향상은 박막 내의 결정립이 커지고 결정립 내부의 트랩 밀도가 낮아졌기 때문이다. 전기적 특성을 보면, 결정립이 커짐에 따라 채널 내의 결정립 경계의 밀도가 낮아지고 이에 따라 채널의 저항이 감소하여 온-전류가 증가하고 드레인 접합의 트랩 상태 밀도가 현저히 감소하여 트랩상태에서 발생하는 캐리어 방출의 감소하며 이에 따른 오프-전류가 감소하여 온/오프 전류특성이 향상되었음을 알 수 있다. 또한 같은 조건으로 제작된 소자들은 모두 동일한 특성을 나타냄을 확인하여 공정의 재현성도 확인하였다. 본 발명에서 제안한 실리콘 이온주입을 이용한 레이저 결정화는 트랩 밀도가 낮은 다결정 실리콘 박막을 얻을 수 있고 또한 결정립의 위치를 결정할 수 있어 박막의 균일성을 확보할 수 있고 이를 이용한 재현성 있는 다결정 실리콘 박막 트랜지스터를 제작에 이용될 수 있다.A current-voltage transfer curve of the thin film transistor manufactured by the above process is shown in FIG. 5. It can be seen that the on-current is increased, the off-current is reduced, and the threshold voltage (7V) is also lowered compared to the device manufactured according to the prior art. In addition, the field effect mobility of the device fabricated according to the present invention was 60 cm 2 / Vs and shows a 5 times improvement compared to the device fabricated by the conventional method (12.5 cm 2 / Vs). This is because the structure of the thin film is improved by selective ion implantation. The improvement of the electrical properties is because the grains in the thin film are larger and the trap density inside the grains is lowered. In terms of electrical characteristics, as the grain size increases, the density of grain boundaries in the channel decreases, thereby reducing the resistance of the channel, increasing the on-current, and drastically decreasing the trap state density of the drain junction, resulting in carrier emissions from trapping. It can be seen that the on / off current characteristic is improved by decreasing the off-current accordingly. In addition, it was confirmed that the devices manufactured under the same conditions showed the same characteristics, and thus the reproducibility of the process was confirmed. Laser crystallization using silicon ion implantation proposed in the present invention can obtain a polycrystalline silicon thin film having a low trap density and determine the position of crystal grains, thereby ensuring uniformity of the thin film, and fabricating a reproducible polycrystalline silicon thin film transistor using the same. It can be used to.
본 발명은 비정질 실리콘의 결정화 이전에 박막에 선택적으로 실리콘 이온 주입을 수행하고 레이저 결정화하는 방법을 통해 다결정 실리콘 박막의 균일성을 확보할 수 있고 낮은 트랩 밀도를 가진 양질의 결정립을 얻을 수 있으며, 이를 이용한 박막 트랜지스터는 기존의 공정으로 제작된 트랜지스터에 비해 전기적 특성이 우수하고 재현성과 균일성을 확보할 수 있다.According to the present invention, the uniformity of the polycrystalline silicon thin film can be secured through a method of selectively performing silicon ion implantation and laser crystallization before the crystallization of amorphous silicon, and high quality grains having a low trap density can be obtained. The thin film transistor has excellent electrical characteristics, and can ensure reproducibility and uniformity, compared to a transistor manufactured by a conventional process.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990044236A KR100296141B1 (en) | 1999-10-13 | 1999-10-13 | A method of fabricating thin film transistor using selective silicon ion-implantation and novel eximer laser crystallization of amorphous silicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990044236A KR100296141B1 (en) | 1999-10-13 | 1999-10-13 | A method of fabricating thin film transistor using selective silicon ion-implantation and novel eximer laser crystallization of amorphous silicon film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010036981A KR20010036981A (en) | 2001-05-07 |
| KR100296141B1 true KR100296141B1 (en) | 2001-07-12 |
Family
ID=19615120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990044236A KR100296141B1 (en) | 1999-10-13 | 1999-10-13 | A method of fabricating thin film transistor using selective silicon ion-implantation and novel eximer laser crystallization of amorphous silicon film |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100296141B1 (en) |
-
1999
- 1999-10-13 KR KR1019990044236A patent/KR100296141B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010036981A (en) | 2001-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7354810B2 (en) | Method of and apparatus for manufacturing semiconductor thin film, and method of manufacturing thin film transistor | |
| US7338845B2 (en) | Fabrication method of a low-temperature polysilicon thin film transistor | |
| JP4436469B2 (en) | Semiconductor device | |
| US20060189052A1 (en) | Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same | |
| KR19980070340A (en) | Manufacturing Method of Semiconductor Device | |
| US6949422B2 (en) | Method of crystalizing amorphous silicon for use in thin film transistor | |
| KR19980016968A (en) | Self-aligned thin film transistor manufacturing method | |
| US20030155572A1 (en) | Thin film transistor and method for manufacturing thereof | |
| US6825493B2 (en) | Silicon crystallization method | |
| KR100415798B1 (en) | Method of manufacturing an electronic device comprising thin film transistors | |
| JP2630244B2 (en) | Method for manufacturing thin film transistor | |
| KR100270315B1 (en) | Method of re-crystallization of amorphous silicon layer using selective laser annealing | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| KR100296141B1 (en) | A method of fabricating thin film transistor using selective silicon ion-implantation and novel eximer laser crystallization of amorphous silicon film | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| KR100205069B1 (en) | Fabrication method of polysilicon thin film transistor | |
| KR100271493B1 (en) | Method of manufacturing thin film transistor | |
| US7674694B2 (en) | Process for manufacturing a TFT device with source and drain regions having gradual dopant profile | |
| KR20010038176A (en) | A method of fabricating thin film transistor using trench structure and capping layer | |
| JPH08316487A (en) | Manufacture of thin-film semiconductor device | |
| KR100537729B1 (en) | Method for manufacturing thin film transistor | |
| KR100793278B1 (en) | Method for manufacturing polycrystalline silicon - thin film transistor | |
| KR100271492B1 (en) | Method of manufacturing thin film transistor | |
| US7014708B2 (en) | Method of forming a thin film transistor by utilizing a laser crystallization process | |
| JPH0982970A (en) | Unsingle crystal semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090504 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |