KR100295293B1 - Noise reduction type input device - Google Patents
Noise reduction type input device Download PDFInfo
- Publication number
- KR100295293B1 KR100295293B1 KR1019980019337A KR19980019337A KR100295293B1 KR 100295293 B1 KR100295293 B1 KR 100295293B1 KR 1019980019337 A KR1019980019337 A KR 1019980019337A KR 19980019337 A KR19980019337 A KR 19980019337A KR 100295293 B1 KR100295293 B1 KR 100295293B1
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- input
- level
- signal
- switching
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Abstract
Description
본 발명은 노이즈 감소형 입력장치에 관한 것으로, 보다 상세하게는 외부 입력신호의 전위레벨(TTL/CMOS레벨)을 감지하여그 전위레벨에 따라 스위칭 전위를 변화시키므로써 외부 입력신호의 전위레벨에 상관없이 각각 안정적인 노이즈 마진(noise margin)의 확보를 가능케 한 노이즈 감소형 입력장치에 관한 것이다.The present invention relates to a noise reduction input device. More particularly, the present invention relates to a potential level of an external input signal by detecting a potential level (TTL / CMOS level) of an external input signal and changing a switching potential according to the potential level. The present invention relates to a noise reduction input device capable of ensuring a stable noise margin, respectively.
일반적으로, 반도체 메모리장치에 사용되는 입력장치로서의 입력버퍼는 외부입력 데이타를 완충하여 상기 데이타가 외부의 주변회로를 구동하기에 충분한 전위레벨을 갖는 내부신호를 만드는 장치로서, 전류미러형과 CMOS형 인버터가 주로 사용되고 있다.In general, an input buffer as an input device used in a semiconductor memory device is a device that buffers external input data to produce an internal signal having a potential level sufficient to drive an external peripheral circuit. Inverters are mainly used.
보통의 경우, 반도체 메모리소자는 외부 입력신호가 CMOS레벨인 경우와, TTL(transistor-transistor logic)레벨인 경우로 나누어진다.In general, a semiconductor memory device is divided into a case where an external input signal is a CMOS level and a case where a transistor-transistor logic (TTL) level is used.
제1도는 CMOS 회로를 이용한 종래 입력장치의 일예를 나타낸 회로도이다.1 is a circuit diagram showing an example of a conventional input device using a CMOS circuit.
먼저, 외부 입력신호(Vin)가 CMOS레벨인 경우, 고전위레벨 신호는 전원전위(Vcc)레벨이고, 저전위레벨 신호는 접지전위(Vss)이다. 예를들어 5V로 동작하는 경우, 고전위레벨 신호로서 5V를 보내며 저전위레벨 신호로서 0V를 보내게 된다.First, when the external input signal Vin is at the CMOS level, the high potential level signal is the power supply potential Vcc level, and the low potential level signal is the ground potential Vss. For example, when operating at 5V, 5V is sent as a high potential level signal and 0V is sent as a low potential level signal.
반면, 외부 입력신호를 TTL레벨로 사용하는 경우에는 고전위레벨 신호로는 2.4V이상의 신호가 입력되고, 저전위레벨 신호로는 0.8V이하의 신호가 입력된다. 그런데, 이 경우 상기 TTL레벨의 입력신호에 대해 호환성있는 동작을 하도록 하기위해 고전위 및 저전위신호의 중간치에 해당하는 1.6V정도의 전압을 스위칭 포인트로 하는 입력장치를 구성하게 된다.On the other hand, when the external input signal is used as the TTL level, a signal of 2.4V or more is input as the high potential level signal, and a signal of 0.8V or less is input as the low potential level signal. However, in this case, in order to perform a compatible operation with respect to the input signal of the TTL level, an input device having a voltage of about 1.6 V corresponding to the middle value of the high potential and low potential signals is configured as a switching point.
그래서, TTL레벨 신호에 대하여 호환성있는 입력장치의 경우, 외부에서 입력되는 신호가 TTL레벨일 때에는 스위칭 전위가 입력되는 신호의 중간값에 해당하므로 고전위레벨 신호나 저전위레벨 신호에 대하여 각각 공평한 노이즈 마진(noise margin)을 갖게 되지만, 외부 입력신호가 CMOS레벨인 경우에는 고전위레벨 신호에 대하여는 큰 노이즈 마진(제2(a)도 참조)이 확보되는 반면, 저전위레벨 신호에 대하여는 노이즈 마진이 적어지는 문제점이 있다(제2(b)도 참조).Therefore, in the case of an input device compatible with the TTL level signal, when the externally input signal is the TTL level, the switching potential corresponds to the intermediate value of the input signal. Therefore, the noise is equally applied to the high potential level signal or the low potential level signal. When the external input signal is at the CMOS level, a large noise margin (see also the second (a)) is secured for the high potential level signal, while a noise margin is obtained for the low potential level signal. There is a problem to be reduced (see also second (b)).
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 입력신호의 고전위레벨과 저전위레벨로 사용되는 전위의 레벨이 변하는 경우 이들 변화에 대해 각각 공평하며 안정적인 노이즈 마진의 확보를 위해, 외부입력신호의 전위레벨을 미리 감지하여 이에 따라 스위칭 전위를 변화시키는 것이 가능케 한 노이즈 감소형 입력장치를 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to ensure a stable and stable noise margin for each change when the level of the potential used as the high potential level and the low potential level of the input signal changes. In order to provide a noise reduction input device capable of detecting a potential level of an external input signal in advance and thus changing the switching potential.
제1도는 종래에 사용된 입력장치의 일예를 나타낸 회로도.1 is a circuit diagram showing an example of a conventional input device.
제2도는 종래에 사용된 입력장치에서 입력신호의 전위레벨(TTL/CMOS레벨)에 따라 각기 다른 노이즈 마진의 확보차를 나타낸 도면.2 is a diagram showing a difference in securing noise margins according to the potential level (TTL / CMOS level) of an input signal in a conventionally used input device.
제3도는 본 발명의 제1 실시예에 따른 노이즈 감소형 입력장치를 나타낸 구성도.3 is a block diagram showing a noise reduction input device according to a first embodiment of the present invention.
제4도는 본 발명의 제2 실시예에 따른 노이즈 감소형 입력장치를 나타낸 구성도.4 is a block diagram showing a noise reduction input device according to a second embodiment of the present invention.
제5도는 본 발명의 제3 실시예에 따른 노이즈 감소형 입력장치를 나타낸 구성도.5 is a block diagram showing a noise reduction input device according to a third embodiment of the present invention.
제6도는 본 발명의 제4 실시예에 따른 노이즈 감소형 입력장치를 나타낸 구성도.6 is a block diagram showing a noise reduction input device according to a fourth embodiment of the present invention.
제7도는 제3도 내지 제6도에 도시된 입력 전위레벨 감지수단의 일예를 나타낸 상세 회로도.FIG. 7 is a detailed circuit diagram showing an example of the input potential level detecting means shown in FIGS.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 입력 전위레벨 감지수단 20, 30, 40 : 스위칭 전위 가변수단10: input potential level detection means 20, 30, 40: switching potential variable means
50 : 비교부 60 : 기준전위 발생부50: comparison unit 60: reference potential generating unit
상기 목적을 달성하기 위하여, 본 발명에 의한 노이즈 감소형 입력장치는 외부에서 입력되는 외부입력신호를 받아들여 내부 신호를 만드는 입력장치에 있어서, 외부 입력신호의 전위레벨을 감지하여, 감지된 전위레빌이 제1레벨일 경우 제1레벨제어신호를 출력하고, 감지된 전위레벨이 제2레벨일 경우 제2레벨제어신호를 출력하는 입력 전위레벨 감지수단과, 전위레벨 감지수단으로부터 제1레벨 제어신호의 입력시 제1레벨의 1/2에 해당하는 제1전압에서 스위칭 동작하고, 전위레벨 감지수단으로부터 제2레벨 제어신호의 입력시 제1레벨보다 상대적으로 제2레벨의 1/2에 해당하는 제2전압에서 스위칭 전위 가변수단을 구비함을 특징으로 한다.In order to achieve the above object, the noise reduction type input device according to the present invention is an input device that receives an external input signal input from the outside to make an internal signal, and detects the potential level of the external input signal, thereby detecting the potential level level. An input potential level sensing means for outputting a first level control signal at the first level and a second level control signal if the detected potential level is a second level, and a first level control signal from the potential level sensing means; Switching operation is performed at a first voltage corresponding to 1/2 of the first level when inputting the input signal, and corresponding to 1/2 of the second level relative to the first level when inputting the second level control signal from the potential level sensing means. And a switching potential varying means at a second voltage.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제3도는 본 발명의 제1 실시예에 따른 노이즈 감소형 입력장치를 나타낸 구성도로, 외부에서 입력되는 입력신호(in)의 전위레벨이 TTL(transistor-transistor logic)레벨인지 CMOS레벨인지를 감지하여 제어신호(ctrl)를 출력하는 입력 전위레벨감지수단(10)과; 전원전위(Vcc)와 출력단(out) 사이에 연결되고 상기 입력신호(in)에 의해 동작이 제어되는 풀-업부(MP1)와, 상기 출력단(out)과 접지전위(Vss) 사이에 연결되고 상기 입력신호(in)에 의해 동작이 제어되는 제 1 풀-다운부(MN1)와, 상기 출력단(out)과 접지전위 사이에 연결되며 상기 입력전위 레벨 감지수단(10)의 출력신호인 제어신호(ctrl)에 의해 선택적으로 동작하고 상기 입력신호에 의해 동작이 제어되는 제 2 풀-다운부(MN2, MN3)로 이루어진 스위칭 전위 가변수단(20)으로 구성된다.3 is a block diagram illustrating a noise reduction input device according to a first exemplary embodiment of the present invention, and detecting whether a potential level of an input signal (in) input from the outside is a transistor-transistor logic (TTL) level or a CMOS level Input potential level detecting means (10) for outputting a control signal (ctrl); A pull-up unit MP1 connected between a power supply potential Vcc and an output terminal and controlled by the input signal in, and connected between the output terminal and a ground potential Vss. The first pull-down unit MN1 whose operation is controlled by an input signal in, and a control signal connected between the output terminal out and the ground potential, which is an output signal of the input potential level sensing means 10 and switching potential varying means (20) consisting of second pull-down sections (MN2, MN3), which are selectively operated by ctrl and controlled by the input signal.
상기 구성에 의한 노이즈 감소형 입력장치는 인가되는 입력신호의 전위레벨이 TTL레벨인지 또는 CMOS레벨인지를 상기 입력 전위레벨 감지수단(10)에서 감지하여 서로다른 전위레벨의 제어신호(ctrl)를 출력하게 되는데, 이 때 CMOS레벨로 입력신호가 입력될 경우에는 상기 입력 전위레벨 감지 수단(10)의 출력신호(ctrl)로 ‘로우’레벨의 제어신호가 출력되어 상기 스위칭 전위 가변수단(20)의 제2 풀-다운부를 이루는 제2 N채널 모스 트랜지스터(MN2)를 턴-오프시킨다. 그래서 출력단(out)의 스위칭 전위는 5V전원전위를 사용할 경우를 예로들면, 접지전위(0V)와 전원전위(5V)의 중간치인 2.5V가 된다.The noise reduction input device having the above configuration detects whether the potential level of the input signal to be applied is TTL level or CMOS level by the input potential level sensing means 10 and outputs control signals ctrl of different potential levels. In this case, when an input signal is input at the CMOS level, a control signal having a 'low' level is output as the output signal ctrl of the input potential level detecting means 10, thereby providing the control signal of the switching potential varying means 20. The second N-channel MOS transistor MN2 constituting the second pull-down part is turned off. Thus, for example, when the 5V power supply potential is used, the switching potential of the output out becomes 2.5V, which is an intermediate value between the ground potential (0V) and the power supply potential (5V).
그런데, 입력신호가 TTL레벨로 입력될 경우, ‘하이’레벨의 제어신호(ctrl)가 상기 스위칭 전위 가변수단(20)의 제2 풀-다운부를 이루는 제2 N채널 모스 트랜지스터(MN2)를 턴-온시켜 출력단(out)의 전위를 빠르게 접지시키므로써 2.5V보다 상대적으로 낮은 1.6V에서 스위칭이 일어나도록 할 수 있게 된다.However, when the input signal is input at the TTL level, the 'high' level control signal ctrl turns on the second N-channel MOS transistor MN2 constituting the second pull-down portion of the switching potential varying means 20. By turning it on, the potential at the output (out) is quickly grounded, allowing switching to take place at 1.6V, which is relatively lower than 2.5V.
상기 동작에 의해, 입력장치의 풀-업부와 풀-다운부의 크기를 변화시키므로써 입력신호의 전위레벨(TTL/CMOS레벨)에 따라 각기 다른 스위칭 전위(1.6/2.5V)를 갖도록 한다. 그래서, 입력신호의 전위레벨(TTL/CMOS레벨)에 상관없이 고전위 및 저전위 신호 각각에 대해 공평하고 안정적인 노이즈 마진(noise margin)을 확보할 수 있다.By the above operation, the size of the pull-up part and the pull-down part of the input device is changed to have different switching potentials (1.6 / 2.5V) according to the potential level (TTL / CMOS level) of the input signal. Therefore, it is possible to secure a fair and stable noise margin for each of the high potential and low potential signals regardless of the potential level (TTL / CMOS level) of the input signal.
그리고, 도면으로 도시하지는 않았지만, 상기 스위칭 전위 가변수단(20)을 전원전위와 출력단 사이에 연결되며 입력신호에 의해 동작이 제어되는 제1 풀-업부와, 전원전위와 출력단 사이에 구성되고 입력전위 레벨 감지수단(10)의 출력신호인 제어신호(ctrl)에 의해 선택적으로 동작하며 상기 입력신호에 의해 동작이 제어되는 제 2 풀-업부와, 상기 출력단과 접지전위 사이에 구성되고 입력신호에 의해 동작이 제어되는 풀-다운부로 구성할 수 있다.Although not shown in the drawings, the switching potential varying means 20 is connected between the power supply potential and the output terminal, and is configured between the power supply and the output terminal, and a first pull-up part whose operation is controlled by an input signal. A second pull-up part which is selectively operated by a control signal ctrl which is an output signal of the level sensing means 10 and whose operation is controlled by the input signal, and is configured between the output terminal and the ground potential and It can be configured as a pull-down part whose operation is controlled.
상기 구성으로 이루어진 노이즈 감소형 입력장치 또한, 상기 제2 풀-업부의 선택적인 동작에 의해 출력단의 스위칭 전위를 입력신호의 전위레벨(TTL/CMOS레벨)에 따라 다르게 만들어 줄 수 있게 된다.In addition, the noise reduction input device having the above-described configuration may also make the switching potential of the output terminal different according to the potential level (TTL / CMOS level) of the input signal by the selective operation of the second pull-up unit.
제4도는 본 발명의 제 2 실시예에 따른 노이즈 감소형 입력장치를 나타낸 구성도로, 외부에서 입력되는 입력신호(in)의 전위레벨(TTL/CMOS레벨)을 감지하여 제어신호(ctrl)를 출력하는 입력 전위레벨 감지수단(10)과; 전원전위(Vcc)와 제 1 노드(N1)사이에 연결되고 상기 입력 전위레벨 감지수단(10)의 출력신호인 제어신호(ctrl)에 의해 동작이 제어되는 제1 스위칭 소자(MP1)와, 내부에서 발생시킨 전위전위(Vcc_int)와 상기 제 1 노드(N1) 사이에 연결되고 상기 제어신호(ctrl)에 의해 선택적으로 동작하는 제2 스위칭 소자(MP2)와, 상기 제1 노드(N1)와 출력단(out) 사이에 연결되고 입력신호(in)에 의해 동작이 제어되는 플-업소자(MP3)와, 상기 출력단(out)과 접지전위(Vss) 사이에 연결되며 상기 입력신호(in)에 의해 동작이 제어되는 플-다운소자(MN1)으로 이루어진 스위칭 전위 가변수단(30)으로 구성된다.4 is a block diagram illustrating a noise reduction input device according to a second embodiment of the present invention, and outputs a control signal ctrl by detecting a potential level (TTL / CMOS level) of an input signal in that is input from the outside. Input potential level sensing means (10); A first switching element MP1 connected between the power supply potential Vcc and the first node N1 and controlled in operation by a control signal ctrl, which is an output signal of the input potential level sensing means 10, and A second switching element MP2 connected between the potential potential Vcc_int generated by and the first node N1 and selectively operated by the control signal ctrl, and the first node N1 and the output terminal. connected between the output terminal (out) and the operation controlled by the input signal (in) and the output terminal (out) and the ground potential (Vss) connected by the input signal (in) It consists of a switching potential varying means 30 made up of a pull-down element MN1 whose operation is controlled.
상기 구성에 의한 노이즈 감소형 입력장치는 사용되는 전원전위(Vcc)의 레벨을 바꾸어주므로써 입력신호의 전위레벨이 변할때 이를 감지하여 스위칭 전위를 바꾸어 주는 것으로서, 입력 전위레벨 감지수단(10)의 출력신호(ctrl)에 따라 상기 제1 및 제2 스위칭 소자(MP1/MP2)를 선택적으로 턴-온시켜 전원전위의 레벨(Vcc, Vcc_int)을 다르게 제1 노드(N1)로 인가해주고, 이렇게 인가된 전원전위를 입력신호의 전위레벨에 따라 다르게 동작하는 풀-업소자(MP3)와 풀-다운소자(MN1)에 따라 출력단으로 전달하게 된다.The noise reduction input device by the above configuration changes the switching potential by detecting the potential level of the input signal by changing the level of the power supply potential (Vcc) used, and outputs the input potential level detection means (10). The first and second switching elements MP1 and MP2 are selectively turned on according to the signal ctrl to apply the level Vcc and Vcc_int of the power potential to the first node N1 differently. The power supply potential is transferred to the output terminal according to the pull-up device MP3 and the pull-down device MN1 which operate differently according to the potential level of the input signal.
즉, CMOS레벨의 신호가 입력될 경우에는 상기 입력 전위레벨 감지수단(10)의 출력신호(ctrl)가 제1 스위칭소자(MP1)를 턴-온시켜 상대적으로 높은 전원전위(Vcc)를 제1 노드(N1)에 걸어주고, 반대로 TTL레벨로 신호가 입력될 경우에는 상기 제어신호(ctrl)가 제2 스위칭 소자(MP2)를 턴-온시켜 상대적으로 낮은 내부 전원전위(Vcc_int)를 상기 제1 노드(N1)에 걸어주게 된다. 그결과, 출력단(out)의 스위칭되는 전위가 CMOS레벨에 비해 TTL레벨의 경우가 보다 낮아지게 되고, 각 전위레벨의 고전위 및 저전위신호에 대해 공평하고 안정적인 노이즈 마진(noise margin)을 확보할 수 있게 된다.That is, when a CMOS level signal is input, the output signal ctrl of the input potential level detecting means 10 turns on the first switching element MP1 to generate a relatively high power supply potential Vcc. When the control signal ctrl turns on the second switching element MP2 when the signal is input to the node N1 and the signal is input at the TTL level, the internal power potential Vcc_int is relatively low. To node N1. As a result, the switching potential of the output (out) is lower in the case of the TTL level than the CMOS level, and ensures a fair and stable noise margin for the high potential and low potential signals of each potential level. It becomes possible.
제5도는 본 발명의 제 3 실시예에 따른 노이즈 감소형 입력장치를 나타낸 구성도로, 외부에서 입력되는 입력신호(in)의 전위레벨이 TTL레벨인지 CMOS레벨인지를 감지하여 제어신호(ctrl)를 출력하는 입력 전위레벨 감지수단(10)과; 외부 입력신호(in)와 제1 노드(N1)의 전위를 비교하여 그 비교신호를 출력하는 비교부(50)와, 상기 제1 노드(N1)와 소자의 내부에서 발생된 제1 기준전위(vref1) 사이에 연결되고 상기 입력 전위레벨 감지 수단(10)의 출력신호인 제어신호(ctrl)에 의해 선택적으로 동작하는 제1 스위칭 소자(MN1)와, 상기 제1 노드(N1)와 소자의 내부에서 발생된 제2 기준전위(vref2) 사이에 연결되고 상기 입력 전위레벨 감지 수단(10)의 출력신호인 제어신호(ctrl)에 의해 선택적으로 동작하는 제2 스위칭 소자(MN2)로 이루어진 스위칭 전위 가변수단(40)으로 구성된다.5 is a block diagram illustrating a noise reduction input device according to a third embodiment of the present invention. The control signal ctrl is detected by detecting whether a potential level of an input signal in, which is input from the outside, is a TTL level or a CMOS level. An input potential level sensing means for outputting; A comparator 50 for comparing the potential of the external input signal in with the first node N1 and outputting the comparison signal, and a first reference potential generated inside the first node N1 and the device; a first switching element MN1 connected between vref1 and selectively operated by a control signal ctrl, which is an output signal of the input potential level sensing means 10, and the first node N1 and an interior of the element. A switching potential variable consisting of a second switching element MN2 connected between the second reference potentials vref2 generated at and selectively operated by a control signal ctrl which is an output signal of the input potential level sensing means 10. Means 40.
상기 구성에 의한 노이즈 감소형 입력장치는 비교장치로 구성된 경우, 상기 입력 전위레벨 감지수단(10)의 출력신호(ctrl)에 따라 상기 제1 및 제2 스위칭 소자(MN1, MN2)를 선택적으로 턴-온시키므로써, 비교부(50)의 일입력이 되는 기준전위(reference voltage: Vref1, Vref2)를 상기 제1 노드(N1)에 다르게 걸어준다. 그결과, 입력신호의 전위레벨에 따라 기준전위(Vref1, Vref2)가 달라지므로 출력단(out)의 스위칭 전위또한 상기 입력신호의 전위레벨에 따라 변화되어, 각 입력신호의 전위레벨에 따라 공평하고 안정적인 노이즈 마진(noise margin)을 확보할 수 있게 되는 것이다.The noise reduction type input device having the above configuration selectively turns the first and second switching elements MN1 and MN2 according to the output signal ctrl of the input potential level detecting means 10 when the noise reduction type input device is configured as a comparison device. By turning on, the reference voltages Vref1 and Vref2 serving as inputs of the comparator 50 are differently applied to the first node N1. As a result, since the reference potentials Vref1 and Vref2 vary according to the potential level of the input signal, the switching potential of the output out is also changed according to the potential level of the input signal, so that it is fair and stable according to the potential level of each input signal. It is possible to secure a noise margin.
제6도는 본 발명의 제 4 실시예에 따른 노이즈 감소형 입력장치를 나타낸 구성도로, 상기 제3도에 도시된 입력 전위레벨 감지수단(10)과 스위칭 전위 가변수단(20)으로 이루어진 그룹(A, B)을 2개 이상 갖는 경우를 나타낸다. 이경우, 입력신호가 2개 이상의 그룹(A, B)으로 나누어져 서로 다른 스위칭 전위를 갖도록 하는 것이 가능해지며, 상기 각 그룹(A, B)의 입력단으로는 데이타 신호(data)와 어드레스 신호(add)가 각각 입력될 수 있다.FIG. 6 is a block diagram showing a noise reduction input device according to a fourth embodiment of the present invention. A group consisting of the input potential level detecting means 10 and the switching potential varying means 20 shown in FIG. The case where it has 2 or more of B) is shown. In this case, it is possible to divide the input signal into two or more groups A and B so as to have different switching potentials, and the data signal data and the address signal add to the input terminals of the groups A and B. ) May be input respectively.
제7도는 상기 제3도 내지 제6도에 도시된 입력 전위레벨 감지수단(10)의 일 실시예를 나타낸 상세회로도로, 기준전위(reference voltage: Vref)를 발생시키는 기준전위 발생부(60)와, 특정 동작시(여기서는 ‘mode set’동작; CMOS모드로의 세팅 또는 TTL모드로의 세팅동작) 외부 입력신호(in)와 상기 기준전위 발생부(60)에서 발생시킨 기준전위(Vref)를 비교하는 커런트 미러구조의 비교부(50)와, 상기 비교부(50)의 비교결과로서 외부 입력신호의 전위레벨을 감지할 수 있는 제어신호(ctrl)를 출력하는 출력부(70)로 구성된다.FIG. 7 is a detailed circuit diagram showing an embodiment of the input potential level detecting unit 10 shown in FIGS. 3 to 6, and the reference potential generator 60 generates a reference voltage Vref. And, during a specific operation (here, 'mode set' operation; setting in CMOS mode or setting in TTL mode) the external input signal in and the reference potential Vref generated by the reference potential generating unit 60. Comparing unit 50 of the current mirror structure to be compared and the output unit 70 for outputting a control signal (ctrl) for detecting the potential level of the external input signal as a comparison result of the comparison unit 50 .
상기 기준전위 발생부(60)는 전원전위와 접지전위 사이에 직렬 연결된 2개의 저항(R1, R2)으로 구성된 전압 분배기형태로 이루어진다.The reference potential generator 60 is formed in the form of a voltage divider consisting of two resistors R1 and R2 connected in series between a power supply potential and a ground potential.
그래서, 상기 입력 전위레벨 감지수단(10)은 전원전위의 변화에 상관없이 입력되는 신호의 하이/로우 여부를 비교적 정확히 판단하여 상기 비교부(50)의 출력신호(ctrl)를 전송게이트(MT1, MT2)의 선택적인 동작에 의해 전달한 후, 이를 서로 입/출력단이 연결된 2개의 인버터(I1, I2)에 의해 래치시키므로써 일정하게 출력단(out)에 상기 제어신호(ctrl)를 유지하게 된다.Thus, the input potential level detecting means 10 determines whether the input signal is high or low regardless of the change in the power supply potential, and accurately outputs the output signal ctrl of the comparison unit 50 to the transmission gate MT1,. After transfer by the selective operation of MT2, the control signal ctrl is constantly maintained at the output terminal by latching it by two inverters I1 and I2 connected to the input / output terminals.
5V 전원전위를 사용하는 경우를 예로들어 본 발명을 설명하면, 입력장치의 풀-업부와 풀다운부의 크기를 변화시키거나, 또는 입력장치에 사용되는 전원전위의 레벨을 바꾸어 주거나, 또는 입력장치가 비교장치로 구성된 경우, 기준전위로 사용되는 비교전압의 전위를 바꾸어주므로써, 외부에서 입력되는 신호가 TTL(transistor-transistor logic)레벨 신호로 입력되는 경우(고전위 신호가 2.4V이상으로, 저전위 신호가 0.8V이하로 입력되는 경우)에는 외부 입력신호의 고전위·저전위레벨을 감지하여 입력장치가 1.6V에서 스위칭동작이 일어나도록 하며, 외부 입력신호가 CMOS레벨로 입력되는 경우(고전위 신호가 5V로, 저전위 신호가 0V로 입력되는 경우)에는 2.5V에서 스위칭동작이 일어나도록 한다. 상기 선택적인 스위칭 전위의 발생으로 인해 각 입력신호의 전위레벨(TTL/CMOS레벨)에 대해 공평한 노이즈 마진을 확보할 수 있게 된다.In the case of using the 5V power potential, the present invention will be explained by changing the size of the pull-up and pull-down parts of the input device, changing the level of the power potential used in the input device, or comparing the input devices. In the case of a device, when the externally input signal is input as a TTL (transistor-transistor logic) level signal by changing the potential of the comparison voltage used as the reference potential (high potential signal is 2.4V or more, low potential When the signal is input below 0.8V, the high potential and low potential level of the external input signal is sensed so that the input device switches at 1.6V, and when the external input signal is input at the CMOS level (high potential). When the signal is input at 5V and the low potential signal is input at 0V), the switching operation occurs at 2.5V. Due to the generation of the selective switching potential, it is possible to ensure a noise margin equal to the potential level (TTL / CMOS level) of each input signal.
이상에서 설명한 바와같이 본 발명에 의한 노이즈 감소형 입력장치에 의하면, 외부 입력신호의 고전위 및 저전위로 사용되는 전압의 전위레벨이 TTL레벨인지 CMOS레벨인지를 우선 감지하여 그 레벨에 따라 서로 다른 스위칭전위를 갖도록 스위칭 전위를 변화시키므로써, 각각의 전위레벨에 대해 보다 안정적인 노이즈 마진을 확보하여 전체적인 동작에 걸쳐 노이즈를 대폭 감소할 수 있는 매우 뛰어난 효과가 있다.As described above, according to the noise reduction type input device according to the present invention, the potential level of the voltage used as the high potential and the low potential of the external input signal is first detected whether the TTL level or the CMOS level is switched to different levels according to the level. By changing the switching potential to have a potential, a more stable noise margin is ensured for each potential level, and thus there is a very excellent effect of significantly reducing noise over the entire operation.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and modifications belong to the scope of the claims You will have to look.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980019337A KR100295293B1 (en) | 1998-05-27 | 1998-05-27 | Noise reduction type input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980019337A KR100295293B1 (en) | 1998-05-27 | 1998-05-27 | Noise reduction type input device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990086387A KR19990086387A (en) | 1999-12-15 |
KR100295293B1 true KR100295293B1 (en) | 2001-09-17 |
Family
ID=37527710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980019337A KR100295293B1 (en) | 1998-05-27 | 1998-05-27 | Noise reduction type input device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100295293B1 (en) |
-
1998
- 1998-05-27 KR KR1019980019337A patent/KR100295293B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990086387A (en) | 1999-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100560942B1 (en) | Power-up detection circuits for operating stably regardless of variations of process, voltage, and temperature and semiconductor device with the same | |
JPH1188146A (en) | Level interface circuit | |
KR0157886B1 (en) | Input buffer circuit | |
KR100327658B1 (en) | Data input buffer | |
US5990708A (en) | Differential input buffer using local reference voltage and method of construction | |
US6008668A (en) | Semiconductor device and input and output circuits thereof | |
KR19990023620A (en) | Input Interface Level Determinator for Memory Devices | |
KR910007785B1 (en) | Stable cmos input buffer for the voltage variation of power supply | |
US5703500A (en) | Threshold voltage scalable buffer with reference level | |
KR20080021176A (en) | Input/output device with fixed value at sleep mode, or at supply initial voltage to system | |
KR100338337B1 (en) | Mode setting determination signal generation circuit | |
KR100295293B1 (en) | Noise reduction type input device | |
JP2542457B2 (en) | TTL / CMOS level converter | |
KR100223849B1 (en) | Semiconductor memory device | |
KR0126254B1 (en) | Data input buffer for semiconductor memory device | |
US20030071661A1 (en) | Input circuit | |
KR100223501B1 (en) | Semiconductor integrated circuit | |
KR20000043230A (en) | Data input buffer | |
KR200222131Y1 (en) | Power fail detecting circuit | |
KR0171949B1 (en) | Data output buffer | |
KR19990061035A (en) | Data output device of semiconductor memory device | |
KR100390904B1 (en) | Internal supply voltage generation circuit | |
JP2005086681A (en) | Schmitt trigger circuit | |
KR100328697B1 (en) | Output buffer circuit in semiconductor device | |
KR0167234B1 (en) | Address transition detecting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090406 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |