KR100295292B1 - Internal voltage driving circuit of dram - Google Patents

Internal voltage driving circuit of dram Download PDF

Info

Publication number
KR100295292B1
KR100295292B1 KR1019970081269A KR19970081269A KR100295292B1 KR 100295292 B1 KR100295292 B1 KR 100295292B1 KR 1019970081269 A KR1019970081269 A KR 1019970081269A KR 19970081269 A KR19970081269 A KR 19970081269A KR 100295292 B1 KR100295292 B1 KR 100295292B1
Authority
KR
South Korea
Prior art keywords
voltage
internal voltage
differential amplifier
driver
internal
Prior art date
Application number
KR1019970081269A
Other languages
Korean (ko)
Other versions
KR19990061015A (en
Inventor
홍순원
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019970081269A priority Critical patent/KR100295292B1/en
Publication of KR19990061015A publication Critical patent/KR19990061015A/en
Application granted granted Critical
Publication of KR100295292B1 publication Critical patent/KR100295292B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

PURPOSE: An internal voltage driving circuit of a DRAM is provided, which copes with a variation of an internal voltage rapidly by reducing a reaction time of the internal voltage driving circuit, and removes oscillation generated in a feedback circuit frequently without using an additional unit. CONSTITUTION: The first and the second voltage down converter(10,40) drop an input voltage, that is, a reference voltage(Vref) and an internal voltage(Vint) which is fed back. By using the voltage down converters, transistors of a differential amplifier(20) operates in a saturation region. Because the internal voltage and the reference voltage are dropped by about 0.1V and then are applied to the differential amplifier using the first voltage down converter, a gain of the differential amplifier has a maximum value when the internal voltage is equal to the reference voltage even though there is a change in a process. A driver(30) amplifies a signal from the differential amplifier .

Description

디램의 내부 전압 구동회로Internal voltage driving circuit of DRAM

본 발명은 반도체 메모리인 디램에 관한 것으로, 특히 디램 회로 설계에 일반적으로 사용되는 내부 전압 구동 회로의 반응 시간을 단축시켜 내부 전압의 변화에 신속히 대응하며, 별도의 수단을 사용하지 않아도 피드백 회로에서 흔히 발생하는 발진을 제거할 수 있도록 한, 디램의 내부 전압 구동 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to DRAM, a semiconductor memory, and in particular, to shorten the response time of an internal voltage driving circuit generally used in DRAM circuit design, and to quickly respond to changes in internal voltage, and is often used in a feedback circuit without using any additional means. The present invention relates to an internal voltage driving circuit of a DRAM capable of eliminating an oscillation generated.

종래에 사용되는 내부 전압 구동 회로는 제1도에 도시된 바와 같이, 기준 전압(Vref)과 외부 인가 전압(Vext)의 차만을 증폭하여 출력하는 차동 증폭기(1)와; 상기 차동 증폭기(1)로부터 출력된 신호에 의해 온/오프 구동하여 내부 회로(2)로내부 전압을 인가하는 피모스 전계효과 트랜지스터(PM3)로 구성되어 있다.As shown in FIG. 1, an internal voltage driving circuit conventionally used includes: a differential amplifier (1) for amplifying and outputting only a difference between a reference voltage (Vref) and an externally applied voltage (Vext); PMOS field effect transistor (PM3) for driving on / off by the signal output from the differential amplifier (1) to apply an internal voltage to the internal circuit (2).

상기와 같이 구성된 종래의 회로는 예를 들어, 외부 인가 전압(Vext)이 3.0 [V] 라고 가정하고, 내부 전압(Vint)이 2.5[V]가 되기를 원할 경우, 이 기준 전압(Vref) 단자에는 2.5 [V] 즉, 희망하는 내부 전압(Vint)과 동일한 전압을 인가해야한다.The conventional circuit configured as described above, for example, assumes that the external applied voltage Vext is 3.0 [V], and the internal voltage Vint is 2.5 [V]. 2.5 [V], that is, the same voltage as the desired internal voltage (Vint) should be applied.

이와 같은 경우, 엔모스 전계효과 트랜지스터(NM2)의 게이트에는 2.5 [V] 가, 엔모스 전계효과 트랜지스터(NM1)의 게이트에는 3.0 [V] 가 각각 걸리게 되어, 이들 엔모스 전계효과 트랜지스터(NM1, NM2)는 거의 선형 영역에서 동작할 수 밖에없다.In this case, 2.5 [V] is applied to the gate of the NMOS field effect transistor NM2 and 3.0 [V] is applied to the gate of the NMOS field effect transistor NM1, respectively. These NMOS field effect transistors NM1, NM2) can only operate in a nearly linear region.

이로 인해 차동 증폭기(1)의 이득이 상당히 줄어들게 되고, 이때 상기 엔모스 전계효과 트랜지스터(NM1, NM2) 그리고 엔모스 전계효과 트랜지스터(NM3)는 저항과 같은 역할 밖에는 못한다.As a result, the gain of the differential amplifier 1 is considerably reduced. At this time, the NMOS field effect transistors NM1 and NM2 and the NMOS field effect transistor NM3 have only a role as a resistor.

따라서, 구동 부하(active load)로 달려있는 피모스 전계효과 트랜지스터(PM1, PM2)의 전류-전압 특성이 공정의 변화와 같은 외부 요인에 의해서 약간이라도 바뀌면, 동일한 전위가 인가되어도 피모스 전계효과 트랜지스터(PM3)의 게이트 단으로 출력되는 전압은 달라지게 되며, 이것은 동일한 회로를 사용해도 실제 제작된 칩마다 생성되는 내부 전압이 달라질 수 있다는 문제를 갖고 있음을 의미한다.Therefore, if the current-voltage characteristics of the PMOS field effect transistors PM1 and PM2, which depend on the active load, are slightly changed by external factors such as process changes, the PMOS field effect transistor is applied even if the same potential is applied. The voltage output to the gate terminal of the PM3 is different, which means that even if the same circuit is used, the internal voltage generated for each manufactured chip may vary.

그러므로, 상기와 같은 종래의 회로는 몇가지 문제점을 가지고 있다.Therefore, such a conventional circuit has some problems.

첫째로, 출력단에 전류를 공급할 때 피모스 전계효과 트랜지스터(PMOSFET)를 구동하는 차동 증폭기가 매우 비효율적으로 동작되고 있다는 것이다.Firstly, the differential amplifiers that drive the PMOSFETs are very inefficient when supplying current to the output stage.

그 원인은 주로 구동 전압과 기준 전압의 차이가 너무 작아 이 회로를 구성하는 트랜지스터 들이 대부분 선형 영역(Linear region)에서 동작하기 때문으로, 이 경우 발생하는 문제점은 공정의 변화에 의해 출력이 변화하는 전위가 바뀐다는 것과 차동 증폭기의 이득(gain)이 작고 출력의 범위가 제한되어, 결과적으로 출력단의 피모스 전계효과 트랜지스터(PMOSFET)의 게이트 전위를 충분히 낮춰주지 못한다는 것이다.This is mainly because the difference between the driving voltage and the reference voltage is so small that most of the transistors constituting this circuit operate in a linear region. The problem that occurs in this case is the potential at which the output changes due to process changes. And the gain of the differential amplifier is small and the output range is limited, resulting in a failure to sufficiently lower the gate potential of the PMOSFET at the output stage.

그 결과로 내부적으로 발생되는 내부 전압(Vint)의 값이 다이(die)마다 다르고, 필요 이상으로 큰 출력 구동 즉, 피모스 전계효과 트랜지스터(PMOSFET)를 사용하게 되어 전체 회로의 반응 속도를 저하시키면서도 더 큰 설계 면적을 요구하게 되는 것이다.As a result, the value of internally generated internal voltage Vint varies from die to die, and an output drive that is larger than necessary, that is, a PMOSFET, is used to reduce the reaction speed of the entire circuit. It will require a larger design area.

둘째 문제는, 회로의 반응 속도를 증가 시킬수록 발진이 발생할 가능성이 증가한다는 것이다.The second problem is that as the circuit's response rate increases, the probability of oscillation increases.

이 문제를 해결하기 위해 흔히 사용되는 방법은, 피드백되는 신호의 전달 속도를 저하시키기 위해 회로의 특정 부분에 캐패시터를 넣는 것인데, 결과적으로는 전체 회로의 동작을 다시 느려지게 하므로, 동작 속도를 높이려는 목적에 반대되는 결과를 낳는다.A common way to solve this problem is to put a capacitor in a specific part of the circuit to slow down the propagation of the signal being fed back, which in turn slows down the operation of the entire circuit. Produce opposite results.

이에 본 발명은 상기한 바와 같은 종래의 제 문제점 들을 해소시키기 위하여 창안된 것으로, 디램 회로 설계에 일반적으로 사용되는 내부 전압 구동 회로의 반응 시간을 단축시켜 내부 전압의 변화에 신속히 대응하며, 별도의 수단을 사용하지 않아도 피드백 회로에서 흔히 발생하는 발진을 제거할 수 있도록 한, 디램의 내부 전압 구동 회로를 제공하는데 그 목적이 있다.Therefore, the present invention was devised to solve the above-mentioned problems. The present invention shortens the reaction time of the internal voltage driving circuit generally used in DRAM circuit design, and responds quickly to the change of the internal voltage, and provides a separate means. It is an object of the present invention to provide an internal voltage driving circuit of a DRAM capable of eliminating oscillations that are commonly generated in a feedback circuit without using an IC.

제1도는 종래의 내부 전압 구동 회로도.1 is a conventional internal voltage driving circuit diagram.

제2도는 본 발명에 따른 디램의 내부 전압 구동 회로도.2 is an internal voltage driving circuit diagram of a DRAM according to the present invention.

제3도는 제2도 드라이버에 대한 상세 회로도이다.3 is a detailed circuit diagram of the FIG. 2 driver.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10, 40 : 전압 다운 변환기 20 : 차동 증폭기10, 40: voltage down converter 20: differential amplifier

30 : 드라이버 50 : 내부 회로30: driver 50: internal circuit

PM : 피모스 전계효과 트랜지스터PM: PMOS field effect transistor

NM : 엔모스 전계효과 트랜지스터NM: NMOS field effect transistor

I : 인버터I: Inverter

상기한 바와 같은 목적을 달성하기 위한 본 발명은, 입력으로 인가되는 기준전압을 특정 값만큼 강하시켜 주는 제1전압 다운 변환기; 피드백되는 내부전압을 특정 값만큼 강하시켜 주는 제2전압 다운 변환기; 상기 제1전압 다운 변환기로부터 전압 강하된 기준 전압과 상기 제2전압 다운 변환기로부터 전압 강하된 내부전압의 차를 증폭하여 출력하는 차동 증폭기; 상기 차동 증폭기로부터의 출력신호가 고 전위에서 저 전위로 변환하는 동작은 빠르게 응답하고, 저 전위에서 고 전위로 변환하는 동작은 느리게 응답하는 2차 증폭단의 드라이버; 및 상기 차동 증폭기로부터의 출력신호와 상기 2차 증폭단의 드라이버로부터의 출력신호를 입력받아, 내부 전압이 저하되는 경우에는 짧은 시간 안에 턴-온되고, 내부 전압이 기준 전압과 동일한 전위로 회복된 후에는 일정 지연시간 이후에 턴-오프되는 출력 트랜지스터를 구비하는 것을 특징으로 한다.The present invention for achieving the above object, the first voltage down converter for dropping the reference voltage applied to the input by a specific value; A second voltage down converter for lowering a feedback internal voltage by a specific value; A differential amplifier for amplifying and outputting a difference between a reference voltage dropped from the first voltage down converter and an internal voltage dropped from the second voltage down converter; A driver of the secondary amplifying stage, in which an operation of converting an output signal from the differential amplifier from a high potential to a low potential responds quickly, and an operation of converting from a low potential to a high potential responds slowly; And receiving an output signal from the differential amplifier and an output signal from the driver of the secondary amplifier stage, when the internal voltage decreases, is turned on in a short time, and after the internal voltage is restored to the same potential as the reference voltage. Has an output transistor that is turned off after a certain delay time.

본 발명은 첫째, 차동 증폭기의 스윙(swing) 범위를 증가시키고, 또한 프로세스에 둔감한 특성을 갖도록 차동 증폭기의동작 영역을 바꿔서 대부분의 트랜지스터들이 포화 영역에서 동작하도록 하였다.The present invention first increases the swing range of the differential amplifier, and also changes the operating range of the differential amplifier to have a process insensitive characteristic so that most of the transistors operate in the saturation region.

이를 위해 전압 다운 변환기를 사용하였다.A voltage down converter was used for this.

둘째로, 내부 전압(Vint) 전위가 떨어지는 데에는 신속히 반응하면서도 피드백 회로에서 흔히 발생하는 발진이 일어나지 않게 하기 위해 피모스 전계효과트랜지스터(PMOSFET)와 엔모스 전계효과 트랜지스터(NMOSFET)의 외형비(Aspect ratio), 즉 두 트랜지스터 전류 구동력의 비율이 현저히 차이가 나는 인버터를 사용해서 피모스 전계효과 트랜지스터(PMOSFET)를 구동하도록 했다.Secondly, the aspect ratio of PMOSFET and NMOSFET to respond quickly to the drop of internal voltage (Vint) potential and to avoid oscillation which is common in the feedback circuit. In other words, a PMOSFET is driven by an inverter whose remarkably different ratios of the two transistor current driving forces are used.

그 결과로 내부 전압의 전압 강하에는 신속히 대응하고, 내부 전압이 상승하는 것에는 어느 정도의 시간 차이를 두고 반응하게 되어 일단 기준 전압보다 내부 전압이 높아지면 저절로 동작이 중단되도록 함으로써, 피드백 회로에서 흔히 발생하는 발진의 가능성은 거의 사라지고, 회로의 동작 중에서 내부 전압의 강하에는 얼마든지 신속히 반응할 수 있게 된다.As a result, it responds quickly to the voltage drop of the internal voltage, and reacts to the internal voltage rising with a certain time difference, and causes the operation to stop by itself once the internal voltage is higher than the reference voltage. The possibility of oscillation occurring almost disappears, and the circuit can respond quickly to any drop in internal voltage during operation.

본 발명에 따른 동작 원리를 상세히 설명하면 다음과 같다.The operation principle according to the present invention will be described in detail as follows.

먼저, 제1전압 다운 변환기(10) 및 제2전압 다운 변환기(40)는 입력으로 인가되는 전압, 즉 기준 전압(Vref)과 피드백되는 내부전압(Vinet)을 특정 값만큼 강하시켜 주는 회로로서, 이 회로를 사용함으로 해서 차동 증폭기의 트랜지스터들이 포화 영역에서 동작할 수 있게 된다.First, the first voltage down converter 10 and the second voltage down converter 40 are circuits for dropping a voltage applied as an input, that is, a reference voltage Vref and an internal voltage Vinet fed back by a specific value. Using this circuit allows transistors in the differential amplifier to operate in the saturation region.

상기 제1전압 다운 변환기(10)를 사용해서 피드백되는 내부 전압(Vint) 전위와 기준 전압(Vref) 전위를 약 1.0 [V] 가량 강하시켜 상기 차등 증폭기(20)에 인가하므로, 공정에 변화가 생기더라도 차동 증폭기(20)는 정확히 내부 전압(Vint)과 기준 전압(Vref)이 같을 경우 이득이 최대가 된다.Since the internal voltage Vint potential and the reference voltage Vref potential which are fed back by using the first voltage down converter 10 drop about 1.0 [V] and are applied to the differential amplifier 20, the change in the process Even if the differential amplifier 20 occurs, the gain is maximized when the internal voltage Vint and the reference voltage Vref are exactly the same.

상기 드라이버(30)는 차동 증폭기(20)에서 출력된 신호를 최대로 증폭시키는 동시에, 이 회로의 속도를 증가시키고 발진을 방지하는 세가지 기능을 하는 중요한 회로이다.The driver 30 is an important circuit that amplifies the signal output from the differential amplifier 20 to the maximum while simultaneously increasing the speed of the circuit and preventing oscillation.

이 드라이버(30)는 제3도에 도시한 바와 같이 2단으로 설계되었을 경우, 제 1 입력 전압(Vi1)이 "하이"에서 "로우"로 변환하는 속도만 증가시키고, 로우에서 하이로 변환하는 속도는 느리게 하기 위해 피모스 전계효과 트랜지스터(PM40)의 전류 구동력은 크게 하고, 엔모스 전계효과 트랜지스터(NM40)의 전류 구동력은 작게해야 하며, 그 다음단의 인버터에서는 이와 반대로 피모스 전계효과 트랜지스터(PM50)는 작게, 엔모스 전계효과 트랜지스터(NM50)는 크게 해야 한다.When the driver 30 is designed in two stages as shown in FIG. 3, the driver 30 increases only the speed at which the first input voltage Vi1 converts from "high" to "low", and converts from low to high. To slow down the speed, the current driving force of the PMOS field effect transistor (PM40) should be large and the current driving force of the NMOS field effect transistor (NM40) should be small, whereas in the next inverter, the PMOS field effect transistor ( PM50) should be small and the NMOS field effect transistor NM50 should be large.

이로 인해 두 인버터의 스위칭 전류는 줄어들어 전류 소모는 작아지고, 팬 아우트(Fan-out)가 줄어들어 동작 속도는 향상되는 두가지의 장점을 추가로 얻을 수 있다.This results in two additional advantages: reduced switching current for both inverters, resulting in lower current consumption, and reduced fan fan-out, resulting in faster operating speeds.

이렇게 트랜지스터를 비대칭으로 구성하는 이유는, 제2도의 최종단 피모스 전계효과 트랜지스터(PM30)가 턴-온되는 속도는 빠르고, 턴-오프되는 시간은 오래 걸리도록 하기 위해서이다.The reason why the transistors are configured asymmetrically is to allow the final stage PMOS field effect transistor PM30 of FIG. 2 to turn on quickly and to take long time to turn off.

이렇게 하면, 내부 전압(Vint)이 저하되는 경우 최종단 피모스 전계효과 트랜지스터(PM30)는 짧은 시간안에 턴-온되고,내부 전압(Vint)이 기준 전압(Vref)과 동일한 전위로 회복되고 난 이후에도 피모스 전계효과 트랜지스터(PM30)는 일정시간 이후에 턴-오프된다.In this case, when the internal voltage Vint is lowered, the last stage PMOS field effect transistor PM30 is turned on in a short time, even after the internal voltage Vint is restored to the same potential as the reference voltage Vref. The PMOS field effect transistor PM30 is turned off after a predetermined time.

따라서, 내부 전압(Vint)은 피모스 전계효과 트랜지스터(PM30)가 턴-오프되는 시점에서 기준 전압(Vref)보다는 약간 높게유지되고, 내부 전압(Vint)의 레벨이 다시 기준 전압(Vref)보다 낮게 떨어지기 전에는, 즉 실제로 내부 전압 구동 회로가다시 동작해야 할 상황이 되기 전에는 피모스 전계효과 트랜지스터(PM30)가 다시 턴-온되지 않으므로, 피드백 회로에서 흔히 발생하는 발진의 가능성은 거의 없어진다.Therefore, the internal voltage Vint is kept slightly higher than the reference voltage Vref at the time when the PMOS field effect transistor PM30 is turned off, and the level of the internal voltage Vint is again lower than the reference voltage Vref. Since the PMOS field effect transistor PM30 is not turned on again until it falls, i.e., until the internal voltage driving circuit actually needs to be operated again, the possibility of oscillation that occurs frequently in the feedback circuit is almost eliminated.

이상에서 상세히 설명한 바와 같이 본 발명은, 내부 전압 구동 회로가 빠른 속도로 턴-온될 수 있어서 내부 회로가 동작을 시작할 때 내부 전압의 급격한 전압 강하를 방지할 수 있고, 내부 전압 구동 회로가 빠른 속도로 동작하면서도 발진의가능성이 매우 적은 효과가 있다.As described in detail above, the present invention can be turned on the internal voltage driving circuit at a high speed to prevent a sudden voltage drop of the internal voltage when the internal circuit starts operation, the internal voltage driving circuit at a high speed There is a very small effect of oscillation while operating.

또한, 최종단의 피모스 전계효과 트랜지스터의 게이트 전위를 외부 인가 전압에서 그라운드 접지까지 풀 스윙(full swing)을 하게 하므로 이 피모스 전계효과 트랜지스터의 크기를 최소화할 수 있어서 동작 속도 증가뿐 아니라 설계 면적을 절약할 수 있다.In addition, the gate potential of the PMOS field effect transistor in the final stage is fully swinged from the externally applied voltage to the ground, thereby minimizing the size of the PMOS field effect transistor, thereby increasing the operating speed and design area. Can save.

따라서, 이 회로를 사용하면 전체 회로가 안정적으로 빠르게 동작할 수 있도록 해 줄 뿐만 아니라, 전체 칩의 면적을 줄이는데도 상당히 기여할 수 있다.Thus, the use of this circuit not only allows the entire circuit to operate reliably and quickly, but also contributes significantly to reducing the area of the entire chip.

본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention are disclosed for purposes of illustration, and those skilled in the art will be able to make various modifications, changes, additions, and the like within the spirit and scope of the present invention, and such modifications and changes should be regarded as belonging to the following claims. something to do.

Claims (6)

입력으로 인가되는 기준 전압을 특정 값만큼 강하시켜 주는 제1전압 다운 변환기; 피드백되는 내부전압을 특정 값만큼 강하시켜 주는 제2전압 다운 변환기; 상기 제1전압 다운 변환기부터 전압 강하된 기준 전압과 상기 제2전압다운 변환기로부터 전압 강하된 내부전압의 차를 증폭하여 출력하는 차동 증폭기; 상기 차동 증폭기로부터의 출력신호가 고 전위에서 저 전위로 변환하는 동작은 빠르게 응답하고, 저 전위에서 고 전위로 변환하는 동작은 느리게 응답하는 2차 증폭단의 드라이버; 및 상기 차동 증폭기로부터의 출력신호와 상기 2차 증폭단의 드라이버로부터의 출력신호를 입력받아, 내부 전압이 저하되는 경우에는 짧은 시간 안에 턴-온되고, 내부 전압이 기준 전압과 동일한 전위로 회복된 후에는 일정 지연시간 이후에 턴-오프되는 출력 트랜지스터를 구비하는 특징으로 하는 디램의 내부 전압 구동 회로.A first voltage down converter for dropping a reference voltage applied to an input by a specific value; A second voltage down converter for lowering a feedback internal voltage by a specific value; A differential amplifier for amplifying and outputting a difference between a reference voltage dropped from the first voltage down converter and an internal voltage dropped from the second voltage down converter; A driver of the secondary amplifying stage, in which an operation of converting an output signal from the differential amplifier from a high potential to a low potential responds quickly, and an operation of converting from a low potential to a high potential responds slowly; And receiving an output signal from the differential amplifier and an output signal from the driver of the secondary amplifier stage, when the internal voltage decreases, is turned on in a short time, and after the internal voltage is restored to the same potential as the reference voltage. And an output transistor which is turned off after a predetermined delay time. 제1항에 있어서, 상기 제1 및 제2전압 다운 변환기는, 상기 차동 증폭기의 기준 전압과 피드백 신호인 내부전압의 전위를 0.3[V]이상 기준 전압 이하의 전압으로 강하시켜 상기 차동 증폭기의 두 입력으로 사용하는 것을 특징으로 하는 디램의 내부 전압 구동 회로.The voltage converter of claim 1, wherein the first and second voltage down converters drop a potential of an internal voltage as a reference voltage and a feedback signal of the differential amplifier to a voltage of 0.3 [V] or more and a reference voltage or less. An internal voltage driving circuit of a DRAM, which is used as an input. 제1항에 있어서, 상기 2차 증폭단의 드라이버는, 상기 차동 증폭기의 출력전압을 외부 인가 전압에서 그라운드 접지까지 풀 스윙할 수 있도록 재증폭시키는 2차 증폭단을 사용하는 것을 특징으로 하는 디램의 내부 전압 구동 회로.The internal voltage of the DRAM according to claim 1, wherein the driver of the secondary amplifier stage uses a secondary amplifier stage to re-amplify the output voltage of the differential amplifier to a full swing from an externally applied voltage to ground. Driving circuit. 제3항에 있어서, 상기 2차 증폭단의 드라이버는, 하나 또는 다수의 인버터를 구비함을 특징으로 하는 디램의 내부 전압 구동 회로.The internal voltage driving circuit of the DRAM of claim 3, wherein the driver of the secondary amplifier stage comprises one or more inverters. 제3항에 있어서, 상기 2차 증폭단의 드라이버는, 상기 차동 증폭기의 출력신호가 "고 전위"에서 "저 전위"로 변환하는 하강에지를 구동하는 트랜지스터의 전류 구동 능력을 구성하여 신호가 빠르게 전달되도록 구비함을 특징으로 하는 내부 전압 구동 회로.4. The driver of claim 3, wherein the driver of the secondary amplifying stage configures a current driving capability of a transistor for driving a falling edge in which the output signal of the differential amplifier is converted from a "high potential" to a "low potential", thereby rapidly transferring a signal. Internal voltage driving circuit, characterized in that provided. 제3항에 있어서, 상기 2차 증폭단의 드라이버는, 상기 차동 증폭기의 출력신호가 "저 전위"에서 "고 전위"로 변환하는 상승에지를 구동하는 트랜지스터의 전류 구동 능력을 작게 하여 이 신호의 진행을 지연시키고 전류 소모와 부하가 작게 되도록 구비함을 특징으로 하는 디램의 내부 전압구동 회로.4. The driver of claim 3, wherein the driver of the secondary amplifier stage reduces the current driving capability of the transistor for driving the rising edge of the output signal of the differential amplifier from "low potential" to "high potential", thereby advancing the signal. Delay voltage and reducing current consumption and load.
KR1019970081269A 1997-12-31 1997-12-31 Internal voltage driving circuit of dram KR100295292B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081269A KR100295292B1 (en) 1997-12-31 1997-12-31 Internal voltage driving circuit of dram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081269A KR100295292B1 (en) 1997-12-31 1997-12-31 Internal voltage driving circuit of dram

Publications (2)

Publication Number Publication Date
KR19990061015A KR19990061015A (en) 1999-07-26
KR100295292B1 true KR100295292B1 (en) 2001-09-17

Family

ID=37527709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081269A KR100295292B1 (en) 1997-12-31 1997-12-31 Internal voltage driving circuit of dram

Country Status (1)

Country Link
KR (1) KR100295292B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930005027A (en) * 1991-08-19 1993-03-23 김광호 Internal power generation circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930005027A (en) * 1991-08-19 1993-03-23 김광호 Internal power generation circuit

Also Published As

Publication number Publication date
KR19990061015A (en) 1999-07-26

Similar Documents

Publication Publication Date Title
KR0166402B1 (en) Semiconductor integrated circuit
US6329873B2 (en) Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage
US5493234A (en) Voltage down converter for semiconductor memory device
KR100269313B1 (en) Semiconductor memory device for consuming small current at stand-by state
KR0182269B1 (en) A buffer circuit
US5440258A (en) Off-chip driver with voltage regulated predrive
US20040130305A1 (en) Voltage regulator
JP2003142999A (en) Internal step-down circuit
EP0544338B1 (en) MOS operational amplifier circuit
US6707321B2 (en) Input receiver for controlling offset voltage using output feedback signal
US6259280B1 (en) Class AB amplifier for use in semiconductor memory devices
JPH11134864A (en) Input buffer for semiconductor memory
US6239624B1 (en) Low-power sense amplifier for memory
KR930008862A (en) Single chip semiconductor memory
KR100307637B1 (en) Input buffer circuit including boosting capacitor
KR100416625B1 (en) Input/output buffer of differential type for reducing variation of reference voltage
US6327190B1 (en) Complementary differential input buffer for a semiconductor memory device
KR100295292B1 (en) Internal voltage driving circuit of dram
US6586986B2 (en) Circuit for generating internal power voltage in a semiconductor device
US6703900B2 (en) Fast, stable overload recovery circuit and method
US6140844A (en) Amplifier
CN219676899U (en) Reference voltage controlled equalization input data buffer circuit
JPH06291267A (en) Semiconductor integrated circuit
JP2865486B2 (en) Semiconductor storage device
US20230014458A1 (en) Local common mode feedback resistor-based amplifier with overshoot mitigation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee