KR100286225B1 - Method for processing inter processor communication message of full electronic exchange - Google Patents

Method for processing inter processor communication message of full electronic exchange Download PDF

Info

Publication number
KR100286225B1
KR100286225B1 KR1019970011770A KR19970011770A KR100286225B1 KR 100286225 B1 KR100286225 B1 KR 100286225B1 KR 1019970011770 A KR1019970011770 A KR 1019970011770A KR 19970011770 A KR19970011770 A KR 19970011770A KR 100286225 B1 KR100286225 B1 KR 100286225B1
Authority
KR
South Korea
Prior art keywords
node
message
path
processors
fault
Prior art date
Application number
KR1019970011770A
Other languages
Korean (ko)
Other versions
KR19980075532A (en
Inventor
이동수
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019970011770A priority Critical patent/KR100286225B1/en
Publication of KR19980075532A publication Critical patent/KR19980075532A/en
Application granted granted Critical
Publication of KR100286225B1 publication Critical patent/KR100286225B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/0016—Arrangements providing connection between exchanges
    • H04Q3/0062—Provisions for network management
    • H04Q3/0087—Network testing or monitoring arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/0016—Arrangements providing connection between exchanges
    • H04Q3/0062—Provisions for network management
    • H04Q3/0091—Congestion or overload control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/64—Distributing or queueing

Abstract

PURPOSE: A method for processing an inter processor communication message of a full electronic exchange is provided to smoothly transmit and receive the inter processor message by selecting an indirect path when fault is generated in a node and by transmitting and receiving the inter processor message. CONSTITUTION: A path for transmitting and receiving an inter processor message is selected, and it is checked whether fault is generated in a node(ST10). If the fault is generated in the node, an indirect path is selected according to the control of a path controller, and it is checked whether the fault is generated in a new node(ST13). If the fault is not generated in the new node, the inter processor message is transmitted and received and it is checked whether the fault is generated in the node(ST12). If the fault is generated in the new node, an inter processor communication is ended(ST14).

Description

전전자교환기의 프로세서간 통신 메시지 처리 방법How to Process Interprocessor Communication Messages in Electronic Switching System

제1도는 종래의 전전자교환기 프로세서간 통신제어계 블럭 구성도.1 is a block diagram of a communication control system between a conventional all-electronic exchange processor.

제2도는 종래 전전자교환기의 프로세서간 통신 메시지 경로도.2 is an interprocessor communication message path diagram of a conventional electronic switching system.

제3도는 종래 전전자교환기의 프로세서간 통신 메시지 처리 방법을 보인 흐름도.3 is a flowchart illustrating a method for processing an interprocessor communication message of a conventional all-electronic exchange.

제4도는 본 발명이 적용되는 전전자교환기의 프로세서간 통신제어계 블럭 구성도.4 is a block diagram of an interprocessor communication control system of an electronic switching system to which the present invention is applied.

제5도는 본 발명에 의한 전전자교환기의 프로세서간 통신 메시지 처리 방법을 보인 흐름도.5 is a flowchart illustrating a method for processing an interprocessor communication message of an electronic switching system according to the present invention.

[발명의 목적][Purpose of invention]

본 발명은 전전자교환기의 프로세서간 통신 메시지 송수신 경로를 이중화함 으로써 노드의 장애발생시에도 우회경로를 통하여 프로세서간에 메시지를 원활히 송수신할 수 있도록 한 전전자교환기의 프로세서간 통신 메시지 처리 방법을 제공 하고자 하는 것이다.The present invention is to provide a method for processing an inter-processor communication message of an all-electronic exchange which enables a smooth transmission and reception of messages between processors through a bypass path even when a node failure occurs by duplexing the communication message transmission / reception path between processors of the all-electronic exchange. will be.

[발명이 속하는 기술분야 및 그 분야의 종래기술][Technical field to which the invention belongs and the prior art in that field]

일반적으로 전전자교환기의 프로세서간 통신은 프로세서간 통신제어계 블럭 내 메시지처리부와 노드부를 통하여 메시지의 송수신이 이루어진다. 종래의 메시지 처리부는 모토로라 제품인 MC68302를 사용하여 송수신 메시지를 처리했으며 송수 신 전송율은 1MBPS를 사용했다.In general, inter-processor communication of an electronic switchgear is performed by sending and receiving messages through a message processing unit and a node unit in an interprocessor communication control system block. The conventional message processing unit used a Motorola product MC68302 to process the transmission and reception messages, and the transmission and reception data rate used 1MBPS.

이러한 종래 전전자교환기의 프로세서간 통신제어계의 구성은 첨부한 도면 도1과 같다.The configuration of the inter-processor communication control system of the conventional all-electronic exchange is as shown in FIG.

이에 도시된 바와 같이, 프로세서간 메시지를 전송하는 다수개의 노드부(1-n)와, 상태관리용 경로를 통해 상기 노드부(1-n)의 동작 상태를 검사하여 이상이 없으면 노드부(1-n)로 프로세서간 메시지를 전달하며, 상기 노드부(1-n)에 장애가 발생되면 메시지송수신경로를 통해 상위 프로세서로 노드부(1-n) 장애를 보고하고 프로세서간 메시지 전달을 종료하는 메시지처리부(10)로 구성되었다.As shown therein, a plurality of node units 1-n for transmitting messages between processors and an operation state of the node units 1-n through the state management path are inspected, and if there is no abnormality, the node unit 1 -n) transmits a message between processors, and if a failure occurs in the node unit (1-n), a message for reporting a node unit (1-n) failure to a higher processor through a message transmission path and ending message transfer between processors. It consisted of the process part 10.

여기서, 상기 메시지처리부(10)와 노드부는 도2에 도시된 바와 같이 단일경로로 연결되었다.Here, the message processing unit 10 and the node unit are connected in a single path as shown in FIG.

이렇게 구성된 종래 전전자교환기 프로세서간 통신제어계의 동작을 첨부한 도면 도3을 참조하여 설명하면 다음과 같다.The operation of the communication control system between the conventional all-electronic exchange processor configured as described above will be described with reference to FIG.

먼저, 메시지처리부(10)는 프로세서간 메시지 송수신을 위한 초기화를 하고 다수개 노드부(1-n)의 장애여부를 검사한다(ST1).First, the message processing unit 10 initializes the transmission and reception of messages between processors, and checks whether or not a plurality of node units 1-n fail (ST1).

노드부(1-n)의 장애여부 검사 결과 노드부(1-n)에 장애가 발생되었다고 판단되면 프로세서간 메시지 송수신을 종료하고, 노드부(1-n)에 이상이 없다고 판단되면 프로세서간 메시지를 송수신하고 노드부(1-n)의 장애여부 검사 단계로 리턴한다 (ST2-ST3).If the node unit 1-n determines that a failure has occurred in the node unit 1-n, the inter-processor message transmission and reception is terminated. If the node unit 1-n determines that there is no error, the inter-processor message is sent. Transmit and receive, and return to the failure check step of the node unit 1-n (ST2-ST3).

그러나 위와 같은 전전자교환기의 프로세서간 통신 메시지 처리 방법은 메시 지처리기와 단일경로로 연결된 노드에 장애가 발생하면 곧바로 프로세서간 메시지 송수신을 종료하므로 메시지 송수신이 원활하지 못하는 문제점이 있었다.However, there is a problem in that the method of processing the communication message between processors of the all-electronic exchange as described above terminates the transmission and reception of messages between processors immediately after a failure occurs in the node connected with the message processor and a single path.

또한 현재의 반도체 기술이 발달하고 전전자교환기 프로세서의 성능이 향상되었기 때문에 메시지처리부의 성능 향상과 메시지처리부와 노드부간의 메시지 전송율의 향상이 요구되었지만, 상기와 같은 종래 기술로는 이를 수용하지 못하는 단점도 있었다.In addition, due to the development of the current semiconductor technology and the performance of the all-electronic exchange processor, the performance improvement of the message processing unit and the message transfer rate between the message processing unit and the node unit have been required. There was also.

[발명이 이루고자 하는 기술적 과제][Technical problem to be achieved]

이에 본 발명은 상기와 같은 제반 문제점을 해결하기 위해서 제안된 것으로, 본 발명의 목적은 메시지 송수신 경로를 다중화하고 노드부의 장애여부에 따라 송수신 경로를 제어해서 메시지를 송수신하는 방법으로 노드의 장애 발생시에도 우회 경로를 통하여 프로세서간에 메시지를 송수신할 수 있도록 하는 전전자교환기의 프로세서간 통신 메시지 처리 방법을 제공하는데 있다.Accordingly, the present invention has been proposed to solve the above problems, and an object of the present invention is to multiplex the message transmission / reception paths and control the transmission / reception path according to the failure of the node part to transmit / receive messages even when a node failure occurs. The present invention provides a method for processing an interprocessor communication message of an all-electronic exchange that enables a message to be transmitted and received between processors through a bypass path.

이러한 본 발명의 목적을 달성하기 위한 방법은, 프로세서간 메시지 송수신을 위한 경로를 선택하고 노드의 장애여부를 검사하는 제 1 단계와; 상기 노드의 장애여부 검사 결과 노드에 장애가 발생했다고 판단되면 프로세서간 메시지 송수신을 위한 우회 경로를 선택하여 메시지를 송수신하는 제 2 단계로 이루어진다.The method for achieving the object of the present invention comprises a first step of selecting a path for message transmission and reception between processors and checking whether a node has failed; If it is determined that the node has failed, the second step of selecting a bypass path for transmitting and receiving messages between processors may be performed.

이하, 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the accompanying drawings of the present invention.

[발명의 구성 및 작용][Configuration and Function of Invention]

도 4는 본 발명이 적용되는 전전자교환기의 프로세서간 통신제어계 블럭 구성도이다.4 is a block diagram of an interprocessor communication control system of the all-electronic exchange to which the present invention is applied.

도시된 바와 같이, 프로세서간 메시지를 처리하고 노드부(300)의 동작상태를 검사하여 프로세서간 메시지 송수신 경로를 제어하는 신호를 발생하는 메시지처리 부(100)와, 상기 메시지처리부(100)에서 발생되는 경로 제어신호에 따라 프로세서간 메시지 송수신 경로를 제어하는 경로제어부(200)와, 상기 경로제어부(200)의 제어에 따라 프로세서간 메시지를 송수신하는 노드부(300)로 구성된다.As shown, the message processing unit 100 and the message processing unit 100 for generating a signal for processing the inter-processor message, and checks the operation state of the node unit 300 to control the message transmission and reception paths between processors, The path control unit 200 controls a message transmission / reception path between processors according to the path control signal, and the node unit 300 transmits and receives a message between processors under the control of the path control unit 200.

상기에서 노드부(300)는 프로세서간 메시지를 송수신하는 제1 및 제2 노드 (301)(302)로 구성된다.The node unit 300 is composed of first and second nodes 301 and 302 for transmitting and receiving messages between processors.

또한 메시지처리부(100)는 MC68302를 MC68360으로 대체하여 구현하고 메시지처리부(100)와 노드부(300)간의 전송율도 1MBPS에서 4MBPS로 향상시켰다.In addition, the message processing unit 100 is implemented by replacing the MC68302 with MC68360 and improved the transfer rate between the message processing unit 100 and the node unit 300 from 1MBPS to 4MBPS.

도 5는 본 발명에 의한 전전자교환기의 프로세서간 통신 메시지 처리 방법을보인 흐름도이다.5 is a flowchart illustrating a method for processing an inter-processor communication message of an electronic switching system according to the present invention.

도시된 바와 같이, 프로세서간 메시지 송수신을 위한 경로를 선택하고 노드의 장애여부를 검사하며 그 결과 노드에 이상이 없다고 판단되면 프로세서간 메시지를 송수신하는 제 1 단계(ST10-ST12)와; 상기 노드의 장애여부 검사 결과 노드에 장애가 발생했다고 판단되면 프로세서간 메시지 송수신을 위한 우회 경로를 선택하는 제 2 단계(ST13-ST14)로 이루어진다.As shown, the first step (ST10-ST12) for selecting a path for the transmission and reception of messages between the processors, checks whether the node failure, and as a result it is determined that the node is not abnormal; If it is determined that the node has failed, the second step ST13-ST14 selects a bypass path for transmitting and receiving messages between processors.

이와 같이 이루어지는 본 발명의 작용을 설명하면 다음과 같다.Referring to the operation of the present invention made as described above is as follows.

먼저, 본 발명이 적용되는 전전자교환기 프로세서간 통신제어계는 메시지처리부(100)에서 처리된 프로세서간 메시지를 경로제어부(200)의 제어에 따른 경로를 통해 노드부(300)에 전달하는 방법으로 프로세서간 메시지를 송수신한다.First, the all-electronic communication processor inter-processor communication control system to which the present invention is applied is a method of transferring the inter-processor message processed by the message processing unit 100 to the node unit 300 through a path under the control of the path controller 200. Send and receive messages between

즉, 도 5에 도시된 바와 같이, 먼저 프로세서간 메시지 송수신을 위한 경로를 선택하고 노드의 장애여부를 검사한다(ST10).That is, as shown in FIG. 5, first, a path for transmitting and receiving messages between processors is selected and a node is checked for failure (ST10).

이 검사 결과 노드에 이상이 없다고 판단되면 선택된 경로를 통해 프로세서 간 메시지를 송수신하고 노드와 장애여부를 검사하는 단계로 리턴한다(ST11-ST12).If it is determined that there is no abnormality in the node as a result of the check, the process returns to the step of transmitting and receiving a message between the processor through the selected path and checking whether the node has failed (ST11-ST12).

이와는 달리 상기 노드 장애 검사(ST10) 결과 노드에 장애가 발생했다고 판 단되면 경로제어기의 제어에 따라 우회경로를 선택하고 그 선택한 새로운 노드의 장애여부를 검사한다(ST13).On the other hand, if it is determined that the node has failed as a result of the node failure check (ST10), the bypass path is selected under the control of the path controller and the selected new node is checked for failure (ST13).

이 검사 결과 새로이 선택한 노드에 이상이 없다고 판단되면 메시지를 송수신하고 노드의 장애여부 검사 단계로 리턴하며, 그 새로운 노드에도 장애가 발생했다고 판단되면 프로세서간 통신을 끝낸다(ST14).If it is determined that the newly selected node is intact, the message is sent and received, and the node returns to the step of checking whether the node has failed. If it is determined that the new node has failed, the communication between processors is terminated (ST14).

이러한 방법으로 노드의 장애 발생시 곧바로 프로세서간 통신을 끝내지 않고 우회경로를 통하여 프로세서간 통신을 하는 것이다.In this way, in the event of a node failure, the interprocessor communication is performed through the bypass path without ending the interprocessor communication.

다음으로 본 발명이 적용된 전전자교환기 프로세서간 메시지처리부의 메시지 처리 성능을 시험하기 위한 전전자교환기 IPCLOG 실험 결과를 설명하면 다음과 같다.Next, a description will be given of the IPCLOG test results of the electronic switch for testing the message processing performance of the message processing unit between the electronic switch processor to which the present invention is applied.

[실험상수][Experimental constant]

1. 실행 프로세서 : OMP(40)1.Processing Processor: OMP (40)

2. 목적 프로세서 : CIP(7e)2. Target Processor: CIP (7e)

3. print time(second)? 103. Print time (second)? 10

4. messize size(byte)? 164. messize size (byte)? 16

5. ipc send delay(times)? 05. ipc send delay (times)? 0

[실험결과][Experiment result]

Figure kpo00001
Figure kpo00001

여기서 IPCLOG 실험이란 어떤 임의의 프로세서(실행 프로세서)에서 하나 또는 다수의 프로세서(목적 프로세서)로 일정한 형태의 데이터(메시지)를 보내고 받기(LOOP-BACK) 실험을 하는 것으로, 이 실험을 통하여 통신경로의 정상동작여부 확인 및 통신성능의 측정이 가능하다.In this case, the IPCLOG experiment is a LOOP-BACK experiment in which a certain type of data (message) is sent from one arbitrary processor (execution processor) to one or more processors (target processors). It is possible to check the normal operation and to measure the communication performance.

[발명의 효과][Effects of the Invention]

이상에서 상세히 설명한 바와 같이 본 발명은 노드의 장애발생시 우회경로를 선택하여 메시지를 송수신함으로써 프로세서간의 메시지 송수신이 원활해지는 효과가 있다.As described in detail above, the present invention has an effect of smoothly transmitting and receiving messages between processors by selecting and passing a bypass path when a node fails.

또한 메시지처리용량이 개선됨으로써 정보 송수신 양이 증가하는 효과도 있다.In addition, the message processing capacity is improved, thereby increasing the amount of information transmission and reception.

Claims (2)

전전자교환기의 프로세서간 메세지 통신 방법에 있어서, 프로세서간 메시지 송수신을 위한 경로를 선택하고 노드의 장애여부를 검사하는 제 1 단계(ST10-ST11)와; 상기 노드의 장애여부 검사 결과 노드에 장애가 발생했다고 판단되면 프로세서간 메시지 송수신을 위한 우회 경로를 선택하여 메시지를 송수신하는 제 2 단계(ST13-ST14)로 이루어짐을 특징으로 하는 전전자교환기의 프로세서간 통신 메시지 처리 방법 .1. A method of inter-processor message communication in an electronic switchgear, comprising: a first step (ST10-ST11) of selecting a path for message transmission and reception between processors and checking whether a node has failed; If it is determined that the node has a failure as a result of the failure check of the node, a second step (ST13-ST14) of selecting a bypass path for transmitting and receiving messages between processors (ST13-ST14) is characterized in that the inter-processor communication Message handling method. 청구항1에 있어서, 상기 제1 단계에서 선택한 노드가 정상적이면 그 노드를 통해 프로세서간 통신 메시지를 송수신하는 단계(ST12)를 더 포함하여 이루어짐을 특징으로 하는 전전자교환기의 프로세서간 통신 메시지 처리 방법.The method according to claim 1, further comprising the step (ST12) of transmitting and receiving an inter-processor communication message through the node if the node selected in the first step is normal.
KR1019970011770A 1997-03-31 1997-03-31 Method for processing inter processor communication message of full electronic exchange KR100286225B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970011770A KR100286225B1 (en) 1997-03-31 1997-03-31 Method for processing inter processor communication message of full electronic exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970011770A KR100286225B1 (en) 1997-03-31 1997-03-31 Method for processing inter processor communication message of full electronic exchange

Publications (2)

Publication Number Publication Date
KR19980075532A KR19980075532A (en) 1998-11-16
KR100286225B1 true KR100286225B1 (en) 2001-05-02

Family

ID=37514672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970011770A KR100286225B1 (en) 1997-03-31 1997-03-31 Method for processing inter processor communication message of full electronic exchange

Country Status (1)

Country Link
KR (1) KR100286225B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000046116A (en) * 1998-12-31 2000-07-25 김영환 Apparatus for processing layer 3 message of switching system for cdma radio data service

Also Published As

Publication number Publication date
KR19980075532A (en) 1998-11-16

Similar Documents

Publication Publication Date Title
JP3685978B2 (en) Redundant optical multi-branch communication system
KR100216370B1 (en) Method and apparatus with redundant structure in atm switch board
JP2008104108A (en) Relay apparatus and fault monitoring method
JP3008850B2 (en) Network server redundant configuration method
KR100286225B1 (en) Method for processing inter processor communication message of full electronic exchange
JP2002027025A (en) Data transmitting system
KR960010879B1 (en) Bus duplexing control of multiple processor
KR100630066B1 (en) Method for transmitting message by use of inspecting line in transmission system
KR100202978B1 (en) Apparatus for detecting fail of subsystem in the switching system
KR100251702B1 (en) Fault detecting method of specific device in atm network
KR100462731B1 (en) Node Function Test Method of Inter-processor Communication Control Board
JP2000151490A (en) Transmission burst reception monitor circuit
KR0153931B1 (en) Dual system and duplication method of parallel common bus type high speed packet exchanging apparatus
KR100291099B1 (en) How to Report Redundancy Status of Device Control Board
JPH0653995A (en) Line correspondence part for packet switching device
KR930006033B1 (en) Method for transceiving messages between processors in electronic switching system
KR20000028406A (en) Structure for duplicating inter processor communication network in switching system
KR0121970B1 (en) Common-bus managing method in an exchanger
KR100751643B1 (en) Method for monitoring an abnormal operation of a mobile communication subscriber processing unit
KR19990058883A (en) How to change the activation link without loss of data in case of link failure in CDM PS system
CN113839858A (en) Communication method and communication device
JP3026532B2 (en) Packet switching system
JPS6148249A (en) Line switching device
JPH0870318A (en) Pds transmission system
JP2002044113A (en) Hub device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070105

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee