KR100284860B1 - 집적회로의 기밀보호방법 - Google Patents

집적회로의 기밀보호방법 Download PDF

Info

Publication number
KR100284860B1
KR100284860B1 KR1019930017110A KR930017110A KR100284860B1 KR 100284860 B1 KR100284860 B1 KR 100284860B1 KR 1019930017110 A KR1019930017110 A KR 1019930017110A KR 930017110 A KR930017110 A KR 930017110A KR 100284860 B1 KR100284860 B1 KR 100284860B1
Authority
KR
South Korea
Prior art keywords
ceramic
integrated circuit
silicon
coatings
film
Prior art date
Application number
KR1019930017110A
Other languages
English (en)
Other versions
KR940004788A (ko
Inventor
찬드라 그리쉬
윈턴 마이클 키쓰
Original Assignee
맥켈러 로버트 루이스
다우 코닝 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥켈러 로버트 루이스, 다우 코닝 코포레이션 filed Critical 맥켈러 로버트 루이스
Publication of KR940004788A publication Critical patent/KR940004788A/ko
Application granted granted Critical
Publication of KR100284860B1 publication Critical patent/KR100284860B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/4505—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements characterised by the method of application
    • C04B41/455—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements characterised by the method of application the coating or impregnating process including a chemical conversion or reaction
    • C04B41/4554—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements characterised by the method of application the coating or impregnating process including a chemical conversion or reaction the coating or impregnating material being an organic or organo-metallic precursor of an inorganic material
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/52—Multiple coating or impregnating multiple coating or impregnating with the same composition or with compositions only differing in the concentration of the constituents, is classified as single coating or impregnation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Casings For Electric Apparatus (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 주위환경으로부터 보호되는 집적회로(integrated circuit)에 관한 것이다. 본 발명에 따르는 집적회로는 이의 상부 금속화 층에 세라믹 층을 도포시킴으로써 기밀 밀봉(hermetically sealing)된다.

Description

집적회로의 기밀보호방법
본 발명은 주위환경으로부터 보호되는 집적회로(integrated circuit)에 관한 것이다. 본 발명에 따르는 집적회로는 이의 상부 금속화 층에 세라믹 층을 도포시킴으로써 기밀 밀봉(hermetically sealing)된다. 본 발명에 따르는 집적회로는 제조 비용이 저렴하고 개선된 성능 및 신뢰도를 갖는다.
현대의 전자회로는 다양한 주위 환경 조건(예:습기, 이온, 열 및 마모)에 견딜 수 있어야 한다. 이러한 전자회로의 상기한 바와 같은 조건에 대한 노출을 최소화함으로써 이들의 신뢰도와 수명을 향상시키는 다양한 보호방법에 대한 연구가 활발히 수행되어 왔다.
전자회로를 보호하기 위한 다수의 선행 기술 공정들은 전자회로를 내부접속(interconnecting)시킨 후 이들을 밀봉(sealing)하거나 봉입(encapsulating)하는 공정들을 포함한다. 예를 들면, 실리콘, 폴리이미드, 에폭시 수지, 기타 유기물, 플라스틱 등으로 이루어진 보호 층을 사용하는 것이 선행 기술분야에 공지되어 있다. 그러나, 이들 물질은 대부분이 주위 습기 및 이온을 투과시키기 때문에 제한된 가치만이 있다.
유사하게, 내부접속시킨 전자회로는 또한 세라믹 포장재로 밀봉하였다. 이러한 방법은 장치의 신뢰도를 향상시키는데 비교적 효과적인 것으로 입증되어 현재 선택적 용도에 사용되고 있다. 그러나, 당해 방법에 수반되는 전자회로의 크기, 중량 및 비용의 증가로 인하여 전자 산업 분야에서 널리 적용되지 못하고 있다.
전자장치에 경량의 세라믹 보호용 피막을 사용하는 것 또한 미국 특허 제4,756,977호 및 제4,749,631호에 기재되어 있다. 이들 문헌에는 밀봉 차단층으로서 수소 실세스퀴옥산으로부터 유도된 세라믹 실리카 피막 및 실리케이트 에스테르로부터 유도된 세라믹 실리카 피막을 사용하는 것 뿐만 아니라 추가의 세라믹 층을 사용하는 것이 기재되어 있다. 본 발명자들은 이러한 경량의 보호용 세라믹 피막을 특수하게 웨이퍼 단계에서 집적회로에 도포하는 경우, 후속적으로 피막의 일부를 제거시킴으로써 본딩 패드(bonding pad)가 노출됨에도 불구하고, 생성된 집적회로가 기밀 밀봉된 상태로 남아서 신뢰도와 수명이 향상됨을 밝혀냈다.
웨이퍼 단계에서 밀봉되는 집적회로 또한 당해 기술분야에 공지되어 있다. 예를 들면, 화학적 증착(CVD) 기술에 의하여 이차가공된(fabricated) 집적회로를 실리카 및/또는 질화규소와 같은 세라믹 물질로 도포하는 것이 당해 기술 분야에 공지되어 있다. 이후에, 리드를 공급하기 위해, 도포된 피막을 본딩 패드가 드러나도록 에칭시킨다. 그러나, 당해 방법으로 도포시킨 웨이퍼는 신뢰도 및 수명이 부적합하다.
본 발명자들은 집적회로상의 통상적인 불활성 층을 본원에 기술된 규소 함유 세라믹 피막으로 대체시킴으로서 집적회로의 기밀 보호와 관련된 상기 문제점을 해결할 수 있음을 발견했다.
본 발명은 기밀 밀봉된 집적회로에 관한 것이다. 이러한 집적회로는 하나 이상의 본딩 패드를 포함하며 상부 금속화 층을 갖는 집적회로 서브어셈블리(integrated circuit subassembly)를 포함한다. 집적회로를 예비 세라믹 규소 함유 물질을 포함하는 조성물로 도포시킨 다음 당해 물질을 세라믹으로 전환시킴을 포함하는 방법에 의해 당해 상부 금속화 층에 규소 함유 세라믹 층을 토포한다. 본딩 패드에 도포된 세라믹 층은 임의로 제거할 수 있고 생성된 노출 본딩 패드는 하나 이상의 비부식성의 전도성 층으로 밀봉할 수 있다.
본 발명은 또한 상기 밀봉된 집적회로의 제조방법에 관한 것이다. 당해 방법은 집적회로상의 상부 금속화 층 위에 하나 이상의 세라믹 층을 도포한 다음 본딩 패드에 도포된 세라믹 층의 적어도 일부를 제거하는 공정을 포함한다.
본 발명은 집적회로상의 상부 금속화 층 위에 본원에서 교시된 세라믹 피막을 도포함으로써 집적회로를 기밀 밀봉할 수 있다는 발견에 기초한다. 이러한 밀봉된 집적회로는 신뢰도와 성능이 향상된다. 또한, 당해 공정은 예기치 않게 웨이퍼 단계에서 수행되기 때문에, 제조공정이 단순화되어 비용이 절감된다.
본 발명의 방법에 사용되는 집적회로 서브어셈블리는 중요하지 않으며 당해 기술 분야에 공지되어 있고/있거나 시판용으로 제조된 거의 모든 것이 본 발명에 사용될 수 있다. 이러한 집적회로를 제조하는데 사용되는 공정 또한 공지되어 있어 본 발명에서는 중요하지 않다. 이러한 집적회로의 예는 집적회로상에서 생장하는 에피택셜 층(epitaxial layer)을 갖는 반도체 기판(예: 규소 또는 갈륨 아르세나이드)을 포함하는 집적회로이다. 당해 에피택셜 층은 적합하게 도핑(doping)되어 장치의 활성 부분을 구성하는 PN 접합부를 형성한다. 이러한 활성 부분은 알맞게 패턴화된(patterned) 금속성 층으로 적합하게 내부접속시키는 경우 집적회로를 형성하는 다이오드 및 트랜지스터이다. 당해 금속성 내부접속층은 집적회로 서브어셈블리의 외부 표면의 본딩 패드에서 종결된다.
상기한 바와 같이, 선행 기술에는 CVD 기술에 의해 하나 이상의 세라믹 피막이 도포된 집적회로를 불활성화(passivating)하는 방법이 기재되어 있다. 이러한 피막은, 예를 들면, 전구체(예: 실란 및 산소, 아산화질소, 질소, 암모니아 등)로 부터 유도된 실리카, 질화규소 또는 옥시질화규소를 포함한다. 그러나, 이러한 불활성화 층으로 도포된 집적회로는 여전히 주위 환경에 의해 손상되기 쉽다. 예를 들면, 불활성화 층은 흠 및 갈라진 틈을 통해 물 및/또는 각종 파괴적인 이온들에 의해 침투당하는 경향이 있다. 상기 언급한 바와 같이, 집적회로 산업에서는 집적 회로를 내부접속시킨 후에 추가의 보호 방법을 사용하여 상기한 바와 같은 문제점을 해결하려고 시도하였다. 이와는 달리, 본 발명은 집적회로의 내부접속 전에 특정 세라믹 피막을 도포하는 공정을 제안한다.
본 발명의 방법에서, 집적회로의 상부 금속화 층을 하나 이상의 세라믹 층으로 도포시켜 상기 집적회로를 밀봉한다. 제1 층은 규소 함유 세라믹 물질이며 이는 일반적으로 집적회로를 예비 세라믹 규소 함유 물질을 포함하는 조성물로 도포시킨 후에 예비 세라믹 규소 함유 물질을 세라믹으로 전환시킴을 포함하는 방법에 의해 도포된다. 통상, 예비 세라믹 물질은 충분한 온도로 가열함에 의해 세라믹으로 전환된다.
본 발명에서 사용되는 용어인 "예비 세라믹 규소 함유 물질"은 집적회로 표면에 함침 및 도포되기에 충분하도록 유동할 수 있으며 유동 후에는 당해 분야의 숙련가들이 세라믹의 특징으로서 일반적으로 인정하는 특성들을 나타내는 고체 층으로 전환될 수 있는 물질이다. 이러한 물질은 예를 들면, 산화규소, 질화규소, 옥시질화규소, 옥시탄화규소, 탄화질화규소, 옥시탄화질화규소, 탄화규소 등에 대한 전구체를 포함한다.
본 발명의 방법에 사용되는 바람직한 예비 세라믹 화합물은 산화규소, 특히 실리카에 대한 전구체이다. 본 발명에 사용될 수 있는 실리카 전구체는 수소 실세 스퀴옥산 수지(H-수지), 가수분해되거나 부분 가수분해된 RnSi(OR)4-n[여기서 , R은 각각 독립적으로 탄소수 1 내지 20, 바람직하게는 탄소수 1 내지 4의 지방족, 지환족 또는 방향족 치환체, 예를 들면, 알킬(예: 메틸, 에틸, 프로필), 알케닐(예: 비닐 또는 알릴), 알키닐(예: 에티닐), 사이클로펜틸, 사이클로헥실 및 페닐이고 n은 0 내지 3, 바람직하게는 0 내지 1이다] 또는 이들의 배합물을 포함한다.
H-수지는 본 발명에서 일반식 HSi(OH)x(OR)yOz/2의 구조 단위[여기서, R은 각각 독립적으로 산소원자를 통해 규소에 결합하는 경우 가수분해성 치환체를 형성하는 유기 그룹이고, x는 0 내지 2이며, y는 0 내지 2이고, z는 1 내지 3이며 , x + y + z는 3이다]를 갖는 다양한 하이드리도실란 수지를 나타내는데 사용된다. 이러한 수지는 완전히 축합될 수 있거나(이 경우 상기 H-수지의 구조 단위의 일반식에서 x는 0이고, y는 0이며 z는 3이다) 부분적으로만 가수분해될 수 있고/있거나(이 경우 상기 H-수지의 구조 단위의 일반식에서 y는 중합체의 모든 단위에서 0이 아니다) 부분 축합될 수 있다(이 경우 상기 H-수지의 구조 단위의 일반식에서 x는 중합체의 모든 단위에서 0이 아니다). 당해 구조에 의해 나타내지는 않았지만, 이러한 수지의 각종 단위는 이들의 형성 및 취급에 수반되는 다양한 요인으로 인해 Si-H 결합을 갖지 않거나 하나 이상 가질 수 있다. 상당히 축합된(약 300ppm 미만의 실란올) H-수지의 예는 미국 특허 제3,615,272호에 기재된 방법으로 제조한 수지이다. 당해 중합체성 물질은 일반식(HSiO3/2)n의 단위(여기서, n은 일반적으로 8 내지 1,000이다)를 갖는다. 바람직한 수지는 수 평균 분자량이 800 내지 2,900이고 중량 평균 분자량이 8,000 내지 28,000이다[검정 표준으로서 폴리디메틸실록산을 사용하는 겔투과 크로마토그래피(GPC) 분석에 의해 수득됨]. 충분히 가열하는 경우, 당해 물질은 필수적으로 Si-H 결합이 존재하지 않는 세라믹 피막을 제공한다.
충분히 축합될 수 없는 H-수지의 예는 미국 특허 제5,010,159호 또는 제4,999,397호에 기재된 수지가 포함된다. 충분히 가수분해되지 않거나 축합되지 않는 H-수지의 예에 포함되는 수지들은 산성화된 산소 함유 극성 유기 용매 중에서 하이드로카본옥시 하이드리도실란을 물로 가수분해시킴을 포함하는 방법에 의해 제조된다.
백금, 로듐 또는 구리 촉매 또한 수소 실세스퀴옥산과 혼합하여 수소 실세스퀴옥산의 실리카로의 전환속도 및 전환도를 증가시킬 수 있다. 촉매에 의해 용해될 수 있는 어떠한 백금, 로듐 또는 구리 화합물 또는 착체라도 사용할 수 있다. 예를 들면, 미국 미시간주 미들랜드 소재의 다우 코닝 코포레이션(Dow Corning Corporation)에서 제조한 백금 아세틸아세토네이트와 같은 유기 백금 조성물 또는 로듐 촉매 RhC13[S(CH2CH2CH2CH3)2]3은 모두 본 발명의 범위에 속한다. 상기 촉매는 일반적으로, 수지의 중량을 기준으로 하여, 백금 또는 로듐 약 5 내지 500ppm의 양으로 용액에 가한다.
본 발명에 유용한 실리카 전구체 물질의 제2 유형은 가수분해된 또는 부분 가수분해된 일반식 RnSi(OR)4-n의 화합물(여기서, R 및 n은 상기 정의한 바와 같다)을 포함한다. 이들 물질중 일부는, 예를 들면, 상품명 아큐글래스(ACCUGLASS)로 시판중이다. 이러한 유형의 특정 화합물들은 메틸트리에톡시실란, 페닐트리에톡시실란, 디에틸디에톡시실란, 메틸트리메톡시실란, 디메틸디메톡시실란, 페닐트리메톡시실란, 비닐트리메톡시실란, 테트라메톡시실란, 테트라에톡시실란, 테트라프로폭시실란 및 테트라부톡시실란을 포함한다. 이들 화합물의 가수분해 또는 부분 가수 분해 후, 이들 화합물 중의 규소 원자는 C, 0H 또는 OR 그룹에 결합할 수 있으나, 이들 중 상당수가 가용성 Si-0-Si 수지의 형태로 축합되는 것으로 여겨진다. x가 2 또는 3인 화합물은 열분해 동안 휘발성 사이클릭 구조가 생성되기 때문에 일반적으로 단독으로는 사용할 수 없지만, 상기 화합물 소량을 다른 실란과 동시 가수분해시켜 유용한 예비 세라믹 물질을 제조할 수 있다.
상기 SiO2전구체 이외에, 다른 세라믹 산화물 전구체 또한 단독으로 또는 상기 SiO2전구체와 혼합하여 본 발명에 유리하게 사용할 수 있다. 본 발명에서 특별히 고려되는 세라믹 산화물 전구체는 알루미늄, 티탄, 지르코늄, 탄탈륨, 니오븀 및/또는 바나듐과 같은 각종 금속의 화합물 뿐만 아니라, 비교적 저온에서 용액으로서 용해되고 가수분해되며 후속적으로 열분해되어 세라믹 산화물을 형성할 수 있는 붕소 또는 인의 화합물과 같은 각종 비금속 화합물을 포함한다.
상기 세라믹 산화물 전구체 화합물은 일반적으로 금속의 원자가에 따라, 상기 금속 또는 비금속에 결합된 하나 이상의 가수분해성 그룹을 갖는다. 이들 화합물에 포함되는 가수분해성 그룹의 수는 화합물이 용매에 용해되는 한 중요하지 않다. 마찬가지로, 이들 치환체가 시스템으로부터 가수분해되거나 열분해되기 때문에 정확한 가수분해성 치환체의 선택 역시 중요하지 않다. 전형적인 가수분해성 그룹은 알콕시(예:메톡시, 프로폭시, 부톡시 및 헥스옥시), 아실옥시(예:아세톡시), 및 산소원자를 통해 상기 금속 또는 비금속에 결합되는 다른 유기 그룹(예:아세틸 아세토네이트 또는 아미노 그룹)을 포함한다. 따라서, 특정 화합물은 지르코늄 테트라아세틸아세토네이트, 티탄 디부톡시 디아세틸아세토네이트, 알루미늄 트리아세틸아세토네이트, 테트라이소부톡시 티탄 및 Ti(N(CH3)2)4를 포함한다.
SiO2를 상기 세라믹 산화물 전구체 중의 하나와 혼합하는 경우, 일반적으로 최종 세라믹이 SiO2를 70 내지 99.9중량% 함유하는 양으로 사용한다.
적합한 탄화질화규소 전구체의 예에는 하이드리도폴리실라잔(HPZ) 수지 및 메틸폴리디실릴라잔(MPDZ) 수지가 포함된다. 이들 물질의 제조방법은 미국 특허 제4,540,803호 및 제4,340,619호에 기재되어 있다. 탄화규소 전구체의 예에는 폴리카보실란이 포함되고 질화규소 전구체의 예에는 폴리실라잔이 포함된다. 산소 함유 환경하에서 상기 전구체의 열분해에 의해 전구체로부터 생성된 세라믹에 산소가 혼입될 수 있다.
이어서, 상기 예비 세라믹 물질을 집적회로에 도포한다. 당해 예비 세라믹 물질은 어떠한 실질적 형태로도 사용할 수 있지만 적합한 용매 중에 예비 세라믹 물질을 포함하는 용액을 사용하는 것이 바람직하다. 이러한 용액을 사용하는 경우, 일반적으로 용매 또는 용매의 혼합물에 예비 세라믹 물질을 단순히 용해시키거나 현탁시켜 예비 세라믹 용액을 제조한다. 교반 및/또는 가열과 같은 다양한 촉진 방법을 사용하여 용해를 촉진할 수 있다. 당해 방법에 사용할 수 있는 용매는 알콜(예:에틸 알콜 또는 이소프로필 알콜), 방향족 탄화수소(예:벤젠 또는 톨루엔), 알칸(예: n-헵탄 또는 도데칸), 케톤, 사이클릭 디메틸폴리실록산, 에스테르 및 글리콜 에테르를 포함하며, 상기 예비 세라믹 물질을 고체 함량이 적도록 용해시키기에 충분한 양으로 사용한다. 예를 들면, 용매는 0.1 내지 85중량%의 용액을 형성하기에 충분한 양으로 사용한다.
이어서, 생성된 용액으로 스핀 피복(spin coating.), 스프레이 피복, 침지 피복(dip coating) 또는 유동 피복과 같은 방법을 사용하여 집적회로를 도포하고 용매를 증발시킨다. 주위 환경에 노출시키는 단순 공기 건조, 가열 또는 진공 적용과 같은 어떠한 적합한 증발 방법도 사용할 수 있다.
상기한 방법은 주로 용액을 사용하는데 초점을 두지만, 당해 분야의 숙련가들은 다른 동등한 방법(예:용융 함침법)도 본 발명의 방법에 적용가능하다는 것을 인지할 수 있을 것이다.
이어서, 통상 예비 세라믹 물질을 충분한 온도로 가열함으로써 규소 함유 세라믹으로 전환시킨다. 일반적으로, 온도는 열분해 대기 및 예비 세라믹 화합물에 따라 50 내지 800℃의 범위이다. 온도범위는 바람직하게는 50 내지 600℃, 더욱 바람직하게는 50 내지 400℃이다. 가열은 일반적으로 세라믹화되기에 충분한 시간 동안, 일반적으로 6시간 이하 동안 수행하며, 2시간 미만이 바람직하다.
상기 가열은 진공 내지 초대기압의 임의의 효과적인 대기압에서 공기, O2, 불활성 기체(예:N2등), 암모니아, 아민, 습기, N2O 등을 포함하는 어떠한 효과적인 산화성 또는 비산화성 기체 환경하에서 수행할 수 있다.
일반적으로 대류 오븐(convection oven), 신속한 열 가공, 열판 또는 방사선 에너지 또는 마이크로웨이브 에너지를 사용하는 것과 같은 어떠한 가열 방법도 본 발명에 적용할 수 있다. 또한, 가열 속도도 중요하지는 않지만, 가능한 한 신속하게 가열하는 것이 가장 실용적이고 바람직하다.
필요한 경우, 이러한 피막 위에 추가의 피막을 도포할 수 있다. 이러한 피막은, 예를 들면, SiO2피막, SiO2/산화 세라믹 층, 규소 함유 피막, 규소-탄소 함유 피막, 규소-질소 함유 피막, 규소-산소-질소 함유 피막, 규소-질소-탄소 함유 피막 및/또는 다이아몬드형 카본 피막을 포함할 수 있다. 이러한 피막의 도포 방법은 당해 기술분야에 공지되어 있고 다수의 방법이 미국 특허 제4,756,977호에 기재되어 있다. 특히 바람직한 피막은 미국 특허 제5,011,706호에 기재되어 있는 바와 같이 실라사이클로부탄의 CVD에 의해 도포되는 탄화규소이다.
세라믹 층을 도포한 후, 본딩 패드에 도포된 피막을 에칭시키거나 부분 에칭시켜 리드의 부착이 가능하게 할 수 있다. 에칭 방법은 중요하지 않으며 당해 분야에 공지된 어떠한 방법도 본 발명에 적용할 수 있다. 이러한 방법에는, 예를 들면, 건식 에칭법(예를 들면, 플라스마를 사용), 습식 에칭(예를 들면, 불화수소산을 사용) 및/또는 레이저 융식을 포함한다. 이어서, 필요한 경우, 노출 본딩 패드는 하나 이상의 비부식성의 전도성 층으로 도포시켜 밀봉시킬 수 있다. 당해 비부식성의 전도성 층에 사용되는 물질은 중요하지 않고 주위 환경에서 안정하고, 전기 전도성이며 집적회로를 내부접속시키는데 유용한 어떤 물질도 포함할 수 있다. 이러한 물질의 예는 금, 구리, 은, 텅스텐, 점납, 은 충전된 에폭시 수지 등을 포함한다.
당해 층(들)의 도포법 역시 중요하지 않다. 이러한 방법의 예에는 스퍼터링(sputtering) 및 전자빔 증발이 포함되고 비부식성의 전도성 물질을 본딩 패드에서 단순히 분배하는 방법도 포함된다. 이들 방법 및 다른 방법은 다중 집적회로층에 사용하는 것과 관련하여 당해 기술분야에 공지되어 있으며 본 발명에 적용가능하다.
본딩 패드 물질(예:알루미늄)은 종종 비부식성의 전도성 층(예:금) 물질과 비상용성이어서 이들이 서로 접촉하는 경우, 금속간 화합물 형성(intermetallic formation)("자색 플라그")으로 집적회로를 손상시킬 수 있음을 주의해야 한다. 이러한 손상을 방지하기 위해, 확산 차단 금속 층을 본딩 패드에 먼저 도포한 다음 상기한 바와 같이 전도성 층을 도포하는 것은 본 발명의 범위에 속한다. 본 발명에 유용한 확산 차단 금속 층은 다중 집적회로층을 제조하기 위해 집적회로 내에서 사용하는 것과 관련하여 당해 기술분야에 공지되어 있다. 일반적으로, 이러한 확산 차단 금속 층은 금속(예: 텅스텐) 또는 금속 합금(예: 티탄-텅스텐, 질화티탄 등)을 포함한다.
확산 차단 금속 층을 형성하는 방법은 중요하지 않으며 다수의 기술이 당해 기술분야에 공지되어 있다. 통상적인 방법은 집적회로의 표면에 확산 차단 금속 층을 스퍼터링시킨 다음 에칭시킴을 포함한다.
본딩 패드를 당해 전도성 층으로 밀봉시키는 경우, 추가의 세라믹 피막을 상기한 방법으로 상기 세라믹 층에 도포하여 집적회로를 추가로 밀봉시킬 수 있다.
상기 밀봉 공정은 웨이퍼 단계에서 또는 다이싱(dicing) 후에 수행할 수 있다. 그러나, 본 발명에 있어서는, 효율상의 이유 때문에 웨이퍼 단계에서 장치를 밀봉하는 것이 바람직하다.
본 발명의 방법으로 형성된 집적회로는 이들의 신뢰도가 증가하는 수준으로 기밀 밀봉된다. 또한, 집적회로는 손상없이 취급 및 조작될 수 있다. 더욱이, 다수의 세라믹 층은 자외선 및 가시광선을 투과시키지 않는다.
이어서, 이러한 집적회로들을 서로 내부접속시키거나, 리드 프레임(leadframe), 집적회로판 또는 다른 외부 부품과 내부접속시킨다. 이러한 내부접속은 통상적인 리드에 의해 또는 당해 기술분야에 널리 공지된 TAB 또는 "플립 칩(flip chop)"과 같은 방법으로 수행할 수 있다.
내부접속시킨 후, 장치는 또한 당해 기술분야에 공지된 통상적인 기술을 사용하여 밀봉할 수 있다. 예를 들면, 장치는 폴리이미드, 에폭시 수지 또는 파릴렌(PARYLENE)TM과 같은 유기 봉입재 속에 매봉시킬 수 있다. 장치는 또한 실리콘 봉입재 속에 매봉시킬 수 있거나 추가의 보호를 위해 플라스틱 패키지(package) 속에 넣을 수 있다.

Claims (4)

  1. 집적회로를 내부접속시키기 전에 웨이퍼 단계(wafer stage)에서 하나 이상의 본딩 패드(bond pad)를 갖는 반도체 기판을 포함하는 집적회로 서브어셈블리(integrated circuit subassembly)에, 일반식 HSi(OH)x(OR)yOz/2의 단위를 갖는 수소 실세스퀴옥산 수지(H-수지)[여기서, R은 각각 독립적으로, 산소원자를 통하여 규소에 결합하는 경우, 가수분해성 치환체를 형성하는 유기 그룹이고, x는 0 내지 2이며, y는 0 내지 2이고, z는 1 내지 3이며, x + y + z는 3이고, 수소 실세스퀴옥산 수지의 각종 단위는 0개 이상의 Si-H 결합을 갖는다] 및 일반식 RnSi(OR)4-n의 가수분해 또는 부분 가수분해 화합물(여기서, R은 각각 독립적으로 탄소수 1 내지 20의 지방족, 지환족 또는 방향족 치환체이고, n은 0 내지 3이다)로 이루어진 그룹으로부터 선택된 예비 세라믹 규소 함유 물질을 포함하는 하나 이상의 예비 세라믹 피막을 도포하고, 도포된 예비 세라믹 물질의 피막(들)을, 예비 세라믹 물질을 세라믹화하기에 충분한 시간 동안 50 내지 800℃의 온도로 가열함으로써 하나 이상의 규소 함유 세라믹 층으로 전환시키는 단계(i), 단계(i)의 하나 이상의 세라믹 층 위에 SiO2피막, SiO2-세라믹 산화물 피막, 규소 함유 피막, 규소-탄소 함유 피막, 규소-질소 함유 피막, 규소-산소-질소 함유 피막, 규소-질소-탄소 함유 피막 및 다이아몬드형 카본 피막으로 이루어진 그룹으로부터 선택된 하나 이상의 추가의 피막을 임의로 제공하는 단계(ii), 단계(i)의 세라믹 층의 적어도 일부와 본딩 패드(들)에 도포되어 있는 단계(ii)의 존재할 수 있는 추가 피막(들)의 적어도 일부를 에칭(etching)함으로써 제거하여 리드의 부착이 가능하게 하는 단계(ⅲ), 노출 본딩 패드(들)을 하나 이상의 비부식성의 전도성 층으로 도포함으로써 밀봉하는 단계(iv) 및 직접회로 서브어셈블리를 내부접속시켜 목적하는 기밀 밀봉된 집적회로를 제조하는 단계(v)를 연속적으로 포함하여, 집적회로를 기밀 보호하는 방법.
  2. 제1항에 있어서, 에칭 단계(ⅲ) 후와 단계(ⅳ)의 비부식성의 전도성 층(들)을 도포하기 전에, 확산 차단 금속 층을 본딩 패드(들)에 도포하는 단계(ⅵ)를 추가로 포함하는 방법.
  3. 제1항 또는 제2항에 있어서, 단계(ⅳ)의 비부식성의 전도성 층(들)을 제공한 후와 내부접속시키는 단계(v) 전에 하나 이상의 추가의 세라믹 피막을 도포하여 집적회로 서브어셈블리를 추가로 밀봉하고, 추가의 세라믹 피막(들) 중의 일부를 다시 에칭하여 내부접속시킬 본딩 패드(들)을 노출시키는 단계(ⅶ)를 추가로 포함하는 방법.
  4. 제1항 또는 제2항에 있어서, 세라믹 층(들)이 자외선 및 가시광선을 투과시키지 않는 방법.
KR1019930017110A 1992-08-31 1993-08-31 집적회로의 기밀보호방법 KR100284860B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93708692A 1992-08-31 1992-08-31
US7/937,086 1992-08-31

Publications (2)

Publication Number Publication Date
KR940004788A KR940004788A (ko) 1994-03-16
KR100284860B1 true KR100284860B1 (ko) 2001-06-01

Family

ID=25469482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017110A KR100284860B1 (ko) 1992-08-31 1993-08-31 집적회로의 기밀보호방법

Country Status (7)

Country Link
US (1) US5481135A (ko)
EP (1) EP0590781B1 (ko)
JP (1) JPH06177187A (ko)
KR (1) KR100284860B1 (ko)
CA (1) CA2104340A1 (ko)
DE (1) DE69310851T2 (ko)
TW (1) TW450429U (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2293095A (en) 1994-04-18 1995-11-10 Micron Technology, Inc. Method and apparatus for automatically positioning electronic die within component packages
JP3149739B2 (ja) * 1995-07-14 2001-03-26 ヤマハ株式会社 多層配線形成法
JP3070450B2 (ja) * 1995-07-14 2000-07-31 ヤマハ株式会社 多層配線形成法
JPH09102666A (ja) * 1995-07-31 1997-04-15 Ngk Insulators Ltd 膜形成方法
US5753374A (en) * 1995-11-27 1998-05-19 Dow Corning Corporation Protective electronic coating
US5609925A (en) * 1995-12-04 1997-03-11 Dow Corning Corporation Curing hydrogen silsesquioxane resin with an electron beam
US6072236A (en) 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
US5682065A (en) * 1996-03-12 1997-10-28 Micron Technology, Inc. Hermetic chip and method of manufacture
US5965270A (en) * 1996-07-19 1999-10-12 National Science Council Metal/amorphous material/metal antifuse structure with a barrier enhancement layer
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
JP3082688B2 (ja) * 1996-11-05 2000-08-28 ヤマハ株式会社 配線形成法
US5920081A (en) * 1997-04-25 1999-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structure of a bond pad to prevent testing probe pin contamination
US6008070A (en) * 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
US5935638A (en) * 1998-08-06 1999-08-10 Dow Corning Corporation Silicon dioxide containing coating
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
DE19930782A1 (de) * 1999-07-03 2001-01-04 Bosch Gmbh Robert Verfahren zum selektiven Beschichten keramischer Oberflächenbereiche
US6605526B1 (en) 2000-03-16 2003-08-12 International Business Machines Corporation Wirebond passivation pad connection using heated capillary
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
US7642202B1 (en) 2001-06-28 2010-01-05 Novellus Systems, Inc. Methods of forming moisture barrier for low k film integration with anti-reflective layers
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US6777349B2 (en) * 2002-03-13 2004-08-17 Novellus Systems, Inc. Hermetic silicon carbide
US7335980B2 (en) * 2004-11-04 2008-02-26 International Business Machines Corporation Hardmask for reliability of silicon based dielectrics
US9340880B2 (en) 2009-10-27 2016-05-17 Silcotek Corp. Semiconductor fabrication process
WO2011056550A1 (en) 2009-10-27 2011-05-12 Silcotek Corp. Chemical vapor deposition coating, article, and method
WO2012047945A2 (en) 2010-10-05 2012-04-12 Silcotek Corp. Wear resistant coating, article, and method
US9975143B2 (en) 2013-05-14 2018-05-22 Silcotek Corp. Chemical vapor deposition functionalization
US11292924B2 (en) 2014-04-08 2022-04-05 Silcotek Corp. Thermal chemical vapor deposition coated article and process
US10151195B2 (en) * 2014-04-29 2018-12-11 China Petroleum & Chemical Corporation Electronic devices for high temperature drilling operations
US9915001B2 (en) 2014-09-03 2018-03-13 Silcotek Corp. Chemical vapor deposition process and coated article
US10316408B2 (en) 2014-12-12 2019-06-11 Silcotek Corp. Delivery device, manufacturing system and process of manufacturing
WO2017040623A1 (en) 2015-09-01 2017-03-09 Silcotek Corp. Thermal chemical vapor deposition coating
US10323321B1 (en) 2016-01-08 2019-06-18 Silcotek Corp. Thermal chemical vapor deposition process and coated article
US10487403B2 (en) 2016-12-13 2019-11-26 Silcotek Corp Fluoro-containing thermal chemical vapor deposition process and article
WO2020252306A1 (en) 2019-06-14 2020-12-17 Silcotek Corp. Nano-wire growth

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6035525A (ja) * 1983-08-08 1985-02-23 Hitachi Micro Comput Eng Ltd 半導体装置
JPS62242333A (ja) * 1986-04-15 1987-10-22 Nec Corp 半導体装置のボンデイングパツド部の構造

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615272A (en) * 1968-11-04 1971-10-26 Dow Corning Condensed soluble hydrogensilsesquioxane resin
US4340619A (en) * 1981-01-15 1982-07-20 Dow Corning Corporation Process for the preparation of poly(disilyl)silazane polymers and the polymers therefrom
US4540803A (en) * 1983-11-28 1985-09-10 Dow Corning Corporation Hydrosilazane polymers from [R3 Si]2 NH and HSiCl3
US4756977A (en) * 1986-12-03 1988-07-12 Dow Corning Corporation Multilayer ceramics from hydrogen silsesquioxane
US4749631B1 (en) * 1986-12-04 1993-03-23 Multilayer ceramics from silicate esters
JPS63213347A (ja) * 1987-02-27 1988-09-06 Mitsubishi Electric Corp 半導体装置
US4849296A (en) * 1987-12-28 1989-07-18 Dow Corning Corporation Multilayer ceramic coatings from metal oxides and hydrogen silsesquioxane resin ceramified in ammonia
US4888226A (en) * 1988-08-08 1989-12-19 American Telephone And Telegraph Company Silicone gel electronic device encapsulant
US5011706A (en) * 1989-04-12 1991-04-30 Dow Corning Corporation Method of forming coatings containing amorphous silicon carbide
US4999397A (en) * 1989-07-28 1991-03-12 Dow Corning Corporation Metastable silane hydrolyzates and process for their preparation
US5010159A (en) * 1989-09-01 1991-04-23 Dow Corning Corporation Process for the synthesis of soluble, condensed hydridosilicon resins containing low levels of silanol
CA2027031A1 (en) * 1989-10-18 1991-04-19 Loren A. Haluska Hermetic substrate coatings in an inert gas atmosphere
US5116637A (en) * 1990-06-04 1992-05-26 Dow Corning Corporation Amine catalysts for the low temperature conversion of silica precursors to silica
US5145723A (en) * 1991-06-05 1992-09-08 Dow Corning Corporation Process for coating a substrate with silica
US5136364A (en) * 1991-06-12 1992-08-04 National Semiconductor Corporation Semiconductor die sealing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6035525A (ja) * 1983-08-08 1985-02-23 Hitachi Micro Comput Eng Ltd 半導体装置
JPS62242333A (ja) * 1986-04-15 1987-10-22 Nec Corp 半導体装置のボンデイングパツド部の構造

Also Published As

Publication number Publication date
CA2104340A1 (en) 1994-03-01
US5481135A (en) 1996-01-02
JPH06177187A (ja) 1994-06-24
EP0590781A1 (en) 1994-04-06
DE69310851D1 (de) 1997-06-26
TW450429U (en) 2001-08-11
EP0590781B1 (en) 1997-05-21
DE69310851T2 (de) 1998-01-02
KR940004788A (ko) 1994-03-16

Similar Documents

Publication Publication Date Title
KR100284860B1 (ko) 집적회로의 기밀보호방법
US5563102A (en) Method of sealing integrated circuits
US5380567A (en) Hermetic coatings by heating hydrogen silsesquinoxane resin in an inert atmosphere
US5262201A (en) Low temperature process for converting silica precursor coatings to ceramic silica coatings by exposure to ammonium hydroxide or an environment to which water vapor and ammonia vapor have been added
US5710203A (en) Electronic coating compositions
US4849296A (en) Multilayer ceramic coatings from metal oxides and hydrogen silsesquioxane resin ceramified in ammonia
EP0460868B1 (en) Amine catalysts for the low temperature conversion of silica precursors to silica
EP0643025B1 (en) Method of forming Si-O containing coatings
CA2007726A1 (en) Low temperature process for the formation of ceramic coatings
JPH1098042A (ja) ダイ試験に適する半導体チップ
CA2088107A1 (en) Silicone infiltrated ceramic nanocomposite coatings
EP0492826B1 (en) Reverse direction pyrolysis processing
KR100287487B1 (ko) 기밀 밀봉된 집적회로의 제조방법
EP0586149A1 (en) Hermetic protection for integrated circuits, based on a ceramic layer
KR100335514B1 (ko) 집적회로서브어셈블리의밀봉방법
EP0588577A2 (en) Hermetically sealed integrated circuits
EP0580381A1 (en) Sealing porous electronic substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee