KR100284409B1 - Subhighway Multiplexing and Demultiplexing Device for Electronic Switching System - Google Patents
Subhighway Multiplexing and Demultiplexing Device for Electronic Switching System Download PDFInfo
- Publication number
- KR100284409B1 KR100284409B1 KR1019970053773A KR19970053773A KR100284409B1 KR 100284409 B1 KR100284409 B1 KR 100284409B1 KR 1019970053773 A KR1019970053773 A KR 1019970053773A KR 19970053773 A KR19970053773 A KR 19970053773A KR 100284409 B1 KR100284409 B1 KR 100284409B1
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- clock
- multiplexing
- demultiplexing
- subhighway
- Prior art date
Links
Images
Abstract
본 발명은 전전자 교환기에 실장되어 운용되는 다중화 및 역다중화 회로팩을 64 서브하이웨이 다중화 및 역다중화 회로팩으로 설계함으로써 타임스위치 장치 내에 1매의 회로팩으로도 2K 용량을 수용할 수 있는 장치를 제공하고자 한 것으로, 이러한 본 발명은 단자수가 많은 Z-PACK 컨넥터를 사용하여 64 서브하이웨이를 수용하게 하여 64 서브하이웨이를 다중화 및 역다중화시키고, 다중화/역다중화부와 중계선 및 가입자 정합부를 연결시켜주며 서브하이웨이 클럭과 동기 클럭을 서브하이웨이 정합부로 분배하며, 다중화 및 역다중화 기능 수행시 사용되는 래치 클럭을 감시함으로써 2K 용량을 수용할 수 있게 되는 것이다.According to the present invention, a device capable of accommodating 2K capacity even with a single circuit pack in a time switch device is designed by designing a 64 subhighway multiplexing and demultiplexing circuit pack that is mounted and operated in an electronic switch. The present invention provides a 64 subhighway using a Z-PACK connector having a large number of terminals to multiplex and demultiplex the 64 subhighway, and connect the multiplexing / demultiplexing unit with the relay line and subscriber matching unit. The subhighway clock and the synchronous clock are distributed to the subhighway matching section, and the latch clock used for the multiplexing and demultiplexing functions can be monitored to accommodate 2K capacity.
Description
본 발명은 전전자 교환기에 관한 것으로, 특히 서브하이웨이를 다중화 및 역다중화하는 다중화/역다중화 장치에 관한 것이다.BACKGROUND OF THE
일반적으로 전전자 교환기는 교환기를 구성하고 있는 전기기계적 장치를 대부분 전자부품으로 바꿔놓은 것으로서, 발신자와 수신자 사이의 교환접속기능과 부과금 및 보수운용기능을 수행하는 장치이다.In general, an electronic switch is a device that replaces most of the electromechanical devices constituting the exchanger with electronic parts, and performs an exchange connection function between the sender and the receiver, and a charge and maintenance operation function.
이러한 종래 전전자 교환기의 32 서브하이웨이 다중화 및 역다중화 장치는, 도1에 도시된 바와 같이, 서브하이웨이 정합부(20)로부터 입력되는 32 서브하이웨이 1.024Mbps의 직렬 8비트 데이터를 다중화하여 타임스위치 및 유지보수부(50)로 전송하고, 상기 타임스위치 및 유지보수부(50)의 타임슬롯 교환이 이루어진 8.192Mbps의 병렬 8비트 데이터를 역다중화시켜 상기 서브하이웨이 정합부(20)로 전송하는 다중화/역다중화부(10)와; 중계선 및 가입자 정합부(40)에서 입력되는 32 서브하이웨이 직렬 데이터를 트랜지스터-트랜지스터 논리(Transistor Transistor Logic; 이하 ″TTL″이라 약칭한다) 신호로 변환시켜 상기 다중화/역다중화부(10)로 전송하고, 상기 다중화/역다중화부(10)의 역다중화된 TTL 신호 데이터를 1.024Mbps의 이산(Differential) 펄스 부호 변조(Pulse Code Modulation; 이하 ″PCM″이라 약칭한다) 데이터로 변환시켜 상기 중계선 및 가입자 정합부(40)로 전송하여 상기 중계선 및 가입자 정합부(40)와 서브하이웨이 정합을 수행하는 서브하이웨이 정합부(20)와; 로컬 데이터 링크부(60)에서 8.196MHz 스위칭 클럭과 8KHz 동기 클럭을 수신하여 상기 다중화/역다중화부(10)에 공급하고, 상기 타임스위치 및 유지보수부(50)에서 서브하이웨이 클럭과 동기클럭을 수신하여 상기 서브하이웨이 정합부(20)에 공급하는 클럭수신/분배부(30)로 구성되었다.The 32 subhighway multiplexing and demultiplexing apparatus of the conventional electronic switch is a time switch and multiplexing serial 8-bit data of 32 subhighway 1.024Mbps input from the
이와 같이 구성된 종래의 32 서브하이웨이 다중화 및 역다중화 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.The operation of the conventional 32 subhighway multiplexing and demultiplexing apparatus configured as described above will be described in detail with reference to the accompanying drawings.
먼저 1 서브하이웨이는 32채널로 구성되었다. 그래서 서브하이웨이 정합부(20)는 중계선 및 가입자 정합부(40)에서 32 서브하이웨이 1.024Mbps로 입력된 데이터를 32 서브하이웨이로 다중화/역다중화부(10)에 전송한다. 그러면 다중화/역다중화부(10)는 클럭수신/분배부(30)에서 수신된 8.196MHz 스위칭 클럭(FP2)과 8KHz 동기 클럭(CP2)에 따라 1.024Mbps의 직렬 8비트 데이터를 다중화하여 타임스위치 및 유지보수부(50)로 전송하고, 타임스위치 및 유지보수부(50)의 타임슬롯 교환이 이루어진 8.192Mbps의 병렬 8비트 데이터를 역다중화시켜 서브하이웨이 정합부(20)로 전송한다.First, one subhighway consists of 32 channels. Thus, the
그리고 클럭수신/분배부(30)는 로컬 데이터 링크부(60)에서 8.196MHz 스위칭 클럭과 8KHz 동기 클럭을 수신하여 다중화/역다중화부(10)에 공급하고, 타임스위치 및 유지보수부(50)에서 서브하이웨이 클럭(MCLK)과 동기클럭(FS)을 수신하여 서브하이웨이 정합부(20)에 공급하게 된다. 그러면 서브하이웨이 정합부(20)는 다중화/역다중화부(10)의 역다중화된 데이터를 TTL 신호에서 1.024Mbps의 이산 PCM 데이터로 변환시켜 32 서브하이웨이를 통해 중계선 및 가입자 정합부(40)로 전송하여 중계선 및 가입자 정합부(40)와 서브하이웨이 정합을 수행하게 된다.The clock receiving / distributing
여기서 종래의 전전자 교환기에 실장되어 운용되는 32 서브하이웨이 다중화 및 역다중화 장치는 32 서브하이웨이를 다중화하는 소자와 역다중화하는 소자가 각각 응용 주문형 집적회로(Applicable Specific Intergated Circuit; 이하 ″ASIC″이라 약칭한다)으로 구현되어 있으며 300핀 DIN 컨넥터를 사용하였다. 또한 이 회로팩은 3*7 서브하이웨이 케이블 8개를 수용할 수 있으며, 각 케이블은 4.096MHz 서브하이웨이 클럭 및 8KHz 동기 클럭과 4개의 다중화 데이터 라인 및 4개의 역 다중화 데이터 라인을 각각 이산으로 수용하여 중계선 및 가입자 정합부(40)와 연결되었다.Here, the 32 subhighway multiplexing and demultiplexing devices mounted and operated in the conventional all-electronic exchange system are referred to as an Applicable Specific Intergated Circuit (hereinafter referred to as "ASIC"). 300-pin DIN connector is used. In addition, the circuit pack can accommodate eight 3 * 7 subhighway cables, each of which discretely accommodates a 4.096 MHz subhighway clock, an 8KHz synchronous clock, four multiplexed data lines, and four demultiplexed data lines, respectively. The relay line and the
그러나 종래의 장치는 2K 용량의 채널 데이터를 다중화 및 역다중화 할 때 다중화 및 역다중화 회로팩이 2매로 구성되어 있어서 이중화로 구현할 때 A, B 사이드 각각 2매씩 모두 4매의 회로팩으로 구성되어 이로 인한 전력 소모량이 많고 유지 보수 및 관리가 어려운 문제점이 있었다.However, in the conventional apparatus, when multiplexing and demultiplexing channel data of 2K capacity, the multiplexing and demultiplexing circuit packs are composed of two pieces, and when the redundancy is implemented, two circuits each of two A and B sides are composed of four circuit packs. Due to the high power consumption and maintenance and management was difficult.
또한 셀프 이용의 효율성을 높이기 위한 1셀프 또는 1/2셀프로 설계하고자 할 때 백보드를 1/2 셀프 크기로 설계하기가 어려운 문제점이 있었다.In addition, when designing a self- or half-self to improve the efficiency of the self-use, there was a problem that it is difficult to design the backboard to 1/2 self size.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 전전자 교환기에 실장되어 운용되는 다중화 및 역다중화 회로팩을 64 서브하이웨이 다중화 및 역다중화 회로팩으로 설계함으로써 타임스위치 장치 내에 1매의 회로팩으로도 2K 용량을 수용할 수 있는 전전자 교환기의 서브하이웨이 다중화 및 역다중화 장치를 제공하는 데 있다.Accordingly, the present invention has been proposed to solve the conventional problems as described above, and an object of the present invention is to design a multiplexing and demultiplexing circuit pack mounted and operated in an all-electronic exchanger as a 64 subhighway multiplexing and demultiplexing circuit pack. Accordingly, the present invention provides a subhighway multiplexing and demultiplexing apparatus for an all-electronic exchange that can accommodate 2K capacity even with one circuit pack in a time switch device.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 전전자 교환기의 서브하이웨이 다중화 및 역다중화 장치는,The subhighway multiplexing and demultiplexing apparatus of the all-electron exchanger according to the present invention for achieving the above object,
64 서브하이웨이를 다중화 및 역다중화하는 다중화/역다중화부와; 상기 다중화/역다중화부와 중계선 및 가입자 정합부를 연결시켜주는 서브하이웨이 정합부와; 로컬 데이터 링크부로부터 얻어지는 수신 클럭을 상기 다중화/역다중화부에 공급하고, 타임스위치 및 유지보수부로부터 서브하이웨이 클럭과 동기 클럭을 수신하여 상기 서브하이웨이 정합부로 분배하며, 다중화 및 역다중화 기능 수행시 사용되는 래치 클럭을 감시하는 클럭수신/분배 및 클럭감시부로 이루어짐을 그 기술적 구성상의 특징으로 한다.A multiplexing / demultiplexing unit for multiplexing and
도 1은 종래 전전자 교환기의 32 서브하이웨이 다중화 및 역다중화 장치의 블록구성도,1 is a block diagram of a 32 subhighway multiplexing and demultiplexing apparatus of a conventional all-electronic switching system
도 2는 본 발명에 의한 전전자 교환기의 64 서브하이웨이 다중화 및 역다중화 장치의 블록구성도.Figure 2 is a block diagram of a 64 subhighway multiplexing and demultiplexing apparatus of the electronic switch according to the present invention.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
100: 다중화/역다중화부 101: 다중화부100: multiplexer / demultiplexer 101: multiplexer
102: 송신래치부 103: 수신래치부102: transmission latch unit 103: reception latch unit
104: 역다중화부 200: 서브하이웨이 정합부104: demultiplexer 200: sub highway matching unit
201: 서브하이웨이 입력부 202: 서브하이웨이 출력부201: subhighway input unit 202: subhighway output unit
300: 클럭수신/분배와 클럭감시부 301: 클럭수신/분배부300: clock reception / distribution and clock monitor 301: clock reception / distribution
302: 클럭감시 및 알람송출부 400: 중계선 및 가입자 정합부302: clock monitoring and alarm sending unit 400: relay line and subscriber matching unit
500: 타임스위치 및 유지보수부 600: 로컬 데이터 링크부500: time switch and maintenance unit 600: local data link unit
이하, 상기와 같이 구성된 본 발명 전전자 교환기의 서브하이웨이 다중화 및 역다중화 장치의 기술적 사상에 따른 일 실시예를 상세히 설명하면 다음과 같다.Hereinafter, an embodiment according to the technical idea of the subhighway multiplexing and demultiplexing apparatus of the electro-electric switch of the present invention configured as described above will be described in detail.
도2는 본 발명에 의한 전전자 교환기의 64 서브하이웨이 다중화 및 역다중화 장치의 블록구성도이다.Fig. 2 is a block diagram of a 64 subhighway multiplexing and demultiplexing apparatus of an all-electronic exchange according to the present invention.
이에 도시된 바와 같이, 64 서브하이웨이를 다중화 및 역다중화하는 다중화/역다중화부(100)와; 상기 다중화/역다중화부(100)와 중계선 및 가입자 정합부(400)를 연결시켜주는 서브하이웨이 정합부(200)와; 로컬 데이터 링크부(600)로부터 얻어지는 수신 클럭을 상기 다중화/역다중화부(100)에 공급하고, 타임스위치 및 유지보수부(500)로부터 서브하이웨이 클럭과 동기 클럭을 수신하여 상기 서브하이웨이 정합부(200)로 분배하며, 다중화 및 역다중화 기능 수행시 사용되는 래치 클럭을 감시하는 클럭수신/분배 및 클럭감시부(300)로 구성된다.As shown therein, a multiplexing /
상기에서 다중화/역다중화부(100)는 64 서브하이웨이를 다중화하는 다중화부(101)와; 상기 다중화부(101)로부터 송신되는 데이터를 래치한 후 래치한 데이터를 전달해주는 송신래치부(102)와; 상기 타임스위치 및 유지보수부(500)로부터 전송되는 수신 데이터를 래치하는 수신래치부(103)와; 상기 수신래치부(103)에서 래치된 64 서브하이웨이를 역다중화하는 역다중화부(104)로 구성된다.The multiplexer /
상기에서 서브하이웨이 정합부(200)는 상기 중계선 및 가입자 정합부(400)로부터 전송되는 64 서브하이웨이를 수신하여 TTL 신호로 변환한 후 상기 다중화/역다중화부(100)에 송신해주는 서브하이웨이 입력부(201)와; 상기 다중화/역다중화부(100)로부터 수신된 TTL 신호와 클럭수신/분배부(301)로부터 수신된 서브하이웨이 클럭과 동기 클럭을 RS-422 신호로 변환하여 상기 중계선 및 가입자 정합부(400)로 송신하는 서브하이웨이 출력부(202)로 구성된다.The
상기에서 클럭수신/분배 및 클럭감시부(300)는 상기 로컬 데이터 링크부(600)로부터 전송되는 스위칭 클럭 및 동기 클럭을 수신하여 상기 다중화/역다중화부(100)로 송신하고, 상기 타임스위치 및 유지보수부(500)로부터 서브하이웨이 클럭 및 동기 클럭을 수신하여 상기 서브하이웨이 정합부(200)로 분배해주는 클럭수신/분배부(301)와; 상기 다중화/역다중화부(100)의 다중화 및 역다중화 시 사용되는 래치클럭을 감시하는 클럭감시 및 알람송출부(302)로 구성된다.The clock receiving / distributing and
이와 같이 구성된 본 발명에 의한 전전자 교환기의 서브하이웨이 다중화 및 역다중화 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.The operation of the subhighway multiplexing and demultiplexing apparatus of the electronic switching system according to the present invention configured as described above will be described in detail with reference to the accompanying drawings.
먼저 64개의 서브하이웨이를 통해 2.048Mbps로 중계선 및 가입자 정합부(400)에서 입력된 데이터를 서브하이웨이 정합부(200)의 서브하이웨이 입력부(201)에서 수신하여, 64 서브하이웨이의 2K 채널(= 64서브하이웨이 * 32채널)로 다중화/역다중화부(100)의 다중화부(101)에 전송한다. 그러면 다중화부(101)는 클럭수신/분배부(301)에서 수신된 16.384MHz의 스위칭 클럭(FP2)과 8KHz의 동기 클럭(CP2)에 따라 2.048Mbps의 직렬 8비트 데이터를 다중화하여 송신래치부(102)를 통해 타임스위치 및 유지보수부(50)로 전송한다. 그리고 타임스위치 및 유지보수부(500)의 타임슬롯 교환이 이루어진 16.384Mbps의 병렬 8비트 데이터는 수신래치부(103)를 통해 역다중화부(104)로 입력되어 역다중화된 뒤 64 서브하이웨이의 2K 채널로 서브하이웨이 정합부(20)에 전송된다.First, data received from the relay line and the subscriber matching
그리고 클럭수신/분배 및 클럭감시부(300)의 클럭수신/분배부(301)는 로컬 데이터 링크부(600)에서 16.384MHz 스위칭 클럭과 8KHz 동기 클럭을 수신하여 다중화/역다중화부(100)의 다중화부(101)와 역다중화부(104)에 공급하고, 타임스위치 및 유지보수부(500)에서 서브하이웨이 클럭(MCLK)과 동기클럭(FS)을 수신하여 서브하이웨이 정합부(200)의 서브하이웨이 출력부(202)에 공급하게 된다. 그러면 서브하이웨이 출력부(202)는 역다중화부(104)의 역다중화된 데이터를 TTL 신호에서 2.048Mbps의 이산 PCM 데이터로 변환시켜 64 서브하이웨이 채널을 통해 중계선 및 가입자 정합부(400)로 전송하여 중계선 및 가입자 정합부(400)와 서브하이웨이 정합이 이루어지도록 하게 된다.The clock receiver /
여기서 64 서브하이웨이의 다중화 및 역다중화 기능을 수행하는 2K 채널용량의 다중화 및 역다중화 회로팩을 종래의 2매에서 1매로 줄임으로써 A, B 사이드 각 1매씩 2매로 운용할 수 있어 1/2 셀프 크기에 2K 용량의 타임스위치 장치를 설계할 수 있게 된다. 또한 2K 용량의 다중화 ASIC와 2K 용량의 역다중화 ASIC를 필드 프로그래머블 게이트 어레이(Field Programmable Gate Array; 이하 ″FPGA″라 약칭한다)로 구현함으로서 64 서브하이웨이를 처리할 수 있게 된다.Here, the 2K channel capacity multiplexing and demultiplexing circuit packs, which perform the 64 subhighway multiplexing and demultiplexing functions, can be reduced to 2 pieces from the conventional 2 pieces, so that each of the A and B sides can be operated by 2 sheets each. It is possible to design a time switch device with a capacity of 2K. The 2K multiplexing ASIC and the 2K demultiplexing ASIC are implemented as a field programmable gate array (hereinafter abbreviated as "FPGA") to handle 64 subhighways.
그리고 중계선 및 가입자와의 연결을 위해 4.096MHz 서브하이웨이 클럭 및 8KHz 동기 클럭과 4개의 다중화 데이터 라인 및 4개의 역다중화 데이터 라인을 사용하였고, 이들을 각각 이산으로 수용하는 서브하이웨이 케이블 16매를 포괄하기 위해 종래의 전전자 교환기 32 서브하이웨이 다중화 및 역다중화 장치의 회로팩 크기에 최대 525핀을 수용할 수 있는 Z-PACK 컨넥터를 사용하여 타임스위치 장치 프로세서와의 정합 기능을 삭제하였다. 그리고 다중화 및 역다중화 기능 수행시 래치 클럭으로 사용하는 클럭을 감시하여 회로팩의 오류여부를 판정하고, 백보드에 같이 실장되어 타임스위치 장치를 구성하는 타임스위치 회로팩으로부터 다중화 및 역다중화시 필요한 클럭과 동기신호, 이중화 신호 등을 수신하게 하였다.A 4.096 MHz subhighway clock, an 8KHz synchronous clock, four multiplexed data lines, and four demultiplexed data lines were used to connect the trunk line and the subscriber, and to cover 16 subhighway cables, each of which was discretely accommodated. The matching function with the time switch device processor is eliminated by using a Z-PACK connector that can accommodate up to 525 pins in the circuit pack size of the conventional
이와 같이 64 서브하이웨이 다중화 및 역다중화 회로팩으로 이용하여 타임스위치 장치 내에 1매의 회로팩으로도 2K 용량을 수용할 수 있게 되는 것이다.By using the 64 subhighway multiplexing and demultiplexing circuit packs as described above, 2K capacity can be accommodated in one circuit pack in the time switch device.
이상에서 살펴본 바와 같이, 본 발명에 의한 전전자 교환기의 서브하이웨이 다중화 및 역다중화 장치는 종래의 1셀프에 2K 용량의 타임슬롯을 타임스위치하는 타임스위치 장치에서 32 서브하이웨이를 다중화하는 소자를 사용하여 다중화 및 역다중화 기능을 수행하는 회로팩을 64 서브하이웨이를 다중화 및 역다중화하는 소자들로 재설계하고 단자수가 많은 Z-PACK 컨넥터를 사용함으로써 64 서브하이웨이를 수용하는 다중화 및 역다중화 회로팩을 구현할 수 있는 효과가 있다.As described above, the subhighway multiplexing and demultiplexing apparatus of the all-electronic exchange according to the present invention uses a device for multiplexing 32 subhighways in a time switch device for time-switching a 2K capacity time slot in a conventional self. The circuit pack that performs the multiplexing and demultiplexing functions is redesigned as a device that multiplexes and demultiplexes the 64 subhighways, and by using a Z-PACK connector with a large number of terminals, a multipack and a demultiplexing circuit pack that accommodates 64 subhighways can be implemented. It can be effective.
또한 2K 용량의 타임슬롯을 1매의 다중화 및 역다중화 회로팩으로 처리할 수 있게 되어 종래의 2매로 구성된 다중화 및 역다중화 회로팩 보다 효율을 2배 이상으로 올릴 수 있고, 2K 용량의 타임스위치 장치를 1/2 셀프로 구성할 수 있게 되는 효과도 있다.In addition, 2K time slots can be processed in a single multiplexing and demultiplexing circuit pack, so that the efficiency can be more than doubled compared to a conventional two-sheet multiplexing and demultiplexing circuit pack. There is also an effect that can be configured to 1/2 self.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970053773A KR100284409B1 (en) | 1997-10-20 | 1997-10-20 | Subhighway Multiplexing and Demultiplexing Device for Electronic Switching System |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970053773A KR100284409B1 (en) | 1997-10-20 | 1997-10-20 | Subhighway Multiplexing and Demultiplexing Device for Electronic Switching System |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990032678A KR19990032678A (en) | 1999-05-15 |
KR100284409B1 true KR100284409B1 (en) | 2001-04-02 |
Family
ID=66042350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970053773A KR100284409B1 (en) | 1997-10-20 | 1997-10-20 | Subhighway Multiplexing and Demultiplexing Device for Electronic Switching System |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100284409B1 (en) |
-
1997
- 1997-10-20 KR KR1019970053773A patent/KR100284409B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990032678A (en) | 1999-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0483790B1 (en) | Switching system of optical transmission lines for protecting from trouble | |
KR100889899B1 (en) | Multiple bit rate optical communication method, optical network unit and optical line terminal | |
NO302499B1 (en) | Optical communication network | |
CA2357939A1 (en) | Master-slave communications system and method for a network element | |
EP0533167A2 (en) | Optical communication system having transmission line switching system | |
FI82164B (en) | Coupling unit. | |
CA2357944A1 (en) | Multi-subshelf control system and method for a network element | |
JPH0832523A (en) | Interterminal communication provision system of communication network | |
KR100284409B1 (en) | Subhighway Multiplexing and Demultiplexing Device for Electronic Switching System | |
US7639655B2 (en) | Ethernet switch interface for use in optical nodes | |
KR100256689B1 (en) | Add drop multiplexer optical transmission apparatus | |
KR100256691B1 (en) | Optical trasmission system for arbitrary combination of tributaries | |
US20010055135A1 (en) | Optical network element | |
KR100358356B1 (en) | Transponder including SDH Multiplexer in WDM Transmission System | |
KR100256698B1 (en) | Subsidiary signal connection device of optical transmission system | |
GB2213024A (en) | Data transmission system | |
WO2000067408A1 (en) | Dense wavelength division multiplexing-based network interface module | |
KR0131558B1 (en) | High speed data leased circuit service apparatus | |
JP3772465B2 (en) | Digital line connection system | |
KR100198431B1 (en) | Signal link device of 10g bps optical transmission system | |
KR960012975B1 (en) | Transmitter & receiver for isdn | |
KR100200571B1 (en) | Apparatus for multi-/demulti-plexing of frame data in an electronic exchange | |
KR100681391B1 (en) | Lease line saver | |
KR930004097B1 (en) | 64 kbps data mutilateral device | |
KR100724854B1 (en) | Communication method and apparatus between host system subscriber and remote system subscriber |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061213 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |