KR100283889B1

KR100283889B1 - 고화질티브이의 클럭 리커버리회로

Info

Publication number: KR100283889B1
Application number: KR1019940007528A
Authority: KR
Inventors: 이호웅
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1994-04-11
Filing date: 1994-04-11
Publication date: 2001-03-02
Also published as: KR950030596A

Abstract

본 발명은 고화질티브이의 클럭 리커버리회로에 관한 것으로, 종래에는 송신측으로부터 입력된 아날로그신호를 디지탈신호로 변환하는데 고속의 아날로그/디지탈 변환기를 사용하기 때문에 필연적으로 양자화에러를 유발시키고, 그 고속의 아날로그/디지탈 변환기가 고가이기 때문에 전체적인 제조원가가 상승하며, 아울러 아날로그/디지탈 변환기가 고속으로 동작하는 특성상 전력소모가 크고, 다른 한편으로는 수직기준신호를 저장하기 위해서 롬과 같은 별도의 메모리를 필요로 하기 때문에 이 또한 제조원가의 상승요인으로 작용한다는 문제점이 있다. 지금까지 설명한 바와 같이, 본 발명은 별도의 아날로그/디지탈변환기를 사용하는 대신에 슬라이서를 이용함으로써 종래에 아날로그/디지탈 변환기를 사용함으로써 발생하였던 양자화에러를 줄일 수 있음과 아울러 전력손실을 경감할 수 있고, 수직동기신호를 기준정보로 사용할 때 롬 등을 필요로 하지 않으므로 제조원가가 경감되며, 신호를 아날로그화함으로써 많은 부분에서 공유가 가능하여 궁극적으로 브이엘에스아이(VLSI)의 구현이 간단해져 칩사이즈가 줄어듦과 아울러 전력소비를 개선할 수 있도록 한 것이다.

Description

고화질티브이의 클럭 리커버리회로

제1도는 종래 고화질티브이의 클럭 리커버리회로 블록도.

제2도는 종래 파형도.

제3도는 본 발명 고화질티브이의 클럭 리커버리회로 블록도.

제4도는 제3도 슬라이서의 동작 설명도.

* 도면의 주요부분에 대한 부호의 설명

201 : 비디오신호원 202 : 클럭발생부

203 : 압축부 204 : 프리코더

205 : 변조부 206 : 마커공급부

300 : 튜너/중간주파증폭부 301 : 증폭/자동이득제어부

302 : 슬라이서 303 : 포스트코더/필터

304 : 디코더 307 : 동기신호검출/클럭발생부

308 : 피엘엘부 310 : 디바이더

본 발명은 고화질 티브이(HDTV : High Definition TV)의 클럭 리커버리(clock recovery) 회로에 관한 것으로, 특히 아날로그/디지탈 변환기를 사용하지 않고 클럭정보를 리커버리할 수 있는 고화질티브이의 클럭 리커버리회로에 관한 것이다.

종래의 고화질 티브이의 클럭 리커버회로는, 재1도에 나타낸 바와 같이, (고속의) 아날로그/디지탈변환기(102)를 이용하여 송신측으로부터의 송신신호로부터 클럭정보를 리커버리하도록 되어 있는데, 이를 제1도를 참조하여 구체적으로 살펴보면, 송신측(도시되지 않음)으로부터 송신신호가 전송되어 오면 동기검출부(101)는 그 송신신호로부터 아날로그 동기신호를 검출하고, 아날로그/디지탈변환기(102)는 그 아날로그 동기신호를 입력받아 디지탈 동기신호로 변환하여 미도시된 데이타검출부, 피엘엘부(104) 및 데이타 세그먼트 동기검출부(105)로 보낸다.

상기 데이타 세그먼트 동기검출부(105)는 기준신호(수직동기신호)(Vref)에 따른 동기신호를 출력하여 그 동기신호를 피엘엘부(PLL : Phase-Locked Loop)(104), 콘피던스 카운터(confindence counter)(106)를 통해 에이지씨(AGC) 발생부(107), 상기 피엘엘부(104) 및 미도시된 디코더부로 보낸다.

이때 피엘엘부(104)는 콘피던스 카운터(106)를 통해 데이타 세그먼트 동기검출부(105)로부터 입력된 동기신호와 아날로그/디지탈 변환기로부터 입력된 동기신호에 따라 주파수와 위상을 정확히 맞춘 출력신호를 디바이더(103)를 통해 아날로그/디지탈 변환기(102)와 미도시된 비디오디코더에 입력한다.

한편, 에이지씨 발생부(107)의 출력신호는 수신측의 앞단에 있는 튜너/중간주파증폭부(도시되지 않음)로 보내지도록 되어 있다.

이에따라 제2(a)도의 방송신호를 송신측이 송신할 때 수신측에서는 제2(b)도와 같은 파형의 방송신호가 수신되게 되며, 이때 제2(c)도에 나타낸 서로 다른 4개의 심벌(1-4)은 주기마다 반복되는, 비디오 데이타의 동기를 위한 데이타세그먼트를 나타낸 것으로, 언제나 같은 패턴을 갖게 되며 노이즈나 간섭 등에서도 비교적 안정적으로 검출된다.

이와같은 작용을 갖는 종래의 기술은 송신측으로부터 입력된 아날로그신호를 디지탈신호로 변환하는데 앞단에 고속의 아날로그/디지탈 변환기를 사용하기 때문에 필연적으로 양자화에러를 유발시키고, 그 고속의 아날로그/디지탈 변환기가 고가이기 때문에 전체적인 제조원가가 상승하며, 아울러 아날로그/디지탈 변환기가 고속으로 동작하는 특성상 전력소모가 크고, 다른 한편으로는 수직기준신호를 저장하기 위해서 롬과 같은 별도의 메모리를 필요로 하기 때문에 이 또한 제조원가의 상승요인으로 작용한다는 문제점이 있다.

따라서, 본 발명은 상기와 같은 종래의 문제점이 근본적으로(고속의) 아날로그/디지탈 변환기의 사용으로 야기된 것임을 감안하여 창안된 것으로서, 그와같은 별도의 아날로그/디지탈 변환기를 이용하지 않고도 수신측에서 클럭신호를 리커버리할 수 있는 고화질티브이의 클럭 리커버리회로를 제공하는 것을 그 목적으로 한다.

상기 목적에 따른 본 발명의 고화질티브이의 클럭 리커버리회로는, 클럭신호에 따라 압축된 비디오신호원의 비디오정보를 프리코더를 통해 입력받아 마커정보와 함께 변조하여 수신측으로 송신하는 변조수단과, 상기 변조수단이 송신한 비디오정보와 마커정보가 튜닝되어 입력되어 오면 소정의 이득에 따라 증폭하는 증폭/자동이득제어수단과, 상기 증폭/자동이득제어수단이 증폭출력한 아날로그 데이타 및 마커정보를 슬라이싱하는 슬라이싱수단과, 상기 슬라이싱수단이 슬라이싱하여 출력하는 마커정보로부터 수평/수직동기신호 및 클럭신호를 만들어 내는 동기신호검출/클럭발생수단과, 상기 동기신호검출/클럭발생수단이 만들어 낸 수평/수직동기신호 및 클럭신호를 피엘엘부와 증폭기를 통해 입력받아 디바이딩하여 클럭정보를 발생하는 디바이딩수단으로 구성된다.

이제, 상기와 같은 구성을 갖는 본 발명에 대하여 하나의 구체적 실시예를 나타낸 제3도 및 제4도를 참조하여 본 발명의 작용 및 효과를 상세히 설명한다.

먼저, 제3도에서 점선라인(LN)의 좌측은 송신측이고, 우측은 수신측으로서, 송신측의 변조부(205)는 클럭발생부(202)의 클럭신호에 따라 압축부(203)가 압축한 비디오신호원(201)의 비디오정보를 프리코더(204)를 통해 전달받아 마커공급부(206)의 마커정보와 함께 변조하여 수신측으로 송신한다.

이때 비디오정보(아날로그 데이타)는 포지티브(positive)전압(0~5[V])으로 유지되고 마커정보는 네가티브(negative)전압(0~5.2[V])으로 유지되어 수신측으로 보내진다.

이렇게 하는 이유는 수신측의 슬라이서(slicer)(302)가 그 비디오정보와 마커정보를 쉽게 슬라이싱(slicing)할 수 있게 하기 위함이다.

이와같이 송신측으로부터 송신되어 온 아날로그 데이타와 마커정보는 그 수신측의 튜너/중간주파증폭부(300)에서 튜닝되어 증폭/자동이득제어부(301)로 보내지고, 그 증폭/자동이득제어부(301)에서 증폭기(301-1)가 자동이득제어기(301-2)의 이득에 따라 그 아날로그 데이타와 마커정보를 증폭하여 슬라이서(302)로 보낸다.

이때 증폭/자동이득제어부(301)를 종래와는 다르게 튜너/중간주파증폭부(300)의 다음단에 설치한 이유는 송신측에서 송신되어 온 아날로그신호 및 마커정보의 왜곡(distortion)을 막고 언제나 일정한 이득조절을 꾀하여 슬라이서(302)가 일정한 신호로 슬라이싱할 수 있도록 하기 위해서이다.

그러면, 슬라이서(32)에서 전원전압(5[V])과 저항(R1)(R2)에 의해 결정된 기준전압이 반전단자(-)에 인가된 제1비교기(OP1)와 전원전압(-5.2[V])과 저항(R3)(R4)에 의해 결정된 기준전압이 비반전단자(+)에 인가된 제2비교기(OP2)에 의해, 제4도에 나타낸 바와 같이, 아날로그 데이타는 +2.5[V]에서 슬라이싱되고, 마커정보는 -2.5[V]에서 슬라이싱된다.

이와같이 슬라이싱함으로써 아날로그 데이타와 마커정보는 디지탈화된다.

상기 슬라이싱된 마커정보는 동기신호검출/클럭발생부(307)에 입력되어 동기신호검출/클럭발생부(307)가 그 마커정보로부터 수평/수직 동기신호(Hsync)(Vsync)를 검출하고 클럭신호(clk)를 만들어 내어 피엘엘부(308)로 보낼 수 있게 된다.

따라서, 피엘엘부(308)는 75[MHz]의 주파수신호를 출력하고, 이 주파수신호는 소정의 이득을 갖는 증폭부(309)에 의해 증폭되어 디바이더(310)로 보내지며, 이 디바이더(310)가 상기 증폭부(309)가 증폭한 주파수신호를 2,7등으로 디바이딩(dividing)하여 클럭신호를 만들어 낸다.

이와같이 디바이더(310)에 의해 만들어진 클럭신호는 동기신호검출/클럭발생부(307)로 보내져 동기신호검출/클럭발생부(307)에서 클럭정보로 사용되고, 포스트코더/필터(Post-Coder/Filter)(303)와 디코더(304)와 익스팬드(EXPAND)(305)로 보내져 그곳에서 클럭신호로 사용된다.

참고적으로, 상기 슬라이서(302)가 슬라이싱하여 얻어진 디지탈 데이타는 상기 포스트코더/필터(303), 디코더(304) 및 익스팬드(305)에서 소정의 처리과정을 거쳐서 디스플레이부(306)에서 디스플레이된다.

지금까지 설명한 바와같이, 본 발명은 별도의 아날로그/디지탈 변환기를 사용하는 대신에 슬라이서를 이용하여 종래에 아날로그/디지탈 변환기를 사용함으로써 발생하였던 양자화에러를 줄일 수 있음과 아울러 전력손실을 경감할 수 있고, 수직동기신호를 기준정보로 사용할 때 롬 등을 필요로 하지 않으므로 제조원가가 경감되며, 신호를 아날로그화함으로써 많은 부분에서 공유가 가능하여 궁극적으로 브이엘에스아이(VLSI)의 구현이 간단해져 칩사이즈가 줄어듦과 아울러 전력소비를 개선할 수 있다는 효과를 갖는다.

Claims

클럭신호에 따라 압축된 비디오신호원의 비디오정보를 프리코더를 통해 입력받아 마커정보와 함께 변조하여 수신측으로 송신하는 변조수단과, 상기 변조수단이 송신한 비디오정보와 마커정보가 튜닝되어 입력되어 오면 이를 소정의 이득에 따라 증폭하는 증폭/자동이득제어수단과, 상기 증폭/자동이득제어수단이 증폭출력한 아날로그 데이타 및 마커정보를 슬라이싱하는 슬라이싱수단과, 상기 슬라이싱 수단이 슬라이싱하여 출력하는 마커정보로부터 수평/수직동기신호 및 클럭신호를 만들어 내는 동기신호검출/클럭발생수단과, 상기 동기신호검출/클럭발생수단이 만들어 낸 수평/수직동기신호 및 클럭신호를 피엘엘부와 증폭기를 통해 입력받아 디바이딩하여 클럭정보를 발생하는 디바이딩수단을 구비한 것을 특징으로 하는 고화질티브이의 클럭 리커버리회로.
제1항에 있어서, 슬라이싱수단은 증폭/자동이득제어수단의 아날로그 데이타를 +2.5[V]에서 슬라이싱하고, 마커정보를 -2.5[V]에서 슬라이싱하는 것을 특징으로 하는 고화질티브이의 클럭 리커버리회로.