KR100283710B1

KR100283710B1 - 전송 데이타 패킷 어셈블링 시스템내의 데이타 워드 인디케이터

Info

Publication number: KR100283710B1
Application number: KR1019960702953A
Authority: KR
Inventors: 마이클 번팅 리챠드; 아이작 해리스 데이빗; 앤쏘니 아캠포라 알폰스; 알랜 브룩스 챨스
Original assignee: 제이 엘. 차스킨; 제너럴 일렉트릭 컴퍼니; 버나드 스나이더; 아더엠. 킹
Priority date: 1993-11-30
Filing date: 1993-11-30
Publication date: 2001-03-02
Also published as: DE69331606D1; ES2171447T3; PT732028E; DE69331606T2; EP0732028A1; TW244413B; CN1111883A; US5796743A; MY112121A; EP0732028A4; JPH09507976A; AU5826794A; EP0732028B1; WO1995015651A1; JP3811183B2; CN1076937C; KR960706745A

Abstract

디지탈 텔레비젼 신호 처리 시스템에 있어서 특정 코드 워드, 패킷 정렬 플래그(PAF)는 픽쳐 그룹(GOP)의 존재를 알리기 위해 MPEG 코드 워드 비트 스트림내에 삽입된다. 상기 PAF 는 GOP 를 개시하는 “I” 프레임용 픽쳐 스타트 코드 워드를 바로 앞선다. PAF 가 나타날 때 구성중에 있는 데이타 패킷은 GOP 가 패킷 바운더리에서 시작되기 때문에 종료된다. 이러한 종료는 데이타 패킷을 완성하는데 필요한 소정 갯수의 코드 워드 보다 적은 단축된 패킷을 생성시킨다. 각 패킷의 최종 워드는 데이타 패킷과 각각의 헤더를 계속해서 조합시키게 하는 워드로서 표시된다. 소정 갯수의 워드를 갖는 완성된 데이타 패킷을 구성하기 위해 미완성된 데이타 패킷에 널(null)(제로 비트) 워드가 채워진다.

Description

[발명의 명칭]

전송 데이타 패킷 어셈블링 시스템내의 데이타 워드 인디케이터

[발명의 상세한 설명]

[발명의 분야]

본 발명은 디지탈 신호 처리 분야에 관한 것으로, 특히 고선명 텔레비젼 시스템에서 코드화된 MPEG 데이타를 전송하는데 사용될 수 있는 전송 패킷을 어셈블링하는 장치 및 방법에 관한 것이다.

[발명의 배경]

Acampora et al 의 미국 특허 제 5,168,356 호는 MPEG 가변 길이 코드화된 고선명 텔레비젼(HDTV) 신호를 처리하는 처리 시스템을 기술하고 있다. MPEG는 국제 표준화 기구에 의해 확립된 표준 코드 포맷이다. 상기 표준은 1991년 11월 23일 공표된 국제 표준화 기구의 ISO/IEC DIS 11172의 Coding for Moving Pictures and Associated Audio for Digtal Storage Media 서류에 기술되고 있는데, 이 서류는 일반 코드 포맷을 설명하기 위한 참조용으로 본 명에서에 합체된다. 상기 Acampora et al. 의 시스템에서, 코드워드들은 데이타 스트림내에서 고순위 및 저순위정보를 반영하도록 우선 순위가 매겨진다. 상기 코드워드 데이타스트림은 각각이 헤더(header) 및 팩 데이타 페이로드부(packed data payload sections)로 이루어진 전송 셀(transport cells) 내로 코드워드 데이타를 팩하고(pack), 고순위 및 저순위의 데이타스트림 출력을 제공하는 전송 프로세서(transport processor)로 전송된다.

상기 전송 프로세서의 주기능은 선행의 우선순위 프로세서(priority processor)에 의해 생성된 가변 길이 코드워드(variable length codeword) 데이타를 팩 데이타 워드(packed data words)내로 팩(pack)하는 것이다. 데이타 패킷이라 칭해지는 팩 워드의 축적은 전송 헤더를 서두로 하여 개시된다.

전송 패킷 포맷은 가령 전송 채널 방해에 기인한 신호 저하후, 전송 데이타의 손실 또는 파괴시 수신기가 재입력 지점을 결정할 수 있는 헤더 데이타를 상기 데이타스트림 내에 제공하므로써 수신기에서의 신호 복구와 재동기화를 향상시킨다. MPEG 디코더에서 데이타 동기는 패킷 바운더리에서 시작되는 픽쳐 그룹(GOP)에 의해 용이하게 행해진다. 알려진 바와 같이, GOP는 코드화된 비디오 비트스트림 시퀀스내로의 랜덤 액세스 보조용 하나 이상의 일련의 픽쳐 또는 프레임이다. 인트라코드화된 I 프레임 픽쳐 스타트 코드워드에 응답하고, MPEG 표준에 따른 시스템내에 패킷 바운더리에서의 픽쳐 스타트 코드워드를 위치시키므로써 재동기화가 용이하게 행해진다. 본 발명의 원리에 따른 장치는 전송 패킷의 개발을 촉진시킨다.

[발명의 개요]

본 발명의 원리에 따른 장치는 일련의 픽쳐 그룹을 포함하는 MPEG 코드워드로 이루어진 이미지 표시 코드워드 데이타스트림에 응답한다. 코드워드 프로세서는 워드로 데이타 고정길이 패킷을 형성하며, 상기 패킷은 예측할 수 없는 가변 개수의 가변 길이 워드를 포함할 수 있다. 최종 워드 인디케이터(Last Word Indicator)는 데이타 패킷과 관련 헤더의 연이은 조합을 용이하게 하도록 상기와 같은 패킷내의 최종 데이타 워드를 지정한다.

본 발명의 특징에 따르면, 단축된 데이타 패킷에는 규정된 갯수의 워드를 갖는 완전한 데이타 패킷을 구성하는데 필요한 널(null) 워드가 채워진다.

[도면의 간단한 설명]

도면에서,

제1도는 본 발명에 따른 데이타 워드 콘트롤러, 데이타 팩커(packer) 및 데이타/헤더 콤바이너(combiner) 장치를 포함하는 비디오 신호 인코더의 일부의 블럭도이다.

제2(a), 2(b), 및 2(c)도는 제1도의 워드 콘트롤러 및 데이타 팩커의 상세를 도시한다.

제3도는 제2(a)도에 도시된 워드 상태(status) 콘트롤러의 동작과 관련된 진리표이다.

제4도는 팩 데이타 어셈블러 네트워크의 상세를 도시한다.

제5도 내지 제16도는 최종 워드 생성의 일례를 도시한다.

제17도는 제1도에 도시된 데이타 및 헤더 콤바이너(combiner) 유닛의 상세를 도시한다.

제18도는 제17도에 도시된 상태 콘트롤러의 동작과 관련된 상태도이다.

제19도는 본 발명에 따른 장치를 포함하는 HDTV 인코딩 시스템의 블럭도이다.

제20(a) 및 20(b)도는 인코드된 비디오 신호의 일련의 이미지 필드/프레임의 도시도이다.

제21도는 제19도의 시스템의 인코딩/압축 장치에 의해 전개된 데이타블럭 생성 도시도이다.

제22도는 제19도의 시스템의 상기 인코딩/압축 장치에 의해 제공된 데이타 포맷의 일반 도시도이다.

[도면의 상세한 설명]

제1도는 전송 프로세서의 데이타 팩커(packer)(12) 및 팩 데이타 워드 콘트롤러(10)의 블럭도이다. 전술한 바와 같이, 전송 프로세서의 주기능은 가변길이 코드워드 데이타를 고정 길이(가령, 32비트) 데이타 워드로 팩하는 것이다. 30개의 축적된 데이타 워드는 그 서두가 궁극적으로 전송 헤더에 있는 데이타 패킷을 구성한다. 그러한 전송 프로세서는 다음에 제19도에 관해 논의될 바와 같이 MPEG 압축 비디오 신호를 처리하는 처리 시스템내에 이용될 수 있다. MPEG 포매팅과 프로세싱의 추가 특징은 제20, 제21, 및 제22도와 관련하여 설명된다.

콘트롤러(10)는 가변 길이 코드워드의 스트림으로 부터 어셈블된 32비트 데이타 워드의 완성과 960비트 길이의 데이타 패킷의 완성을 위해 패킷 할당 플래그(PAF)에 대한 길이 데이타 워드의 축적을 모니터한다. 상기 길이 데이타는 그 길이를 정의하는 가변 길이 코드워드에 일치하는 6비트의 병렬 워드이다. 길이 워드의 이진값은 전송될 MPEG 코드워드를 실제로 나타내는 상기 일치하는 가변 길이 코드워드의 비트수를 나타낸다. 각각의 가변 길이 코드워드는 MPEG 코드를 나타내는 가변 개수의 유효 비트( 1 내지 32)와 함께 32비트 와이드(wide) 버스상에 나타난다.

상기 PAF는 입력 프로세서(14)에 의해 생성되어, 픽쳐 그룹의 초두의 MPEG I 프레임 픽쳐 스타트 코드워드 바로 직전의 하나의 코드워드에 나타난다. 상기 PAF는 디지탈 비교기에 의해 상기 I 프레임 픽쳐 스타트 코드워드의 존재를 감지하므로써 생성될 수 있다. 유닛(14)은 또한 픽쳐 스타트 코드워드 및 PAF 를 처리하는 신호 지연 녜트워크를 구비하고, 그 결과 상기 I 프레임 픽쳐 스타트 코드워드 바로 직전의 코드워드 클럭 사이클에 상기 PAF 가 발생한다. 상기 지연 네트워크는 유닛(10 과 12)에 인가된 출력 신호가 적절히 시간 동기화됨을 보장한다.

워드 어드레스는 입력 가변 길이 코드워드가 적절히 연결되도록 팩킹(packing)용 가변 길이 코드워드를 수신하는 데이타 팩커(12)에 전달된다. 워드 제어 신호는 또한 숏트 워드(Short Word)를 설명하고, 패킷내의 최종 워드를 표시하며, 관련된 전송 헤더와 함께 일련의 30개의 팩 데이타 워드를 적절히 정렬시키기 위해 상기 팩커(12)에 제공된다.

콘트롤러(10)는 상기 길이 워드(Length Word)의 이진값을 누적하므로써 패킷 완성을 트랙한다. 패킷은 960비트가 누적될때 완성된다. 카운트의 시작점 또는 초기점은 콘트롤러(10)내의 내부 어큐뮬레이터를 리세트시키는 PAF의 출현에 의해 제공된다.

팩커(12)는 32비트의 병렬 데이타 버스를 통해 가변 길이 코드워드(Variable length code word : VLC)를 수신한다. 유효 비트는 콘트롤러(10)로 부터의 신호 제어하에 32비트 워드내로 팩된다. 연결은 최종적인 MPEG 비트 직렬 전송 순서를 제공하도록 배열된다. 유닛(12)으로 부터의 팩 데이타는 가변 워드율로 데이타의 입력 FIFO 데이타 버퍼(16) 및 헤더 콤바이너(header combiner) (15)에 제공된다. 콤바이너(15) 또한 내부의 FIFO 데이타 버퍼(16)에 유효 데이타를 기록가능하게 하는 팩커(12)로 부터 데이타 기록 인에이블 신호를 수신한다. 데이타 패킷은 PAF가 쇼트 패킷을 강요하지 않으면 30개의 상기 워드가 전송되었을때 완전히 형성된다. 팩커(12)에 의해 생성된 최종 워드 인디케이터(Last Word indicator)는 본 예에서 노말 패킷(normal packet)내의 13번째 워드를 표시하거나, PAF의 존재로 축소된 패킷내의 최종 워드(last word)를 표시한다.

팩 데이타 워드(packed data word)는 이용가능 할때마다 데이타/헤더 콤바이너(15)에 전송된다. 유사하게, 전송 헤더(transport header)는 헤더가 이용가능할때마다 헤더 발생기(18)에서 콤바이너(15)의 입력 FIFO 헤더 버퍼(17)에 전송된다. 헤더를 형성하도록 헤더 발생기(18)에 의해 사용된 정보는 입력 프로세서(14)및 워드 콘트롤러(10)로 부터 획득된다. 헤더 기록 인에이블 신호는 헤더가 이용가능하며 FIFO(17)에 헤더를 기록시킬 수 있음을 나타낸다. 콤바이너(15)는 각 팩 데이타 페이로드(payload)에 적절한 헤더의 서문을 달고, 최종 전송 패킷 또는 블럭을 제19도에 도시된 바와 같이 출력 속도 버퍼에 전송한다. 콤바이너(15)는 또한 팩 데이타 워드 또는 전송 헤더가 전송될 준비가 되었다는 것을 알리기 위해 출력 데이타 준비 신호를 제공한다. 헤더 인디케이터 신호는 헤더가 전송되는 클럭 사이클을 나타낸다. 이러한 신호는 전송 패킷 바운더리 마커(marker)로서 기능하여, 포워드 에러 정정(Forward Error Correction : FEC)과 같은 연이은 동작이 전송 셀에 적절히 적용될 수 있다.

각각의 헤더는 헤더가 관련되는 데이타 패킷내의 데이타에 관한 정보를 포함하고 있다. 헤더 정보는 수신기에서 데이타 어셈블과 동기화에 도움을 주며, 가령 서비스 타입(가령, 오디오, 비디오, 데이타), 프레임 타입, 프레임수 및 슬라이스 수와 같은 정보를 포함하고 있다. 이러한 타입의 헤더와 그 처리는 Acampora et aℓ. 의 미국 특허 제5,168,356호에서 MPEG 신호 코딩을 이용하는 HDTV 디지탈 신호 처리 시스템에서 기술되고 있다.

데이타 패킷은 30개 미만의 가령 본 실시예에서 1개 내지 29개의 팩 데이타 워드를 포함할 수 있다. 입력 프로세서(14)에 의해 제공된 PAF는 제20도 내지 제22도와 관련하여 설명되는 바와같이 GOP의 서두에서 인트라코드된 I 프레임의 픽쳐 스타트 코드워드 바로 직전에 나타난다. 인트라코드된 프레임용 픽쳐 스타트 코드워드는 항상 새로운 패킷을 스타트시키며, 직전의 선행하는 PAF는 데이타 패킷의 종료와 새로운 패킷의 시작을 알린다. 이러한 픽쳐 스타트 코드워드의 패킷 정렬은 수신기에서 데이타 스트림의 고속 포착용으로 유익하다. 고정 길이 워드의 형성시에 PAF가 생성되는 경우, 단축된 데이타 패킷이 형성된다. 구성중인 팩 워드 내의 잔여 비트들에는 데이타 팩커(12)내의 수 많은 “제로 비트”(1개 내지 31개)가 채워진다. 또한, 유사하게 데이타 패킷내의 잔여 워드들에는 콤바이너(15)내의 “제로 워드”(1개 내지 29개)가 채워져, 전송 패킷 사이즈가 유지된다. 상기 제로 워드를 채우는 필요성은 30개의 데이타 워드가 콤바이너(15)로 전송되기 전 최종 워드 인디케이터의 출현으로 표시된다.

데이타 패킷내의 최종 워드의 적절한 식별이 중요하다. 상기 최종 워드는 관련된 전송 헤더와 함께 구성된 패킷의 적절한 등록을 보증한다. 최종 워드는 또한 채널 변경후와 같이 텔레비젼 수상기/디코더에서 재동기화용으로 중대한 픽쳐 바운더리(인트라코드된 프레임)의 MPEG 그룹에서 상기 채워진 패킷을 설명한다. 최종 워드의 결정은 사소한 문제가 아니며, 패킷이 종료되는지 그리고 종료되었다면 다음 패킷내로 데이타 분할이 존재하는지 여부와 같이 특정 패킷 상태 인식에 의존한다. 상기 최종 워드가 현재의 클럭 간격내에 형성된 워드이거나 다음 클럭 간격내에 형성될 워드이다.

최종 워드 형성의 특정예는 다음과 같다. 패킷이 완성될때에 PAF가 존재하지 않는 경우, 최종 워드(본 예에서 31번째 워드)는 최종 워드이며 최종 워드 인디케이터에 의해 표시된다. 이러한 것은 “true” 최종 워드의 일예이다. PAF는 패킷이 다음 패킷으로 비트 분할없이 완성될때 발생될 수 있다. 즉, 워드는 패킷 바운더리 상에서 종료된다. 완성된 패킷의 최종 워드는 실제로의 최종 워드이므로 최종 워드로서 표시된다. 이것은 다른 “true” 최종 워드의 일예이다. PAF는 또한 패킷이 다음 패킷의 제1워드내로의 약간의 비트 분할로 완성될때 발생할 수 있다. 이러한 경우, 두개의 연속하는 최종 워드들이 형성되고 표시된다. 상기 완성된 패킷의 최종 워드는 최종(“true” 최종 워드)으로서 표시되고, 다음 패킷의 제1워드는 최종으로서 표시되는데, 이는 PAF가 상기 패킷 단축을 강요하기 때문이다. 후자의 경우, 30 워드가 전송되기 전에 나타나는 최종 워드는 패킷을 완성하기 위해 “제로 워드”를 채운다. 최종 워드의 다른 예는 다음과 같다. PAF는 미완성의 패킷이 구성중에 있을때 단번에 발생될 수 있다. 내부워드가 다음 워드내로의 약간의 비트 분할로 완성되면, 일부 워드는 최종 워드가 된다. 특히 곤란한 상황은 미완성 패킷이 구성중에 있으며 내부 워드가 다음 워드내로의 비트 분할없이 완성될때 발생된다. 상기 내부 워드는 연이은 데이타(즉, PAF의 출현)가 내부워드는 상기와 같이 적절히 표시되기에는 너무 늦은 최종 워드라고 나타내기전에 상기 데이타/헤더 콤바이너에 전송될 수 있다. 이러한 경우 “의사(pseudo)” 최종 워드로 불리는 제로 워드는 최종 워드로서 생성 및 표시된다. 상기 의사 최종 워드는 제로 비트가 일부 채워진 분할된(미완성) 최종 워드와 대조적으로 전부 제로비트로 형성된다. 상기 및 그외 예들은 제5도 내지 제16도와 관련하여 설명된다.

하기에서 기술될 개시된 시스템의 중요한 특징들은 데이타 패킷내에 상기 최종 워드를 생성 및 표시하는 것 외에도 GOP 의 시작을 알리는 제로 길이 PAF 의 생성과, 필요한 의사 최종 워드의 발생과, 최종 워드 발생 변화에 관련한 특정 신호 생성들이다.

제2(a)도는 제1도의 콘트롤러(10)의 상세를 도시하고 있다. 콘트롤러는 모듈 960 회로(22)와 함께 피드백 장치의 어큐뮬레이터(20)를 포함한다. 버퍼 레지스터(23)는 각각의 길이 입력 사이클의 종료시에 새로운 누적값을 유지하도록 피드백 루프내에 포함된다. 입력 PAF 및 길이 워드는 각각 입력 레지스터(24)를 통해 모듈 유닛(22) 및 어큐뮬레이터(20)로 전송된다. 길이 워드의 값은 유닛(20)에 의해 연속적으로 누적되며, 어큐뮬레이터(20)와 모듈 960 유닛(22)의 피드백 조합은 패킷의 길이를 960 비트로 설정한다.

레지스터(23)로부터 출력된 어큐뮬레이터는 패킷내의 비트 위치를 나타내며 패킷 상태 콘트롤러(25)에 전송된다.

패킷 상태 콘트롤러(25)는 또한 입력 버퍼 레지스터(24)로부터 PAF 를 수신하며, 워드 상태 콘트롤러(26)내에 기록 명령을 생성시키는데 필요한 출력 신호를 발생한다. 패킷 완성 출력 신호는 어큐뮬레이터 비트 카운트가 960 보다 크거나 같을때 워드 상태 콘트롤러(26)에 출력된다. 출력 잔여 신호(output Remnant signal)는 어큐뮬레이터 비트 카운트가 워드 바운더리상에 있지 않을때(즉, 비트 카운트가 32 의 정수배와 동일하지 않을 때) 콘트롤러(25)에 의해 생성된다. true 제로 출력 신호는 상기 어큐뮬레이터 비트 카운트가 제로일때 생성된다. 상기 신호는 단지 PAF 가 제공될때 최종 워드의 정확한 형성을 결정하는데 중요하다. 상기 신호들을 생성시키는 로직 희로는 하기에서 설명되는 제2(b)도에 도시된다.

어큐뮬레이터(20)는 제로길이 널(null) 코드워드, 즉 비동작(NO-OP) 코드워드의 존재를 나타내는 제로값 길이 워드가 수신될때 최종 비트 카운트값을 아이들하고(idle), 유지시킨다. 이러한 규칙에 대한 하나의 예외는 PAF 가 비트 카운트에 무관하게 항상 어큐뮬레이터값을 제로로 강제시킨다는 것이다.

다른 예외는 패킷이 정확히 패킷 바운더리상에서 완성될때(즉, 어큐뮬레이터 카운트가 960 일때)발생된다. 다음 클럭 사이클에서, 어큐뮬레이터 카운트는 모듈 960 유닛(22)을 통해 다음 길이 워드의 이진값으로 정정된다. 패킷은 어큐뮬레이터 카운트가 960 이상일때 완성된다.

제2(b)도에서, 축적된 길이를 나타내는 10 비트 어큐뮬레이터 출력은 I0 내지 I9 로 표시된다. 팩 코드워드의 축적 길이가 960 이상이라면 패킷은 완성된다. 이러한 조건은 어큐뮬레이터의 4 개의 MSB 비트, I6 내지 I9 가 AND 게이트(30)에 인가되는 바와 같은 논리 1 상태에 있을때 표시된다. True 제로는 모든 10 개의 어큐뮬레이터 비트가 OR 게이트(31)에 인가되는 바와 같은 논리 0 상태에 있을때 표시된다. “잔존하지 않음” 조건은 5 개의 LSB 어큐뮬레이터 비터, I0 내지 I4 가 OR 게이트(32)에 인가되는 바와 같은 논리 0 상태에 있을때 표시된다. 데이타 팩커 워드 어드레스는 6 개의 LSB 어큐뮬레이터 비트, I0 내지 I5 에 응답하여 형성된다. AND 게이트 어레이(34)는 패킷 정렬 플래그(PAF)가 조우될때 워드 어드레스에 논리 0 상태(워드 어드레스 리셋)를 만든다.

제2(c)도는 제1도의 데이타 팩커(12)의 상세를 도시한다. 가변 길이 코드워드는 데이타 시프터(data shifter)(35)에 제공된다. 상기 시프터는 Texas Instrument 타입 74 AS8838 과 같은 배럴(barrel) 시프터일 수 있다. 연결용 가변 길이 코드워드의 유효 비트를 적절히 위치시키기 위해, 길이 어큐뮬레이터 출력의 LSB 서브세트는 패킷 상태 콘트롤러(25)로부터 출력되어, 워드 어드레스로서 데이타 시프터에 제공된다. 32 비트워드가 가변 길이 코드워드이 연결로부터 형성될때, 팩 워드는 유지 레지스터(36)로 전송된다. 팩 데이타 워드의 이용가능성은 레지스터(36)에 의해 생성된 워드준비 신호에 의해 플래그되어, 상기 워드는 데이타 어셈블 네트워크(37)에 전송될 수 있다. 데이타 어셈블러(37)는 데이타 기록 인에이블 및 최종 워드 플래그와 함께 팩 데이타 워드를 제1도의 데이타/헤더 콤바이너(15)내에 내장된 FIFO 버퍼에 출력하도록 팩 워드 콘트롤러(10)(제1도)로부터의 제어신호(WEN1, WEN2, 및 WZER0)를 사용한다.

합성된 데이타 스트림내로의 다음 전송 헤더의 삽입은 패킷의 최종 워드 전송을 뒤따르게 되어, 현재 패킷의 최종 워드 다음에 상기 다음 패킷의 헤더가 삽입된다. 어큐뮬레이터 출력(제2(a)도)은 패킷내의 임의 코드워드의 위치를 나타내기 위해 헤더 콘트롤러에 의해 사용되어, 이 위치는 헤더내의 엔트리 포인트 필드에 기술될 수 있다. 데이타 워드를 fifo 버퍼에 기록가능케하는 플래그 및 최종 워드 인디케이터의 생성은 워드 상태 콘트롤러(26)및 데이타 어셈블 네트워크(37)와 관련된 로직 어레이 입력(PAF: Packet Alignment Flag), PC(패킷 완성), TZ(True 제로) 및 REM(잔여, 워드분할 인디케이터)에 응답하여 최종 워드를 생성시키는 작용 상태를 도시한다. 데이타 어셈블 네트워크(37)로부터의 출력 신호 형성은 버퍼 레지스터(28)를 통해 제공된 콘트롤러(26)로부터의 출력신호에 의해 용이해진다. 상기 신호들은 다음 클럭 사이클에 나타나는 최종 워드를 나타내는 기록 인에이블 신호(WEN1), 현재 클럭 사이클에 나타나는 최종 워드를 나타내는 기록 인에이블 신호(WEN2), 및 의사 최종 워드를 생성하는 제로 기록 신호(WZERO)를 포함한다. 상기 의사 최종 워드는 PAF 가 미완성 패킷의 내부 코드워드 바운더리에 존재하는 패킷 구성과 일치할때 발생된다.

[표 1]

주 1 : 현재 워드상의 최종 워드 플래그는 기록 인에이블 2 에 의해 시그널된다.

주 2 : 다음 클럭내의 워드상의 최종 워드 플래그는 기록 인에이블 1 에 의해 시그널된다.

주 3 : 의사 워드의 구성은 기록 제로에 의해 시그널되고 기록 인에이블 1 에 의해 플래그된다.

WEN1, WEN2 및 WZERO 를 생성시키는 진리표는 제5도 내지 제16도와 관련하여 더 설명되는 바와 같이 다양한 동작 조건의 예(표 1 의 케이스 1 내지 6)에 대해 제3도에 도시된다. 표 1 에 대한 알고리즘은 부록 A 에 제공된다. 콘트롤러(26)로부터의 출력신호는 출력 워드 제어 신호로서 제4도에 도시된 데이타 어셈블 네트워크에 제공되기 전에 출력 버퍼 레지스터(28)에 제공된다.

제4도의 데이타 어셈블 네트워크는 제1도의 데이타 팩커(12)의 출력 네트워크를 포함한다. 데이타 어셈블러는 도시된 바와 같이 배열된 AND 로직 게이트(42 및 44), OR 로직 게이트(46), 및 D 플립플롭(43 및 45)을 포함한다. 팩된 32 비트 와이드 데이타 워드는 AND 로직 게이트(42)를 통해 데이타 FIFO 에 전송되며, 선행 팩커 회로로부터의 워드 준비 신호는 AND 로직 게이트(44)를 통해 전송되어, 제1도의 데이타 FIFO(16)용 데이타 기록 인이에블 신호가 된다. 팩된 워드 상태 콘트롤러(제2(a)도)로부터의 데이타 기록 제어 신호(WEN1, WEN2, 및 WZERO)는 도시된 바와 같은 플립플롭(43 및 45)과 로직 게이트(46)에 인가된다. WEN2 는 현재 워드와 관련된 최종 워드 플래그를 나타내며, WEN1 는 다음 클럭 사이클의 워드와 관련된 최종 워드 플래그를 나타낸다. WZERO 콘트롤은 WEN1 에 의해 최종 워드로서 플래그되는 의사 최종 워드(표 1 의 케이스 1)의 구성을 나타낸다. 이 경우, 의사 최종 워드로서 칭해지는 모든 제로 워드(all-zero word)는 팩 데이타 워드 스트림내로 삽입되며, 데이타 FIFO(16)에 기록된다. 어셈블러 게이트(44)로의 워드 준비 입력 신호는 팩된 32 비트 워드의 이용가능성을 알리도록 유지 레지스터(36)(제2(c)도)에 의해 제공된다.

하기의 설명은 제5도 내지 제16도에 의해 설명되는 최종 워드 생성의 예들에 관한 것이다. 이러한 예들중의 몇몇은 선행 및 후행하는 PAF 와 일치하는 제로 길이 NO-OP 워드 효과를 나타낸다.

제5도 및 제6도는 표 1 의 케이스 5 의 변화를 도시한다. 제5도에서, 패킷은 다음 패킷내로의 분할(즉, 960 보다큰 어큐뮬레이터 비트값)로 완성된다. 제6도에서, 패킷은 정확히 패킷 바운더리(즉, 960 과 같은 어큐뮬레이터값)상에서 다음 패킷내로의 분할 또는 나머지 없이 완성된다. 모든 경우에, 최종 워드 플래그는 패킷 완성시에 발생된다. 이러한 발생은 PAF 가 존재하지 않기 때문에 True 제로 및 잔여 표시에 무관하다. 그러나, PAF 가 존재하는 경우 True 제로 및 잔여 표시가 고려되어야 한다.

제7도 및 제8도는 표 1 의 케이스 2를 설명하고 있다. 제7도에서, PAF 는 분할없이 패킷이 완성된 바로직후 발생되며, 다음에 32 비트 픽쳐 스타트 코드워드가 뒤따른다. 제8도는 세개의 개입하는 (INTERVENING) 제로 길이 비동작(NO-OP) 코드 워드가 픽쳐 스타트 코드워드를 선행한다는 것을 제외하고는 유사하다. 두 도면에서, PAF 는 패킷 완성 신호와 다음 패킷내로의 잔여분할이 없는 패킷 종료에 일치한다. 제7도는 32 비트 길이 픽쳐 스타트 코드워드가 바로뒤따르는 더욱 일반적인 케이스를 나타낸다. 제8도는 개입하는 NO-OP 워드가 허용되는 것을 나타낸다.

제9도는 PAF 가 패킷 완성 신호와 일치하지 않는 테이블 1 의 케이스 6a 와 관련된다. PAF 는 패킷이 완성된후 발생하며, 분할없이 NO-OP 워드 다음에 픽쳐 스타트 코드워드가 뒤따른다. 이러한 경우, 최종 워드 표시는 패킷 완성 신호와 관련되지만 PAF 와 관련된 최종 워드 표시는 없는데 그 이유는 본 케이스에서 제로의 어큐뮬레이터 아이들로 인해 True 제로 표시가 관련되기 때문이다.

제10도 및 제11도는 표 1의 케이스 1 을 설명한다. 제10도에서, PAF 는 패킷이 완성된 바로 직후에 발생되며, 분할에 의해 픽쳐 스타트 코드워드가 뒤따른다. 제11도는 개입하는 NO-OP 워드가 픽쳐 스타트 코드워드에 선행한다는 것을 제외하고는 제10도와 유사하다. 두개의 최종 워드 인디케이터는 패킷 완성 기간에서 발생되며, 다른 최종 워드 인디케이터는 분할로 인해 PAF 다음의 하나의 클럭 기간에서 발생된다.

제12, 13 및 14도는 표 1 의 케이스 3 을 나타낸다. 이러한 예에서, PAF 가 때로는 패킷 형성동안 발생되지만, 워드 바운더리상에서 발생되지 않으며(즉, 다음 워드로의 분할이 존재), 패킷 완성 표시와 일치하지 않는다. 최종 워드 신호는 분할로 인해 일부 스타트된 워드의 결과로, 다음의 클럭 기간에서 PAF 다음에 정상적으로 발생한다. 제12도에서, PAF 는 패킷이 완성된 후에 발생되며, 분할과 몇몇의 NO-OP 워드 다음에 픽쳐 스타트 코드워드가 뒤따른다. 제13도에서, PAF 는 워드가 완성될때 바로 발생되며, 분할과 함께 픽쳐 스타트 코드워드가 뒤따른다. 제14도에서 PAF 는 워드가 완성된 후와 몇몇 코드워드가 분할한 후에 발생한다.

제15도 및 제16도는 표 1 의 케이스 4 를 나타내는데, 이는 특정 타입의 최종 워드, 의사 최종워드를 생성시키는 필요성과 관련된다. 이 케이스는 분할없이, 즉 32의 다수배의 워드 바운더리로 워드가 완성된 바로 직후 또는 얼마의 시간후에 발생하는 PAF 와 연관된다. 본 케이스의 전제는 완성된 워드가 최종 워드였다는 인식에 앞서 발생되는 것이다. 모두 제로의 의사 최종 워드(all-zero pseudo last word)가 형성 및 발생된다. 이러한 것은 MPEG 가 스타트 코드워드 앞의 선행하는 임의 개수의 제로를 허용하며 픽쳐 스타트 코드워드가 PAF 의 발생에 의해 다음 픽쳐 스타트 코드워드로 됨을 보장하기 때문이다. 또한, 이 경우에, 패킷의 밸런스에 데이타/헤더 콤바이너에 의해 제로 비트 워드가 채워진다. 하나의 제로 워드가 발생되고 최종 워드로서 의사 표시되기 때문에, 상기 콤바이너는 이 경우 하나의 워드를 발생시킨다. 제15도에서, PAF 는 워드가 분할없이 완성될때 바로 발생하며 다음에 픽쳐 스타트 코드워드가 뒤따른다. 제16도에서 워드는 분할없이 완성되고 다음에 개입하는 NO-OP 워드가 뒤따른다. PAF 발생후 픽쳐 스타트 코드워드가 뒤따른다.

제17도는 데이타/헤더 콤바이너(15)(제1도)의 부가적인 상세를 도시하고 있다. 헤더 성분은 헤더들이 헤더 발생기(18)에 의해 발생될때마다 헤더 기록 인에이블 신호에 응답하여 헤더 FIFO(70)에 기록된다. 유사하게, 팩 데이타 워드는 팩 데이타 워드가 데이타 팩커(12)에 의해 발생될때 마다 데이타 기록 인에이블 신호에 응답하여 데이타 FIFO(72)에 기록된다. 데이타 팩킹(packing) 프로세스에서 발생된 최종 워드 인디케이터는 최종 워드가 30 번째 워드인지 아닌지의 여부론 나타내도록 패킷내의 최종 워드와 동반한다. 유닛(70 과 72)의 헤더 및 데이타 출력은 멀티플렉서(76)에 의해 공통 버스상에서 멀티플렉스되어 출력 레지스터(78)에 인가된다. 레지스터(78)는 제19도에 도시된 바와 같이 데이타 준비 신호, 패킷 데이타 및 헤더, 및 헤더 인디케이터를 레이트 버퍼(713 과 714)에 제공한다. 멀티플렉서(76)는 FIFO 상태 콘트롤러(74)로부터의 제로 발생 신호에 응답하여 코맨드상에 제로 워드를 발생시킬 수 있다.

FIFO 유닛(70 과 72), 멀티플렉서(76) 및 출력 레지스터(78)는 스테이트 머신인 콘트롤러(74)에 의해 제어된다. 파워온(power-on) 또는 유사한 재시동(restart)후, 콘트롤러(74)는 이용가능한 헤더를 대기한다. 상기 헤더는 데이타 준비 인디케이터 및 헤더 인디케이터와 더불어 멀티플렉서(76)의 공통 버스에 제공된다. 다음에 콘트롤러(74)는 최종 워드 인디케이터가 나타날때까지 이용가능한 데이타를 추출하는 데이타 FIFO 를 제공한다. 전송된 각각의 데이타는 출력 레지스터(78)에 전달되는 데이타 준비 인디케이터와 동반한다. 만약 최종 워드 인디케이터가 나타날때 30 개 데이타 워드가 제공되면, 콘트롤러(74)는 이용가능한 정보용 헤드 FIFO(70)를 재조사한다. 30 개 미만의 데이타 워드가 제공되면, 콘트롤러(74)는 패킷의 빌런스용 제로 워드를 생성시키기 위해 제로 생성 명령에 의해 멀티플렉서(76)를 명령한다. 상기 모든 제로 생성 워드는 데이타 준비 인디케이터와 동반한다. 헤더 또는 데이타가 전송되지 않을 경우, 콘트롤러(74)는 데이타 이용불가능 기간동안 어떠한 데이타 준비 인디케이터도 없이 제로 워드를 출력시키도록 멀티플렉서(76)를 명령한다. 전술한 바와 같이 콤바이너(15)의 스테이트 머신 구동 동작을 설명하는 플로우차트(상태도)가 제18도에 도시된다. 데이타 준비 인디케이터 및 헤더 인디케이터는 출력 레지스터(78)를 통해 제19도의 레이트 버퍼(713 및 714)에 전송된다. 이 인디케이터는 상기 레이트 버퍼에 버스상에 데이타 및 헤더 정보가 존재한다는 것을 알리며, 포워드 에러정정(FEC) 코딩과 레이트 버퍼에 대한 연이는 데이타 인터리빙을 용이하게 행하도록 헤더/데이타 등록을 유지시킨다. 이 시스템에서, 상기 FEC 및 인터리빙 프로세스는 제일먼저 헤더를 전송, 즉 헤더를 헤더에 의해 기술되는 데이타 패킷이전에 상기 레이트 버퍼에 전송시킬 필요가 있다. 헤더 FIFO(70) 및 데이타 FIFO(72)로 부터 각각 전송되는 비어있음 플래그 신호(Empty Flag Signals)는 헤더 또는 데이타 워드가 제공되지 않아 스테이트 머신 콘트롤러(74)가 아이들(유휴)되고 있음을 나타낸다. 이러한 조건은 상태 0 과 상태 1 의 “헤더없음”과 “워드없음”에 대해 제18도의 도면에 도시된다. 관련된 판독 인에이블 신호가 헤더 FIFO(70) 또는 데이타 FIFO(72)에 각각 전송될때 콘트롤러(74)로부터의 헤더/데이타 선택 신호는 유닛(70)으로부터의 헤더 출력 또는 유닛(72)으로부터 신호 버스로의 데이타 출력을 출력 레지스터(78)의 입력에 절환하도록 멀티플렉서(76)에 지령한다.

소정의 30 워드의 데이타 패킷을 생성하도록 미완성의 단축된 패킷에 제로 워드가 부가되는 출력 버퍼(78)는 선행하는 헤더 버퍼(70)와 데이타 버퍼(72) 보다 꽤 크다. 이 버퍼들은 중단없이 데이타의 수신 및 처리를 효과적으로 지속한다. 상기 중단없는 동작은 타이밍 및 동기 기능을 크게 간이화, 즉 클럭 스톱/스타트 동기의 단점을 제거시킨다.

기술된 바와 같이 필요한 널(null)워드를 부가하므써 효과적으로 행해진 완성된 소정 길이의 패킷을 사용하므로써 가변 길이 코드워드 시스템에서 발견되는 바와 같은 임의의 데이타 조건에서 탐색 및 동기를 용이하게 한다. 스타트 코드워드, 특히 I 프레임 스타트 코드워드는 MPEG 호환성 데이타 스트림내의 특정 재동기 포인트이다. 상기 스타트 코드워드는 패킷 바운더리에 나타나며, 그 개발은 연결된 데이타 패킷을 완성하고 패킷 바운더리를 정의하도록 제로 비트의 널 워드를 사용하므로써 개시된 시스템에서 효과적으로 행해진다. MPEG 표준은 스타트 코드워드 이전에 임의의 개수의 제로 워드를 허용하며, 수신기/디코더는 제로 비트의 널 워드를 무시한다. 이 예에서, 출력 버퍼(78)는 대용량이며 시간 탄력적이고, 따라서 널 워드 팩킹 동작을 수행하는 편리한 수단이다. 이러한 점에서, 패킷 바운더리에서 패킷 정렬 플래그의 출현과 픽쳐 스타트 코드워드의 출현사이의 널 워드 팩킹에 매우 작은 시간(가령, 한 클럭 사이클)을 이용할 수 있다고 주지된다.

제19도는 전송 프로세서 부분에서 본 발명에 따른 장치를 사용할 수 있는 HDTV 인코딩 시스템의 일예를 도시하고 있다. 제19도는 단일 비디오 입력 신호를 처리하는 시스템을 도시하지만, 휘도 및 색도 성분이 분리적으로 처리되며 압축된 색도 성분을 생성시키는데 휘도 모션 벡터가 사용되고 있음을 이해해야 한다. 상기 압축된 휘도 및 색도 성분은 코드워드 우선순위 분석전에 매크로블럭을 형성하도록 인터리빙된다. 제19도의 시스템에 관련한 추가 정보는 Acampora et al 에 의한 미국 특허 제5,168,356 에 개시되어 있다.

제20(a)도에 도시된 이미지 필드/프레임 시퀀스는 제20(b)도에 따라 필드/프레임을 재정돈하는 회로(705)에 인가된다. 재정돈된 상기 시퀀스는 MPEG 포맷에 따라 코드화된 압축된 프레임 시퀀스를 발생시키는 압축기(710)에 인가된다. 이 포맷은 계측정이며, 제22도에서 단축된 형태로 도시된다. MPEG 계층적 포맷은 각각이 헤더 정보를 갖는 다수의 층(layer)을 포함한다. 명목상으로, 각각의 헤더는 스타트 코드, 각각의 층과 관련한 데이타, 및 헤더 확장을 부가하는 조항을 포함한다.

상기 시스템에 의해 생성된 MPEG 신호를 참조할때, 의미있는 것은 (a) 비디오 신호의 연속적인 픽쳐 필드/프레임은 I, P, B 코딩 시퀀스에 따라 인코딩되고 그리고 (b) 픽쳐 레벨에서 코딩된 데이타가 필드/프레임당 슬라이스 갯수와 슬라이스 당 매크로블럭 갯수가 상이한 MPEG 슬라이스 또는 블럭 그룹으로 인코딩 된다는 것이다.

I 코드 프레임은 이미지를 재생하는데 단지 I 프레임 압축 데이타만이 필요하도록 압축된 인트라프레임(intraframe)프레임이다. P 코드 프레임은 P 프레임 코드 데이타가 현재 프레임 및 현재 프레임 이전에 발생하는 I 또는 P 프레임으로부터 생성되는 포워드 모션 보상된 예측 방법(forward motion compensated predictive method)에 따라 코딩된다. B 코드 프레임 데이타는 현재 프레임으로 부터 및 현재 프레임의 전후에 발생하는 I 및 P 프레임으로 부터 생성된다.

본 시스템의 코드화된 출력 신호는 박스열(L2) (제22도)로 도시된 필드/프레임 그룹 또는 픽쳐 그룹(GOP)으로 분할된다. 각각의 GOP(L2)는 픽쳐 데이타의 분할이 뒤따르는 헤더를 포함한다. GOP 헤더는 수평 및 수직 픽쳐 사이즈와, 종횡비와, 필드/프레임 레이트와, 비트 레이트 등과 관련된 데이타를 포함한다.

각각의 필드/프레임에 대응하는 픽쳐 데이타(L3)는 슬라이스 데이타(L4)가 뒤따르는 픽쳐 헤더를 포함한다. 픽쳐 헤더는 필드/프레임 수와 픽쳐 코드 타입을 포함한다. 각각의 슬라이스(L4)는 다수의 데이타 블럭(MBi)이 뒤따르는 슬라이스 헤더를 포함한다. 슬라이스 헤더는 그룹 수와 양자화 파라미터를 포함한다.

각각의 블럭(MBi)(L5)은 매크로 블럭을 나타내며 모션 벡터 및 코드화된 계수가 뒤따르는 헤더를 포함한다. 상기 MBi 헤더는 매크로 블럭 어드레스, 매크로 블럭 타입 및 양자화 파라미터를 포함한다. 상기 코드화된 계수는 층(L6)에 도시된다. 각각의 매크로 블럭은 4 개의 휘도 블럭과 U 색도 블럭과 하나의 V 색도 블럭을 포함하는 6 개의 블럭을 포함한다. 블럭은 이산 코사인 변환(DCT)이 행해지는 가령 8×8 의 픽셀 매트릭스를 나타낸다. 4 개의 휘도 블럭은 16×16 픽셀 매트릭스를 나타내는 연속한 휘도 블럭의 2×2 매트릭스이다. 색도(U 및 V) 블럭은 4 개의 휘도 블럭으로서 동일한 전체 영역을 나타낸다. 즉, 압축전에, 색도 신호는 휘도에 대해 두 수평 및 수직 관련의 팩터에 의해 서브 샘플(subsample)된다. 데이타 슬라이스는 연속한 매크로 블럭 그룹에 의해 표시되는 영역에 대응하는 이미지의 사각부를 나타내는 데이타에 대응한다. 프레임은 60 개의 수직 슬라이스와 6 개의 수평 슬라이스의 360 개 슬라이스의 래스터 스캔을 포함한다.

블럭 계수는 DCT 에 의해 한번에 한 블럭으로 제공된다. DC 계수가 먼저 발생하고 다음에 관련 중요도의 순서로 각각의 DCT AC 계수가 뒤따른다. 블럭 코드의 종료(EOB)는 각 연속적으로 발생하는 데이타 블럭의 종료에 부가된다.

제19도에서, 압축기(710)로부터의 데이타는 데이타를 고순위(HP) 및 표준 순위(SP) 성분으로 분할하는 전송 프로세서(712)에 제공하기 전에 우선 순위기(prioritizer)(711)에 의해 처리된다. 상기 성분들은 레이트 버퍼(713 과 714)를 통해 결합되어 각각 에러 코딩 유닛(715 및 716)으로 보내진다. 상기 레이트 버퍼는 FEC 에러 코딩 네트워크에 의한 연속 추출을 위해 팩 데이타 및 헤더를 일시적으로 기억한다. 레이트 콘트롤러(718)는 버퍼(713, 714)와 연계하여, 압축기(710)에 의해 제공된 평균 데이타 레이트를 조정한다. 이후, 신호는 HP 및 SP 데이타 쿼드리쳐 진폭이 표준 6MHz NISC 텔레비젼 채널내에서 각각의 캐리어(carrier)를 변조시키는 전송 모뎀(717)에 접속된다.

Claims

이미지 표시 코드워드 데이타스트림 처리 장치로서, 일련의 픽쳐 그룹을 포함하는 코드 워드 데이타스트림을 제공하는 수단(14)과, 가변 길이 데이타스트림 코드워드를 고정 길이 데이타 패킷으로 형성하는 제1처리 수단(12)으로서, 상기 데이타 패킷은 예측 불가능한 가변 개수의 코드 워드를 포함하는 상기 제1처리 수단(12)과, 데이타 패킷 내의 최종 데이타 워드를 나타내는 최종 워드 인디케이터를 제공하는 수단(12, 37(제2(c)도); 46(제4도)) 및, 상기 데이타 패킷 및 상기 최종 워드 인디케이터에 응답하여 출력 팩 데이타 전송 패킷을 생성시키는 제2처리 수단(15)을 포함하는 이미지 표시 코드 워드 데이타스트림 처리 장치.
제1항에 있어서, 상기 최종 워드 인디케이터는 패킷 바운더리와 연관되는 이미지 표시 코드워드 데이타스트림 처리 장치.
제1항에 있어서, 상기 팩 데이타 전송 패킷이 소정 개수의 워드를 나타내도록 상기 최종 워드 인디케이터에 응답하여 필요에 따라 비동작 널(null) 워드를 쇼트 데이타 패킷에 채우는 수단(15, 76(제17도))을 더 포함하는 이미지 표시 코드워드 데이타스트림 처리 장치.
제1항에 있어서, 픽쳐 스타트 코드워드가 상기 각각의 픽쳐 그룹과 연관되며, 상기 최종 워드 인디케이터는 상기 픽쳐 스타트 코드워드에 선행하는 데이타 패킷과 연관되는 이미지 표시 코드워드 데이타스트림 처리 장치.
제4항에 있어서, 상기 데이타스트림은 상기 픽쳐 스타트 코드워드를 포함한 MPEG 코드워드를 포함하는 이미지 표시 코드워드 데이타스트림 처리 장치.
제1항에 있어서, 상기 제2처리 수단(15)은 각각의 상기 전송 패킷을 구성하도록 데이타 패킷과 헤더를 조합하는 수단(78(제17도))을 포함하는 이미지 표시 코드워드 데이타스트림 처리 장치.
픽쳐 그룹과 이 픽쳐 그룹의 각각과 연관된 픽쳐 스타트 코드워드를 포함한 이미지 표시 MPEG 호환 코드워드 데이타스트림 처리 장치에 있어서, 상기 데이타스트림에 응답하여 가변 길이 데이타스트림 코드워드를 고정길이 데이타 패킷으로 형성하는 제1처리 수단으로서, 상기 데이타 패킷은 예측 불가능한 가변 개수 코드워드를 포함하는 상기 제1처리 수단과, 픽쳐 스타트 코드워드보다 선행하는 데이타 패킷 내의 최종 데이타 워드와 연관된 최종 워드 인디케이터를 제공하는 수단 및, 상기 데이타 패킷과 상기 최종 워드 인디케이터에 응답하여 출력 팩 데이타 전송 패킷을 생성하는 제2처리 수단을 포함하는 처리 장치.
제7항에 있어서, 상기 출력 패킷을 처리하는 포워드 에러 정정(FEC) 네트워크를 더 포함하는 처리 장치.