KR100282846B1 - Mtr 조건을 만족하는 인코더 및 디코더 - Google Patents
Mtr 조건을 만족하는 인코더 및 디코더 Download PDFInfo
- Publication number
- KR100282846B1 KR100282846B1 KR1019970029884A KR19970029884A KR100282846B1 KR 100282846 B1 KR100282846 B1 KR 100282846B1 KR 1019970029884 A KR1019970029884 A KR 1019970029884A KR 19970029884 A KR19970029884 A KR 19970029884A KR 100282846 B1 KR100282846 B1 KR 100282846B1
- Authority
- KR
- South Korea
- Prior art keywords
- encoder
- decoder
- mtr
- bit
- data
- Prior art date
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
본 발명은 인코더(ENCODER) 및 디코더(DECODER)에 관한 것으로, 특히 자기기록매체에 디지탈 데이타를 저장하거나, 저장된 데이타를 독출할 경우, MTR(MAXIMUM TRANSITION RUN) 조건을 만족시키도록 하므로 인해, 비트 트랜지션(BIT TRANSITION)이 연속하여 3회이상 발생하지 않도록 하기 위한 것이다.
이러한 본 발명은, 데이타를 저장할 경우에는 상기 인코더를 통해 저장하고, 저장된 데이타를 독출할 경우에는 상기 디코더를 통해 독출하므로써, MTR 조건을 만족시킬 수 있는 것으로, 이로인해, 연속되는 3회 이상의 비트 트랜지션으로 인한 에러를 방지할 수 있게 되는 것이다.
Description
본 발명은 인코더(ENCODER) 및 디코더(DECODER)에 관한 것으로, 특히 자기기록매체에 디지탈 데이타를 저장하거나, 저장된 데이타를 독출할 경우, MTR(MAXIMUM TRANSITION RUN) 조건을 만족시키도록 하므로 인해, 비트 트랜지션(BIT TRANSITION)이 연속하여 3회이상 발생하지 않도록 하기 위한 것이다.
주지하다시피, 디지탈 데이타를 저장하는 고밀도의 자기기록매체에서, 저장된 데이타를 읽을 때 발생하는 에러 중의 하나는, 상기 자기기록매체에 저장되는 비트들의 구조에 기인한다.
즉, 비트가 "0"에서 "1", 또는 "1"에서 "0"으로 천이하는 비트 트랜지션이 3회 이상 연속될 경우에는 데이타 독출시 에러가 발생할 확률이 매우 높은 것으로 이것은, 많은 연구 결과 밝혀진 사실이다.
또한, MTR조건이란, 비트 트랜지션이 연속하여 3회이상 발생되지 않도록 하는 조건을 말하는 것으로, 예를 들어 "101010", 또는 "010101"과 같은 비트열이 생성되지 않도록 하는 조건을 말한다.
그러나, 종래의 데이타 저장방식에 있어서는, 각각의 프로그램 언어, 또는 사용자 프로그램에 의해 지정된 비트열로 데이타를 저장/독출하므로 인해, 상기 MTR 조건을 만족하지 못하는 경우가 발생해 에러가 발생한다는 문제점이 있었다.
본 발명의 목적은, 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 특히 데이타를 저장하거나 독출할 경우, 상기 MTR 조건을 만족하도록 하므로써 비트의 나열구조로 인한 에러를 제거할 수 있는 "MTR 조건을 만족하는 인코더 및 디코더"를 제공하는 데 있다.
상기와 같은 목적을 달성하게 위하여 본 발명 "MTR 조건을 만족하는 인코더"는,
첫째, 인코더의 입력을 M0, M1, M2, M3, M4, M5, M6, M7이라 하고,
둘째, 상기 인코더의 출력을 C0, C1, C2, C3, C4, C5, C6, C7, C8, C9이라 하고,
셋째, A1, A2, A3, A4, A5 각각을,
A1 = M4 M5 + M4 M6,
넷째, B1, B2, B3, B4, B5 각각을,
B1 = M4 M5 + M4 M6 + M4 M7,
다섯째, X1, X2, X3 각각을,
X1 = M6 M7,
여섯째, Y1, Y2, Y3, Y4 각각을,
Y1 = M5 M6 + M5 M7,
첫째,
M0 = M1 = 0이고, M2 = M3 =0이면,
C0 = C1 = 0, C2 = M0, C3 =1,
C4 = A1, C5 = A2, C6 = A3, C7 = M1, C8 = A4, C9 = A5 이고,
M0 = M1 = 0이고, M2 = M3 =0이며, M4 = M5 = M6 = M7 =1이면,
C0 = C4 = C6 = 0, C1 = C3 = C5 = C8 = C9 = 1,
C2 = M0, C7 = M1이고,
M0 = M1 = 0이고, M2 = 0, M3 = 1이면,
C0 = 0, C1 = 1, C2 = M0, C3 = 1,
C4 = A1, C5 = A2, C6 = A3, C7 = M1, C8 = A4, C9 = A5이고,
M0 = M1 = 0이고, M2 = 0, M3 = 1이며, M4 = M5 = M6 = M7 = 1이면,
C0 = C4 = C6 = C9 = 1, C1 = C3 = C5 = C8 =0,
C2 = M0, C7 = M1 이고,
MO = M1 = 0 이고, M2 = 1, M3 = 0 이면,
CO = C3 =1, C1 = 0, C2 =MO,
C4 = A1, C5 = A2, C6 = A3, C7 = M1, C8 = A4, C9 = A5 이고,
M0 = M1 = 0이고, M2 = 1, M3 = 0이며, M4 = M5 = M6 = M7 = 1이면,
C0 = C4 = C6 = C8 = 1, C1 = C3 = C5 = C9 =0,
C2 = M0, C7 = M1 이고,
M0 = M1 = 0이고, M2 = M3 = 1이면,
C0 = 0, C1 = 1, C2 = M0, C3 = 0,
C4 = B1, C5 = B2, C6 = B3, C7 = B1, C8 = B4, C9 = B5이고,
둘째,
M0 = 0, M1 = 1이고, M2 = M3 = 0이며, M4 = 1이면,
C0 = C5 = 0, C1 = M5, C2 = M0, C3 = C4 = 1,
C6 = X1, C8 = X2, C9 = X3이고,
M0 = 0, M1 = 1이고, M2 = M3 =0이며, M4 = 0이면,
C0 = C4 = 0, C1 = C3 = 1, C2 = M0,
C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,
M0 = 0, M1 = 1이고, M2 = 0, M3 = 1이면,
C0 = C3 = 0, C1 = 1, C2 = M0, C4 = M4,
C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,
M0 = 0, M1 = 1이고, M2 = 1, M3 = 0이면,
C0 = 1, C1 = C3 = 0, C2 = M0, C4 = M4,
C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,
M0 = 0, M1 = 1이고, M2 = M3 = 1이면,
C0 = M4, C1 = C4 = 0, C2 = M0, C3 = 1,
C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,
셋째,
M0 = 1, M1 = 0이고, M2 = M3 = 0이며, M4 = 0이면,
C0 = C1 = C3 = C6 = 0,
C2 = M0, C4 = M5, C5 = M6, C7 = M1, C8 = C9 = M7이고,
M0 = 1, M1 = 0이고, M2 = M3 = 0이며, M4 = 1이면,
C0 = C1 = C3 = 0, C2 = M0, C6 = 1,
C4 = Y1, C5 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,
M0 = 1, M1 = 0이고, M2 =0, M3 = 1이며, M4 = 0이면,
C0 = C3 = C6 = 0, C1 = 1, C2 = M0,
C4 = M5, C5 = M6, C7 = M1, C8 = C9 = M7이고,
M0 = 1, M1 = 0이고, M2 = 0, M3 = 1이며, M4 = 1이면,
C0 = C3 = 0, C1 = C6 = 1, C2 = M0,
C4 = Y1, C5 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,
M0 = 1, M1 = 0이고, M2 = 1, M3 = 0이며, M4 = 0이면,
C0 = 1, C1 = C3 = C6 = 0,
C2 = M0, C4 = M5, C5 = M6, C7 = M1, C8 = C9 = M7이고,
M0 = 1, M1 = 0 이고, M2 =1, M3 = 0이며, M4 = 1이면,
C0 = C6 = 1, C1 = C3 = 0, C2 = M0,
C4 = Y1, C5 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,
M0 = 1, M1 = 0이고, M2 = 1, M3 = 1이며, M4 = 0이면,
C0 = M5, C1 = C4 = C6 = 0, C2 = M0, C3 = 1,
C5 = C6, C7 = M1, C8 = C9 = M7이고,
M0 = 1, M1 = 0이고, M2 = 1, M3 = 1이며, M4 = 1이면,
C0 = Y1, C1 = C4 = , C2 = M0, C3 = C6 = 1,
C5 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,
넷째,
M0 = M1 = 1이고, M2 = M3 = 0이면,
C0 = C1 = C3 = 0, C2 = M0, C4 = M4,
C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,
M0 = M1 = 1이고, M2 = 0, M3 = 1이면,
C0 = C3 = 0, C1 = 1, C2 = M0, C4 = M4,
C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,
M0 = M1 = 1이고, M2 = 1, M3 = 0이면,
C0 = 1, C1 = C3 = 0, C2 = M0, C4 = M4,
C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,
M0 = M1 = 1이고, M2 = M3 = 1이면,
C0 = M4, C1 = C4 = 0, C2 = M0, C3 = 1,
C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4
의 논리를 만족하도록 구성됨을 그 기술적 구성상의 특징으로 한다.
한편, 본 발명 "MTR 조건을 만족하는 디코더"는,
첫째, 디코더의 입력을 C0, C1, C2, C3, C4, C5, C6, C7, C8, C9이라 하고,
둘째, 상기 디코더의 출력을 M0, M1, M2, M3, M4, M5, M6, M7이라 하고,
셋째, D1, D2, D3, D4 각각을,
넷째, H1, H2, H3, H4 각각을,
이라 하고,
다섯째, U1, U2, U3 각각을,
U1 = C5 + C8,
U2 = C6 + C5 C8 + C5 C9,
여섯째, S1, S2, S3 각각을,
S1 = C4 + C8,
S2 = C5 + C4 C8 + C4 C9,
일곱째, R1, R2, R3 각각을,
R1 = C0 + C8,
R2 = C5 + C0 C8 + C0 C9,
여덟째, V1, V2 각각을,
V1 = C6 + C8,
V2 = C6 + C9이라 할때,
첫째,
C2 = C7 = 0이고, C0 = 1, C1 = C3 = 0이며, C4 = C6 = 1, C5 = 0이면,
M0 = C2, M1 = C7, M2 = C8, M3 = C9,
M4 = M5 = M6 = M7 =1 이고,
C2 = C7 = 0이고, C0 = C1 = 0, C3 = 1이면,
M0 = C2, M1 = C7, M2 = M3 = 0,
M4 = D1, M5 = D2, M6 = D3, M7 = D4이고,
C2 = C7 = 0이고, C0 = 0, C1 = C3 = 1이면,
M0 = C2, M1 = C7, M2 = 0, M3 = 1,
M4 = D1, M5 = D2, M6 = D3, M7 = D4이고,
C2 = C7 = 0이고, C0 = C3 = 1, C1 = 0이면,
M0 = C2, M1 = C7, M2 = 1, M3 = 0,
M4 = D1, M5 = D2, M6 = D3, M7 = D4이고,
C2 = C7 = 0이고, C0 = C3 = 0, C1 = 1이면,
M0 = C2, M1 = C7, M2 = M3 = 1,
M4 = H1, M5 = H2, M6 = H3, M7 = H4이고,
둘째,
C2 = 0, C7 = 1이고, C0 = 0, C1 = C3 = 1이며, C4 = 0이면,
M0 = C2, M1 = C7, M2 = M3 = 0,
M4 = C4, M5 = U1, M6 = U2, M7 = U3이고,
C2 = 0, C7 = 1이고, C0 = 0, C3 = 1이며, C4 = 1이면,
M0 = C2, M1 = C7, M2 = M3 = 0,
M4 = C4, M6 = V1, M7 = V2이고,
C2 = 0, C7 = 1이고, C0 = C3 = 0, C1 = 1이면,
M0 = C2, M1 = C7, M2 = 0, M3 = 1,
M4 = C4, M5 = U1, M6 = U2, M7 = U3이고,
C2 = 0, C7 = 1이고, C0 = 1, C1 = C3 = 0이면,
M0 = C2, M1 = C7, M2 = 1, M3 = 0,
M4 = C4, M5 = U1, M6 = U2, M7 = U3이고,
C2 = 0, C7 = 1이고, C1 = 0, C3 =1이며, C4 = 0이면,
M0 = C2, M1 = C7, M2 = M3 = 1,
M4 = C0, M5 = U1, M6 = U2, M7 = U3이고,
셋째,
C2 = 1, C7 = 0이고, C0 = C1 = C3 = 0이며, C6 = 0이면,
M0 = C2, M1 = C7, M2 = M3 = 0,
M4 = C6, M5 = C4, M6 = C5, M7 = C8이고,
C2 = 1, C7 = 0이고, C0 = C1 = C3 = 0이며, C6 = 1이면,
M0 = C2, M1 = C7, M2 = M3 = 0,
M4 = C6, M5 = S1, M6 = S2, M7 = S3이고,
C2 = 1, C7 = 0이고, C0 = C3 = 0, C1 = 1이며, C6 = 0이면,
M0 = C2, M1 = C7, M2 = 0, M3 = 1,
M4 = C6, M5 = C4, M6 = C5, M7 = C8이고,
C2 = 1, C7 = 0이고, C0 = C3 = 0, C1 = 1이며, C6 = 1이면,
M0 = C2, M1 = C7, M2 = 0, M3 = 1,
M4 = C6, M5 = S1, M6 = S2, M7 = S3이고,
C2 = 1, C7 = 0이고, C0 = 0, C1 = C3 = 1이며, C6 = 0이면,
M0 = C2, M1 = C7, M2 = 1, M3 = 0,
M4 = C6, M5 = C4, M6 = C5, C7 = C8이고,
C2 = 1, C7 = 0이고, C0 = 1, C1 = C3 = 0이며, C6 = 1이면,
M0 = C2, M1 = C7, M2 = 1, M3 = 0,
M4 = C6, M5 = S1, M6 = S2, M7 = S3이고,
C2 = 1, C7 = 0이고, C1 = 0, C3 = 1이며, C4 = 0, C6 = 0이면,
M0 = C2, M1 = C7, M2 = M3 = 1,
M4 = C6, M5 = C0, M6 = C5, M7 = C8이고,
C2 = 1, C7 = 0이고, C1 = 0, C3 = 1이며, C4 = 0, C6 = 1이면,
M0 = C2, M1 = C7, M2 = M3 = 1,
M4 = C6, M5 = R1, M6 = R2, M7 = R3이고,
넷째,
C2 = C7 = 1이고, C0 = C1 = C3 = 0이면,
M0 = C2, M1 = C7, M2 = M3 = 0,
M4 = C4, M5 = U1, M6 = U2, M7 = U3이고,
C2 = C7 = 1이고, C0 = C3 = 0, C1 = 1이면,
M0 = C2, M1 = C7, M2 = 0, M3 = 1,
M4 = C4, M5 = U1, M6 = U2, M7 = U3이고,
C2 = C7 = 1이고, C0 = 1, C1 = C3 = 0이면,
M0 = C2, M1 = C7, M2 = 1, M3 = 0,
M4 = C4, M5 = U1, M6 = U2, M7 = U3이고,
C2 = C7 = 1이고, C1 = 0, C3 = 1이며, C4 = 0이면,
M0 = C2, M1 = C7, M2 = M3 = 1,
M4 = C0, M5 = U1, M6 = U2, M7 = U3
의 논리를 만족하도록 구성됨을 그 기술적 구성상의 특징으로 한다.
이러한 본 발명 "MTR 조건을 만족하는 인코더 및 디코더"는, 데이타를 저장할 경우에는 상기 인코더를 통해 저장하고, 저장된 데이타를 독출할 경우에는 상기 디코더를 통해 독출하므로써, MTR 조건을 만족시킬 수 있는 것으로, 이로인해, 연속되는 3회 이상의 비트 트랜지션으로 인한 에러를 방지할 수 있게 되는 것이다.
제1도는 본 발명 "MTR 조건을 만족하는 인코더 및 디코더"에서 사용된 MTR 조건을 만족하는 10비트의 코드워드를 나타낸 도면.
제2도, 제4도, 제6도, 제8도는 본 발명 "MTR 조건을 만족하는 인코더"의 인코딩 방법 중, 반복되는 특정 비트들의 인코딩 방법을 나타낸 도면.
제3도, 제5도, 제7도, 제9도는 상기 제2도, 제4도, 제6도, 제8도의 인코딩 방법에 따른 논리 회로 구성예를 나타낸 도면.
제10도는 본 발명 "MTR 조건을 만족하는 인코더"의 인코딩 방법을 나타낸 도면.
제11도 내지 제16도는 본 발명 "MTR 조건을 만족하는 디코더"의 디코딩 방법 중, 반복되는 특정 비트들의 디코딩 방법에 따른 논리회로 구성예를 나타낸 도면.
제17도는 본 발명 "MTR 조건을 만족하는 디코더"의 디코딩 방법을 나타낸 도면.
이하, 본 발명 "MTR 조건을 만족하는 인코더 및 디코더"의 기술적 사상에 따른 일 실시예를 들어 그 구성 및 동작을 첨부된 도면에 의거 상세히 설명하면 다음과 같다.
주지하다시피, 256개의 코드워드(CODE WORD)를 갖는 8비트의 입력을 처리할 수 있으며, MTR 조건을 만족하는 코드워드의 최소 출력 비트는 10비트이다.
따라서, 본 실시예에서는 8비트의 입력, 10비트의 출력을 갖는 인코더와, 10비트의 입력, 4비트의 출력을 갖는 디코더를 그 실시예로 하여 설명한다.
[실시예 1]
실시예 1은 본 발명 "MTR 조건을 만족하는 인코더"의 기술적 사상에 따른 실시예를 나타낸 것이다.
도 1은 8비트(M0~M7)의 코드워드를 MTR 조건을 만족하는 10비트(C0~C9)로 변환하기에 앞서, 10비트로 이루어진 코드워드 중에서 MTR 조건을 만족하는 256개의 코드워드를 나열한 것이다.
즉, MTR 조건을 만족하는 282개의 10비트의 코드워드 중 인코딩과 디코딩이 간단한 256개의 코드워드를 선별하여 나열한 것이다.
또한, 도 10은 8비트의 코드워드를 10비트의 MTR 조건을 만족하는 코드워드로 변환시키는 방법을 나타낸 것으로, 도면에서 도시되는 바와 같이, 좌측에 도시된 8비트(M0~M7)의 코드워드는, 우측에 도시된 MTR 조건을 만족하는 10비트(C0~C9)로 변환된다.
이때, 상기 도 10에서 사용된 A1~A5, B1~B5, X1~X3, Y1~Y4는 반복되는 특정 비트들을, 도 2 내지 도 9에서 도시되는 바와 같이, 하나의 단위로 나타낸 것이다.
즉, 도 2는 입력되는 8비트(M0~M7)의 코드워드 중 M4~M7까지의 입력에 대한 출력을 나타낸 것으로 그 변환방법은 아래의 식[1] 내지 식[5]와 같다.
이는 도 2의 변환방법을 카르노 맵(KARNAUGH MAP)을 사용하여 정리한 것이다.
또한, 도 3a 내지 도 3e는 상기 식[1] 내지 식[5]를 AND 게이트와 OR 게이트를 사용하여 구성한 일례를 나타낸 것이다.
마찬가지로, 도10에서 사용된 B1, B2, B3, B4, B5 각각은, 도 4에 나타낸 변환방법에 의해 아래의 식[6] 내지 식[10]에서와 같이 표현된다.
도 5a 내지 도 5e는 이를 구성한 회로도이다.
또한, 도 10에 사용된 X1, X2, X3 각각은 도 6에 나타낸 변환방법에 의해 아래의 식[11] 내지 식[13]에서와 같이 표현되며, 도 7a 내지 도 7c는 이에 따른 회로도를 나타낸 것이다.
마찬가지로, 도 10에서 사용된 Y1, Y2, Y3, Y4 각각은, 도 8에 나타낸 변환방법에 의해 아래의 식[14] 내지 식[17]에서와 같이 포현되며, 도 9a 내지 도 9d는 이에 따른 회로도를 나타낸 것이다.
따라서, 8비트의 코드워드가 인코더에 입력되게 되면, 도 10에서 도시된 방법에 의해 디코딩 되어 MTR 조건을 만족하는 10비트의 코드워드가 생성되게 되는 것이다.
[실시예 2]
실시예2은 본 발명 "MTR 조건을 만족하는 디코더"의 기술적 사상에 따른 실시예를 나타낸 것이다.
도 17은 본 발명의 기술적 구성에 따른 실시예1에서 구성한 인코더에 의해 인코딩된 10비트(C0~C9) 코드워드를 디코딩하는 디코딩방법을 나타낸 것이다.
즉, 10비트로 이루어져 MTR 조건을 만족하는 282개의 코드워드중 선별된 256개의 코드워드를 디코딩하는 디코딩 방법을 나타낸 것으로, 도면에서 도시되는 바와 같이, 좌측에 도시된 10비트(C0~C9)의 코드워드는, 우측에 도시된 MTR 조건을 만족하는 8비트(M0~M7)로 변환된다.
이때, 상기 도 17에서 사용된 D1~D4, H1~H4, U1~U3, S1~S3, R1~R3, V1,V2는 반복되는 특정 비트들을, 도 11 내지 도 16에서 도시되는 바와 같이, 하나의 단위로 나타낸 것이다.
즉, 도 17에서 사용된 D1, D2, D3, D4 각각은, 식[18] 내지 식[21]에서 보는 바와 같으며, 도 11a 내지 도 11d는 AND 게이트와 OR 게이트를 사용하여 이를 나타낸 것이다.
또한, H1, H2, H3, H4 각각은, 식[22] 내지 식[25]와 같으며, 도12a 내지 도12d는 이를 나타낸 회로도이다.
마찬가지로, U1, U2, U3 각각은, 식[26] 내지 식[28]과 같으며, 도13a 내지 도13c는 이를 나타낸 회로도이며,
S1, S2, S3 각각은, 식[29] 내지 식[31]과 같으며, 도14a 내지 도14c는 이를 나타낸 회로도이며,
R1, R2, R3 각각은, 식[32] 내지 식[34]와 같으며, 도15a 내지 도15c는 이를 나타낸 회로도이며,
V1, V2 각각은, 식[35], 식[36]과 같으며, 도16a와 도16b는 이를 나타낸 회로도이다.
한편, 상기와 같은 변환방법에 의해 구성된 본 발명의 디코더에, 상기 실시예1에서 구성된 인코더에 의해 인코딩된 10비트(C0~C9)의 코드워드가 입력되게 되면, 이는 상기의 변환 방법에 의해 8비트(M0~M7)의 코드워드로 디코딩 되게 되는 것이다.
즉, 8비트의 코드워드를 본 발명 "MTR 조건을 만족하는 인코더"를 통해 인코딩하여 저장시킨 후, 독출시에는 본 발명 "MTR 조건을 만족하는 디코더"를 통해 독출하므로 인해 연속적인 비트 트랜지션을 막을 수 있게 되는 것이다.
다시말해, 데이타를 저장할 경우에는, 제10도에서 도시되는 바와 같이, 상기 실시예1에서 설명한 인코더를 통해 그 입력 데이타가 MTR 조건을 만족하도록 코드화 하여 저장하는 것이며, 상기 저장된 데이타를 독출할 경우에는, 제17도에서 도시되는 바와 같이, 상기 실시예2에서 설명한 디코더를 통해 인코딩된 데이타를 원래의 데이타로 디코딩시키게 되는 것으로, 인로인해 연속되는 3회 이상의 비트 트랜지션에 의한 에러를 방지할 수 있게 되는 것이다.
그러나, 상기의 실시예에 있어서는, MTR 조건을 만족하는 10비트 282개의 코드워드 중 인코딩과 디코딩이 용이하다는 256개의 코드워드를 선별하여 그 변환방법을 결정하여 실시예를 구성하였으나, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서, 상기 코드워드를 MTR 조건을 만족하는 다른 코드워드로 대체하여 인코더 및 디코더를 구성할 수 있음을 밝혀둔다.
이상에서 살펴본 바와 같이, 본 발명 "MTR 조건을 만족하는 인코더 및 디코더"는, 특히, 데이타를 저장할 경우에는, 인코더를 통해 저장할 데이타가 MTR 조건을 만족하도록 하고, 저장된 데이타를 독출할 경우에는, 디코더를 통해 인코딩된 데이타를 복원시키는 것으로, 연속되는 3회 이상의 비트 트랜지션으로 인한 에러를 방지할 수 있는 효과가 있는 것이다.
Claims (2)
- 첫째, 인코더의 입력을 M0, M1, M2, M3, M4, M5, M6, M7이라 하고,둘째, 상기 인코더의 출력을 C0, C1, C2, C3, C4, C5, C6, C7, C8, C9이라 하고,셋째, A1, A2, A3, A4, A5 각각을,A1 = M4 M5 + M4 M6,넷째, B1, B2, B3, B4, B5 각각을,B1 = M4 M5 + M4 M6 + M4 M7,다섯째, X1, X2, X3 각각을,X1 = M6 M7,여섯째, Y1, Y2, Y3, Y4 각각을,Y1 = M5 M6 + M5 M7,첫째,M0 = M1 = 0이고, M2 = M3 = 0이면,C0 = C1 = 0, C2 = M0, C3 = 1,C4 = A1, C5 = A2, C6 = A3, C7 = M1, C8 = A4, C9 = A5이고,M0 = M1 = 0이고, M2 = M3 = 0이며, M4 = M5 = M6 = M7 = 1이면,C0 = C4 = C6 = 0, C1 = C3 = C5 = C8 = C9 = 1,C2 = M0, C7 = M1이고,M0 = M1 = 0이고, M2 = 0, M3 = 1이면,C0 = 0, C1 = 1, C2 = M0, C3 = 1,C4 = A1, C5 = A2, C6 = A3, C7 = M1, C8 = A4, C9 = A5이고,M0 = M1 = 0이고, M2 = 0, M3 = 1이며, M4 = M5 = M6 = M7 = 1이면,CO = C4 = C6 = C9 = 1, C1 = C3 = C5 = C8 = 0,C2 = M0, C7 = M1이고,M0 = M1 = 0이고, M2 = 1, M3 = 0이면,C0 = C3 = 1, C1 = 0, C2 = M0,C4 = A1, C5 = A2, C6 = A3, C7 = M1, C8 = A4, C9 = A5이고,M0 = M1 = 0이고, M2 = 1, M3 = 0이며, M4 = M5 = M6 = M7 = 1이면,C0 = C4 = C6 = C8 = 1, C1 = C3 = C5 = C9 = 0,C2 = M0, C7 = M1이고,M0 = M1 = 0이고, M2 = M3 = 1이면,C0 = 0, C1 = 1, C2 = M0, C3 = 0,C4 = B1, C5 = B2, C6 = B3, C7 = B1, C8 = B4, C9 = B5이고,둘째,M0 = 0, M1= 1이고, M2 = M3 = 0이며, M4 = 1이면,C0 = C5 = 0, C1 = M5, C2 = M0, C3 = C4 = 1,C6 = X1, C8 = X2, C9 = X3이고,M0 = 0, M1 = 1이고, M2 = M3 = 0이며, M4 = 0이면,C0 = C4 = 0, C1 = C3 = 1, C2 = M0,C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,M0 = 0, M1 = 1이고, M2 = 0, M3 = 1이면,C0 = C3 = 0, C1 = 1, C2 = M0, C4 = M4,C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,M0 = 0, M1 = 1이고, M2 = 1, M3 = 0이면,C0 = 1, C1 = C3 = 0, C2 = M0, C4 = M4,C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,M0 = 0, M1 = 1이고, M2 = M3 = 1이면,C0 = M4, C1 = C4 = 0, C2 = M0, C3 = 1,C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,셋째,M0 = 1, M1 = 0이고, M2 = M3 = 0이며, M4 = 0이면,C0 = C1 = C3 = C6 = 0,C2 = M0, C4 = M5, C5 = M6, C7 = M1, C8 = C9 = M7이고,M0 = 1, M1 = 0이고, M2 = M3 = 0이며, M4 = 1이면,C0 = C1 = C3 = 0, C2 = M0, C6 = 1,C4 = Y1, C5 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,M0 = 1, M1 = 0이고, M2 = 0, M3 = 1이며, M4 = 0이면,C0 = C3 = C6 = 0, C1 = 1, C2 = M0,C4 = M5, C5 = M6, C7 = M1, C8 = C9 = M7이고,M0 = 1, M1 = 0이고, M2 = 0, M3 = 1이며, M4 = 1이면,C0 = C3 = 0, C1 = C6 = 1, C2 = M0,C4 = Y1, C5 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,M0 = 1, M1 = 0이고, M2 = 1, M3 = 0이며, M4 = 0이면,C0 = 1, C1 = C3 = C6 = 0,C2 = M0, C4 = M5, C5 = M6, C7 = M1, C8 = C9 = M7이고,M0 = 1, M1 = 0이고, M2 = 1, M3 = 0이며, M4 = 1이면,C0 = C6 = 1, C1 = C3 = 0, C2 = M0,C4 = Y1, C5 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,M0 = 1, M1 = 0이고, M2 = 1, M3 = 1이며, M4 = 0이면,C0 = M5, C1 = C4 = C6 = 0, C2 = M0, C3 = 1,C5 = M6, C7 = M1, C8 = C9 = M7이고,M0 = 1, M1 = 0이고, M2 = 1, M3 = 1이며, M4 = 1이면,CO = Y1, C1 = C4 = , C2 = M0, C3 = C6 = 1,C5 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,넷째,M0 = M1 = 1이고, M2 = M3 = 0이면,C0 = C1 = C3 = 0, C2 = M0, C4 = M4,C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,M0 = M1 = 1이고, M2 = 0, M3 = 1이면,C0 = C3 = 0, C1 = 1, C2 = M0, C4 = M4,C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,M0 = M1 = 1이고, M2 = 1, M3 = 0이면,C0 = 1, C1 = C3 = 0, C2 = M0, C4 = M4,C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4이고,M0 = M1 = 1이고, M2 = M3 = 1이면,C0 = M4, C1 = C4 = 0, C2 = M0, C3 = 1,C5 = Y1, C6 = Y2, C7 = M1, C8 = Y3, C9 = Y4의 논리를 만족하도록 구성됨을 특징으로 하는 MTR 조건을 만족하는 인코더.
- 첫째, 디코더의 입력을 C0, C1, C2, C3, C4, C5, C6, C7, C8, C9이라 하고,둘째, 상기 디코더의 출력을 M0, M1, M2, M3, M4, M5, M6, M7이라 하고,셋째, D1, D2, D3, D4 각각을,넷째, H1, H2, H3, H4 각각을,이라 하고,다섯째, U1, U2, U3 각각을,U1 = C5 + C8,U2 = C6 + C5 C8 = C5 C9,여섯째, S1, S2, S3 각각을,S1 = C4 + C8,S2 = C5 + C4 C8 + C4 C9,일곱째, R1, R2, R3 각각을,R1 = C0 + C8,R2 = C5 + C0 C8 + C0 C9,여덟째, V1, V2 각각을,V1 = C6 + C8,V2 = C6 + C9이라 할때,첫째,C2 = C7 = 0이고, C0 = 1, C1 = C3 = 0이며, C4 = C6 = 1, C5 = 0이면,M0 = C2, M1 = C7, M2 = C8, M3 = C9,M4 = M5 = M6 = M7 = 1이고,C2 = M7 = 0이고, C0 = C1 = 0, C3 = 1이면,M0 = C2, M1 = C7, M2 = M3 = 0,M4 = D1, M5 = D2, M6 = D3, M7 = D4이고,C2 = C7 = 0이고, C0 = 0, C1 = C3 = 1이면,M0 = C2, M1 = C7, M2 = 0, M3 = 1,M4 = D1, M5 = D2, M6 = D3, M7 = D4이고,C2 = C7 = 0이고, C0 = C3 = 1, C1 = 0이면,M0 = C2, M1 = C7, M2 = 1, M3 = 0,M4 = D1, M5 = D2, M6 = D3, M7 = D4이고,C2 = C7 = 0이고, C0 = C3 = 0, C1 = 1이면,M0 = C2, M1 = C7, M2 = M3 = 1,M4 = H1, M5 = H2, M6 = H3, M7 = H4이고,둘째,C2 = 0, C7 = 1이고, C0 = 0, C1 = C3 = 1이며, C4 = 0이면,M0 = C2, M1 = C7, M2 = M3 = 0,M4 = C4, M5 = U1, M6 = U2, M7 = U3이고,C2 = 0, C7 = 1이고, C0 = 0, C3 = 1이며, C4 = 1이면,M0 = C2, M1 = C7, M2 = M3 = 0,M4 = C4, M6 = V1, M7 = V2이고,C2 = 0, C7 = 1이고, C0 = C3 = 0, C1 = 1이면,M0 = C2, M1 = C7, M2 = 0, M3 = 1,M4 = C4, M5 = U1, M6 = U2, M7 = U3이고,C2 = 0, C7 = 1이고, C0 = 1, C1 = C3 = 0이면,M0 = C2, M1 = C7, M2 = 1, M3 = 0,M4 = C4, M5 = U1, M6 = U2, M7 = U3이고,C2 = 0, C7 = 1이고, C1 = 0, C3 = 1이며, C4 = 0이면,M0 = C2, M1 = C7, M2 = M3 = 1,M4 = C0, M5 = U1, M6 = U2, M7 = U3이고,셋째,C2 = 1, C7 = 0이고, C0 = C1 = C3 = 0이며, C6 = 0이면,M0 = C2, M1 = C7, M2 = M3 = 0,M4 = C6, M5 = C4, M6 = C5, M7 = C8이고,C2 = 1, C7 = 0이고, C0 = C1 = C3 = 0이며, C6 = 1이면,M0 = C2, M1 = C7, M2 = M3 = 0,M4 = C6, M5 = S1, M6 = S2, M7 = S3이고,C2 = 1, C7 = 0이고, C0 = C3 = 0, C1 = 1이며, C6 = 0이면,M0 = C2, M1 = C7, M2 = 0, M3 = 1,M4 = C6, M5 = C4, M6 = C5, M7 = C8이고,C2 = 1, C7 = 0이고, C0 = C3 = 0, C1 = 1이며, C6 = 1이면,M0 = C2, M1 = C7, M2 = 0, M3 = 1,M4 = C6, M5 = S1, M6 = S2, M7 = S3이고,C2 = 1, C7 = 0이고, C0 = 0, C1 = C3 = 1이며, C6 = 0이면,M0 = C2, M1 = C7, M2 = 1, M3 = 0,M4 = C6, M5 = C4, M6 = C5, M7 = C8이고,C2 = 1, C7 = 0이고, C0 = 1, C1 = C3 = 0이며, C6 = 1이면,M0 = C2, M1 = C7, M2 = 1, M3 = 0,M4 = C6, M5 = S1, M6 = S2, M7 = S3이고,C2 = 1, C7 = 0이고, C1 = 0, C3 = 1이며, C4 = 0, C6 = 0이면,M0 = C2, M1 = C7, M2 = M3 = 1,M4 = C6, M5 = C0, M6 = C5, M7 = C8이고,C2 = 1, C7 = 0이고, C1 = 0, C3 = 1이며, C4 = 0, C6 = 1이면,M0 = C2, M1 = C7, M2 = M3 = 1,M4 = C6, M5 = R1, M6 = R2, M7 = R3이고,넷째,C2 = C7 = 1이고, C0 = C1 = C3 = 0이면,M0 = C2, M1 = C7, M2 = M3 = 0,M4 = C4, M5 = U1, M6 = U2, M7 = U3이고,C2 = C7 = 1이고, C0 = C3 = 0, C1 = 1이면,M0 = C2, M1 = C7, M2 = 0, M3 = 1,M4 = C4, M5 = U1, M6 = U2, M7 = U3이고,C2 = C7 = 1이고, C0 = 1, C1 = C3 = 0이면,M0 = C2, M1 = C7, M2 = 1, M3 = 0,M4 = C4, M5 = U1, M6 = U2, M7 = U3이고,C2 = C7 = 1이고, C1 = 0, C3 = 1이며, C4 = 0이면,M0 = C2, M1 = C7, M2 = M3 = 1,M4 = C0, M5 = U1, M6 = U2, M7 = U3의 논리를 만족하도록 구성됨을 특징으로 하는 MTR 조건을 만족하는 디코더.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970029884A KR100282846B1 (ko) | 1997-06-30 | 1997-06-30 | Mtr 조건을 만족하는 인코더 및 디코더 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970029884A KR100282846B1 (ko) | 1997-06-30 | 1997-06-30 | Mtr 조건을 만족하는 인코더 및 디코더 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990005669A KR19990005669A (ko) | 1999-01-25 |
KR100282846B1 true KR100282846B1 (ko) | 2001-03-02 |
Family
ID=65987528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970029884A KR100282846B1 (ko) | 1997-06-30 | 1997-06-30 | Mtr 조건을 만족하는 인코더 및 디코더 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100282846B1 (ko) |
-
1997
- 1997-06-30 KR KR1019970029884A patent/KR100282846B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990005669A (ko) | 1999-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4882583A (en) | Modified sliding block code for limiting error propagation | |
JP3772264B2 (ja) | 連続した入力ブロックを符号化する方法 | |
US6150964A (en) | M=10 (2,10), D=3.75 runlength limited code for multi-level data | |
GB2305582A (en) | Channel encoding and decoding for eight to fourteen modulation using merging bits | |
KR100403946B1 (ko) | 데이터 부호화 장치 및 방법 | |
JP3306271B2 (ja) | 符号化方法、符号化回路、及び復号回路 | |
US6188335B1 (en) | Method and apparatus having cascaded decoding for multiple runlength-limited channel codes | |
US5781130A (en) | M-ary (d,k) runlength limited coding for multi-level data | |
US7142134B2 (en) | Techniques for generating modulation codes using running substitutions | |
US5208834A (en) | Lexicographical encoding and decoding of state-dependent codes | |
KR100282846B1 (ko) | Mtr 조건을 만족하는 인코더 및 디코더 | |
JP5053166B2 (ja) | チャネルコーディングおよびデコーディングの方法および装置 | |
JPH10503355A (ja) | 可変ブロック長でデータを符号化するための方法および装置 | |
Patrovics et al. | Encoding of dklr-sequences using one weight set | |
KR100259140B1 (ko) | Mtr 조건을 만족하는 인코더 및 디코더 | |
US20030123173A1 (en) | Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system | |
KR20020011981A (ko) | 정보 코딩을 위한 장치 및 방법과, 그 코딩된 정보를디코딩하기 위한 장치 및 방법과, 변조신호 및 기록매체제조방법 | |
US5682154A (en) | M=4 (1,2) runlength limited code for multi-level data | |
US6271776B1 (en) | Selectively removing sequences from an enumerative modulation code | |
US5668546A (en) | M=6 (3,6) runlength limited code for multi-level data | |
US5682155A (en) | M=6(4,11) runlength limited code for multi-level data | |
US5748117A (en) | M=8 (1,3) runlength limited code for multi-level data | |
Roth | On runlength-limited coding with DC control | |
JPH02119434A (ja) | 符合化回路及び復合化回路 | |
KR20010058369A (ko) | 코드길이에 따른 허프만 코드 복호장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071023 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |