KR100280474B1 - Light device and method of memory semiconductor - Google Patents
Light device and method of memory semiconductor Download PDFInfo
- Publication number
- KR100280474B1 KR100280474B1 KR1019980015556A KR19980015556A KR100280474B1 KR 100280474 B1 KR100280474 B1 KR 100280474B1 KR 1019980015556 A KR1019980015556 A KR 1019980015556A KR 19980015556 A KR19980015556 A KR 19980015556A KR 100280474 B1 KR100280474 B1 KR 100280474B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- error
- write
- error correction
- signal
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 메모리반도체의 라이트장치 및 방법에 관한 것으로, 종래에는 라이트검증시에 한 개의 데이터라도 일정 라이트반복 횟수동안 계속 오류가 발생하면 페일신호를 외부로 출력함으로써 메모리 반도체의 수명이 짧아지는 문제점이 있었다. 따라서, 본 발명은 리얼데이터를 입력받아 이를 소정 처리하여 그에 따른 패러티 및 더미데이터를 생성하는 에러정정부와; 어드레스신호를 입력받아 이를 디코딩하여 그에 따른 어드레스신호를 발생하는 어드레스부와; 리얼데이터와 상기 에러정정부의 더미데이터를 입력받아 이를 라이트하는 데이터저장부와; 상기 에러정정부의 더미데이터와 리얼데이터를 입력받아 이를 저장하는 데이터레지스터와; 라이트검증시 상기 데이터저장부로부터 리얼데이터 및 더미데이터를 리드하여 이를 상기 데이터레지스터에 저장된 리얼데이터 및 더미데이터와 비교하는 비교기와; 상기 비교부의 리얼데이터 및 더미데이터에 대한 비교시 발생하는 오류의 발생횟수를 카운팅하여 그에 따른 카운팅결과신호를 출력하는 프로우브카운터와; 상기 프로우브카운터의 카운팅결과를 입력받아 이를 에러정정범위와 비교 판단하여 라이트 또는 페일신호를 출력함과 아울러 명령신호를 입력받아 그에따라 모든 동작을 제어하는 라이트상태기로 구성하여 라이트동작시 에러정정코드를 사용하여 수행함으로써 메모리반도체의 수명을 연장시킬 수 있는 효과가 있다.The present invention relates to a device and a method for writing a memory semiconductor. In the related art, when an error occurs continuously for a certain number of write repetition times at the time of write verification, the failure of the memory semiconductor is shortened by outputting a fail signal to the outside. there was. Accordingly, the present invention includes an error correction unit for receiving real data and processing the predetermined data to generate parity and dummy data according thereto; An address unit which receives an address signal and decodes it and generates an address signal according to the address signal; A data storage unit for receiving real data and dummy data of the error correction unit and writing the received data; A data register for receiving the dummy data and the real data of the error correction unit and storing the received data; A comparator for reading real data and dummy data from the data storage unit and comparing the real data and dummy data stored in the data register during write verification; A probe counter that counts the number of occurrences of an error occurring when comparing the real data and dummy data of the comparator, and outputs a counting result signal accordingly; Receives the counting result of the probe counter and compares it with the error correction range and outputs a light or fail signal, and receives a command signal and configures a light state that controls all operations accordingly. By using the method, the life of the memory semiconductor can be extended.
Description
본 발명은 메모리 반도체의 라이트장치 및 방법에 관한 것으로, 특히 에러정정코드를 사용하여 데이터를 라이트함으로써 메모리반도체의 수명을 연장시킬 수 있도록 한 메모리 반도체의 라이트장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a write device and method for a memory semiconductor, and more particularly, to a write device and method for a memory semiconductor capable of extending the life of a memory semiconductor by writing data using an error correction code.
도1은 종래 메모리 반도체의 구성을 보인 블록도로서, 이에 도시된 바와같이 리드/라이트 데이터가 저장되는 데이터저장부(10)와; 소정 제어신호에 의해 상기 데이터저장부(10)의 데이터를 일시저장한 후 외부로 출력하거나 외부로부터 데이터를 입력받아 이를 일시저장한 후 상기 데이터저장부(10)에 라이트하는 데이터입출력부(12)와; 외부로부터 어드레스신호를 입력받아 이를 디코딩하여 그에 따라 상기 데이터저장부(10)의 데이터를 액세스하는 어드레스부(13)와; 모든 동작을 총괄제어하는 제어부(11)로 구성되며, 이와같이 구성된 종래 장치의 일반적인 동작을 설명한다.1 is a block diagram showing a configuration of a conventional memory semiconductor, as shown therein; a data storage unit 10 in which read / write data is stored; Data input / output unit 12 which temporarily stores data of the data storage unit 10 by a predetermined control signal and outputs it to the outside or receives data from the outside and stores the data temporarily and then writes the data to the data storage unit 10. Wow; An address unit 13 which receives an address signal from an external source and decodes it, thereby accessing data of the data storage unit 10; The control unit 11 controls all operations collectively, and the general operation of the conventional apparatus configured as described above will be described.
먼저, 스토리지 메모리에 데이터를 라이트할 경우, 데이터입출력부(12)는 외부로부터 데이터을 입력받아 이를 일시저장하고, 동시에 어드레스부(13)도 외부로부터 어드레스신호를 입력받아 이를 디코딩하여 그에 따른 어드레스신호를 상기 데이터입출력부(12)에 인가하며, 또한 제어부(11)는 외부로부터 라이트신호를 입력받아 그에 따른 라이트제어신호를 데이터입출력부(12)에 인가하고, 이에의해 상기 데이터입출력부(12)는 상기 제어부(11)의 라이트제어신호와 상기 어드레스부(13)의 어드레스신호를 입력받아 그에 따라 스토리지 메모리의 해당 주소에 데이터를 라이트한다.First, when data is written to the storage memory, the data input / output unit 12 receives data from the outside and temporarily stores the data, and at the same time, the address unit 13 also receives an address signal from the outside and decodes it to decode the address signal accordingly. The data input / output unit 12 is applied, and the control unit 11 receives a light signal from the outside and applies the light control signal accordingly to the data input / output unit 12, whereby the data input / output unit 12 is The write control signal of the control unit 11 and the address signal of the address unit 13 are received, and data is then written to the corresponding address of the storage memory.
반대로, 스토리지 메모리에 저장된 데이터를 외부로 출력할 경우, 제어부(11)는 외부로부터 리드신호를 입력받아 그에 따른 리드제어신호를 데이터입출력부(12)에 인가하고, 또한 어드레스부(13)도 외부로부터 데이터를 리드할 주소에 대한 어드레스신호를 입력받아 이를 상기 제어부(11)의 제어신호에 의해 디코딩하여 그에 따른 어드레스신호를 상기 데이터입출력부(12)에 인가한다.On the contrary, when outputting data stored in the storage memory to the outside, the controller 11 receives a read signal from the outside and applies the read control signal to the data input / output unit 12 accordingly, and the address unit 13 is also external. Receives an address signal for an address to read data from the decoder and decodes it by the control signal of the controller 11 and applies the address signal to the data input / output unit 12 accordingly.
이에의해, 상기 데이터입출력부(12)는 상기 제어부(11)의 리드 제어신호와 상기 어드레스부(13)의 어드레스신호를 입력받아 그에 따라 스토리지 메모리의 해당주소의 데이터를 읽어들여 일시저장한다.As a result, the data input / output unit 12 receives the read control signal of the controller 11 and the address signal of the address unit 13, and accordingly reads and stores the data of the corresponding address of the storage memory.
이후, 상기 데이터입출력부(12)에 일시 저장된 데이터는 상기 제어부(11)의 제어신호에 의해 외부 디바이스로 출력된다.Thereafter, the data temporarily stored in the data input / output unit 12 is output to an external device by a control signal of the controller 11.
상기 라이트동작이 완료되면 라이트하고자 하는 데이터가 정확하게 라이트되었는지를 소정의 검증과정을 통해 확인하는데, 검증시 한 개의 데이터라도 이상이 없으면 라이트가 종료되고 한 개이 데이터라도 이상이 발생하면 일정 횟수동안 반복하여 라이트를 시도하여 계속하여 오류가 발생하면 페일신호를 외부로 출력한다.When the write operation is completed, it is checked whether the data to be written is correctly written through a predetermined verification process. If there is no abnormality in one data at the time of verification, the writing is terminated. Attempting to write, if an error occurs continuously, output a fail signal to the outside.
즉, 상기와 같이 동작하는 종래 장치는 라이트검증시에 한 개의 데이터라도 오류가 발생하면 라이트동작을 재시도하여 일정 반복횟수동안 계속 오류가 발생하면 페일신호를 외부로 출력함으로써 메모리 반도체의 수명이 짧아지는 문제점이 있었다.In other words, the conventional device operating as described above shortens the life of the memory semiconductor by outputting a fail signal to the outside when an error occurs even if a single data error occurs during the write verification and the error occurs continuously for a predetermined number of repetitions. There was a losing problem.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 에러정정코드를 사용하여 데이터를 라이트함으로써 메모리 반도체의 수명을 연장시킬 수 있도록 한 메모리 반도체의 라이트장치 및 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a write device and method for a memory semiconductor that can extend the life of the memory semiconductor by writing data using an error correction code.
도 1은 일반적인 메모리 반도체의 구성을 보인 블록도.1 is a block diagram showing a configuration of a general memory semiconductor.
도 2는 본 발명 메모리 반도체의 라이트장치에 대한 구성을 보인 블록도.2 is a block diagram showing the configuration of the write apparatus of the memory semiconductor of the present invention.
도 3은 본 발명 메모리 반도체의 라이트방법에 대한 동작 흐름도.3 is a flowchart illustrating a method for writing a memory semiconductor of the present invention.
도 4는 본 발명 메모리 반도체의 라이트장치에 대한 다른 실시예의 구성을 보인 블록도.Fig. 4 is a block diagram showing the construction of another embodiment of the write apparatus of the memory semiconductor of the present invention.
*****도면의 주요부분에 대한 부호의 설명********** Description of the symbols for the main parts of the drawings *****
10:데이터저장부 13:어드레스부10: Data storage unit 13: Address unit
20:라이트상태기 21:데이터레지스터20: Light state 21: Data register
22:비교부 23:프로우브카운터22: comparison 23: probe counter
24:에러정정부24: Error government
상기와 같은 목적을 달성하기 위한 본 발명은 외부로부터 리얼데이터를 입력받아 이를 소정 처리하여 그에 따른 패러티 및 더미데이터를 생성하는 에러정정부와; 외부로부터 어드레스신호를 입력받아 이를 디코딩하여 그에 따른 어드레스신호를 발생하는 어드레스부와; 외부로부터 입력된 리얼데이터와 상기 에러정정부의 더미데이터를 입력받아 이를 라이트하는 데이터저장부와; 상기 에러정정부의 더미데이터와 외부로부터 리얼데이터를 입력받아 이를 저장하는 데이터레지스터와; 라이트검증시 상기 데이터저장부로부터 리얼데이터 및 더미데이터를 리드하여 이를 상기 데이터레지스터에 저장된 리얼데이터 및 더미데이터와 비교하는 비교기와; 상기 비교부의 리얼데이터 및 더미데이터에 대한 비교시 발생하는 오류의 발생횟수를 카운팅하여 그에 따른 카운팅결과신호를 출력하는 프로우브카운터와; 상기 프로우브카운터의 카운팅결과를 입력받아 이를 에러정정범위와 비교 판단하여 라이트 또는 페일신호를 외부로 출력함과 아울러 외부로부터 명령신호를 입력받아 그에따라 모든 동작을 제어하는 라이트상태기로 구성함을 특징으로 한다.The present invention for achieving the above object is an error correction unit for receiving real data from the outside and processing the predetermined to generate the parity and dummy data according to the predetermined; An address unit which receives an address signal from an external source, decodes it, and generates an address signal accordingly; A data storage unit receiving real data inputted from the outside and dummy data of the error correction unit and writing the received data; A data register configured to receive dummy data of the error correcting unit and real data from the outside; A comparator for reading real data and dummy data from the data storage unit and comparing the real data and dummy data stored in the data register during write verification; A probe counter that counts the number of occurrences of an error occurring when comparing the real data and dummy data of the comparator, and outputs a counting result signal accordingly; It receives the counting result of the probe counter and compares it with the error correction range, and outputs the light or fail signal to the outside, and receives the command signal from the outside and configures the light state to control all operations accordingly. It is done.
상기와 같은 목적을 달성하기 위한 본 발명은 외부의 라이트명령에 의해 라이트신호가 발생하여 그에 따라 리얼데이터를 입력받아 에러정정과정을 수행하는 제1 단계와; 상기 제1 단계의 에러정정과정에 의해 발생하는 더미데이터와 외부데이터를 입력받아 이를 데이터레지스터에 저장함과 아울러 데이터저장부에 라이트하는 제2 단계와; 상기 제2 단계의 데이터레지스터에 저장된 데이터와 데이터저장부에 라이트된 데이터를 비교하여 그 비교결과 에러 데이터의 갯수가 에러정정능력범위내에 있는 지를 판단하는 제3 단계와; 상기 제3 단계의 판단결과 에러데이터의 갯수가 에러정정능력범위내에 있으면 라이트동작을 완료하고 에러데이터의 갯수가 에러정정능력범위밖에 있으면 라이트동작을 재시도한 횟수가 제한된 반복횟수를 넘었는 지를 판단하는 제4 단계와; 상기 제4 단계의 판단결과 라이트동작 반복횟수가 제한된 반복횟수를 넘지 않았으면 상기 제2 단계로 궤환하고 라이트동작 반복횟수가 제한된 반복횟수를 넘었으면 라이트동작을 종료하는 제5 단계로 수행함을 특징으로 한다.According to an aspect of the present invention, there is provided a light signal generated by an external write command, and the first step of performing an error correction process by receiving real data according thereto; A second step of receiving dummy data and external data generated by the error correction process of the first step and storing them in a data register and writing them to a data storage unit; A third step of comparing the data stored in the data register of the second step with the data written to the data storage unit and determining whether the number of error data is within an error correcting capability range as a result of the comparison; In the third step, if the number of error data is within the error correction capability range, the write operation is completed. 4 steps; And if the write operation repetition number does not exceed the limited repetition number as a result of the determination of the fourth step, the method returns to the second step; do.
이하, 본 발명에 의한 메모리 반도체의 라이트장치 및 방법에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, operations and effects of the light apparatus and method of the memory semiconductor according to the present invention will be described in detail with reference to the accompanying drawings.
도2는 본 발명 메모리 반도체의 라이트장치에 대한 구성을 보인 블록도로서, 이에 도시한 바와같이 외부로부터 리얼데이터를 입력받아 이를 소정 처리하여 그에 따른 패러티 및 더미데이터를 생성하는 에러정정부(24)와; 외부로부터 어드레스신호를 입력받아 이를 디코딩하여 그에 따른 어드레스신호를 발생하는 어드레스부(13)와; 외부로부터 입력된 리얼데이터와 상기 에러정정부(24)의 더미데이터를 입력받아 이를 라이트하는 데이터저장부(10)와; 상기 에러정정부(24)의 더미데이터와 외부로부터 리얼데이터를 입력받아 이를 저장하는 데이터레지스터(21)와; 라이트검증시 상기 데이터저장부(10)로부터 리얼데이터 및 더미데이터를 리드하여 이를 상기 데이터레지스터(21)에 저장된 리얼데이터 및 더미데이터와 비교하는 비교부(22)와; 상기 비교부(22)의 리얼데이터 및 더미데이터에 대한 비교시 발생하는 오류의 발생횟수를 카운팅하여 그에 따른 카운팅결과신호를 출력하는 프로우브카운터(23)와; 상기 프로우브카운터(23)의 카운팅결과를 입력받아 이를 에러정정범위와 비교 판단하여 라이트 또는 페일신호를 외부로 출력함과 아울러 외부로부터 명령신호를 입력받아 그에따라 모든 동작을 제어하는 라이트상태기(20)로 구성한다.FIG. 2 is a block diagram showing a configuration of a write device of a memory semiconductor according to the present invention. As shown in FIG. 2, an error correction unit 24 which receives real data from an external source and processes the predetermined data to generate parity and dummy data accordingly is shown. Wow; An address unit 13 which receives an address signal from the outside and decodes it to generate an address signal according to the address signal; A data storage unit 10 which receives real data inputted from the outside and dummy data of the error correcting unit 24 and writes them; A data register (21) for receiving dummy data of the error correction unit (24) and real data from the outside and storing the received data; A comparator 22 which reads real data and dummy data from the data storage unit 10 and compares the real data and dummy data stored in the data register 21 during write verification; A probe counter 23 that counts the number of occurrences of an error occurring when comparing the real data and the dummy data of the comparator 22 and outputs a counting result signal accordingly; The light state machine which receives the counting result of the probe counter 23 and compares it with the error correction range, outputs a light or fail signal to the outside, and receives a command signal from the outside to control all operations accordingly. 20).
도3은 본 발명 메모리 반도체의 라이트동작방법에 대한 동작 흐름도로서, 이에 도시한 바와같이 외부의 라이트명령에 의해 라이트신호가 발생하여 그에 따라 리얼데이터를 입력받아 에러정정과정을 수행하는 제1 단계와; 상기 제1 단계의 에러정정과정에 의해 발생하는 더미데이터와 외부데이터를 입력받아 이를 데이터레지스터(21)에 저장함과 아울러 데이터저장부(10)에 라이트하는 제2 단계와; 상기 제2 단계의 데이터레지스터(21)에 저장된 데이터와 데이터저장부(10)에 라이트된 데이터를 비교하여 그 비교결과 에러 데이터의 갯수가 에러정정능력범위내에 있는 지를 판단하는 제3 단계와; 상기 제3 단계의 판단결과 에러데이터의 갯수가 에러정정능력범위내에 있으면 라이트동작을 완료하고 에러데이터의 갯수가 에러정정능력범위밖에 있으면 라이트동작을 재시도한 횟수가 제한된 반복횟수를 넘었는 지를 판단하는 제4 단계와; 상기 제4 단계의 판단결과 라이트동작 반복횟수가 제한된 반복횟수를 넘지 않았으면 상기 제2 단계로 궤환하고 라이트동작 반복횟수가 제한된 반복횟수를 넘었으면 라이트동작을 종료하는 제5 단계로 수행하도록 이루어지며, 이와같이 구성한 본 발명의 동작을 설명한다.FIG. 3 is a flowchart illustrating a write operation method of a memory semiconductor according to an embodiment of the present invention. As shown in FIG. 3, a write signal is generated by an external write command, and real data is received according to a first step. ; A second step of receiving dummy data and external data generated by the error correction process of the first step and storing them in the data register 21 and writing them to the data storage unit 10; A third step of comparing the data stored in the data register 21 of the second step with the data written to the data storage unit 10 and determining whether the number of error data is within the error correcting capability range as a result of the comparison; In the third step, if the number of error data is within the error correcting capability range, the writing operation is completed. If the number of error data is outside the error correcting capability range, it is determined whether the number of retries of the write operation has exceeded the limited number of repetitions. 4 steps; If it is determined in the fourth step that the write operation repetition number has not exceeded the limited repetition number, it is made to return to the second step, and if the write operation repetition number exceeds the limited repetition number, it is performed to the fifth step of terminating the write operation. The operation of the present invention configured as described above will be described.
먼저, 라이트상태기(20)는 외부의 라이트명령신호를 입력받아 그에 따른 라이트제어신호를 에러정정부(24)에 인가하며, 이에 따라 에러정정부(24)는 외부로부터 리얼데이터를 입력받아 이를 소정 처리하여 패러티와 더미데이터를 생성한다.First, the light state machine 20 receives an external write command signal and applies the light control signal to the error correction unit 24. Accordingly, the error correction unit 24 receives real data from the outside and outputs the real data from the external device. The parity and dummy data are generated by predetermined processing.
이때, 데이터레지스터(21)는 상기 에러정정부(24)의 더미데이터와 리얼데이터를 입력받아 이를 저장한다.At this time, the data register 21 receives the dummy data and the real data of the error correction unit 24 and stores them.
한편, 어드레스부(13)는 외부로부터 어드레스신호를 입력받아 이를 디코딩하여 그에 따른 어드레스신호를 데이터저장부(10)에 인가하고, 이에 의해 데이터저장부(10)는 상기 어드레스부(13)의 디코딩된 어드레스신호에 의해 특정 영역이 선택되어 그 영역에 외부로부터 입력된 리얼데이터가 라이트된다.On the other hand, the address unit 13 receives an address signal from the outside and decodes it and applies the address signal to the data storage unit 10 accordingly, whereby the data storage unit 10 decodes the address unit 13. The specific area is selected by the address signal, and the real data input from the outside is written to the area.
이후, 일정시간동안 라이트동작이 상기 라이트상태기(20)의 소정 제어신호에 의해 수행된 후 라이트검증스텝을 수행한다.Thereafter, the write operation is performed after the write operation is performed by the predetermined control signal of the write state machine 20 for a predetermined time.
우선, 비교부(22)는 데이터저장부(10)로부터 리드된 리얼데이터 및 더미데이터를 입력받아 이를 상기 데이터레지스터(21)에 저장된 리얼데이터 및 더미데이터를 비교하는데, 상기 비교부(22)가 구동되는 순간에 동시에 프로우브카운터(23)가 구동된다.First, the comparison unit 22 receives the real data and the dummy data read from the data storage unit 10 and compares the real data and the dummy data stored in the data register 21. The comparison unit 22 The probe counter 23 is driven at the same time as it is driven.
이때, 상기 프로우브카운터(23)는 상기 비교부(22)에 비교되는 리얼데이터 및 더미데이터의 차이 즉, 오류가 발생하면 그 발생횟수를 카운팅하여 그에 따른 에러카운팅결과를 라이트상태기(20)에 인가한다.At this time, the probe counter 23 counts the difference between the real data and the dummy data compared to the comparator 22, that is, the number of occurrences of the error when the error occurs and writes the error counting result accordingly. To apply.
이에따라, 상기 라이트상태기(20)는 상기 프로우브카운터(23)의 카운팅결과를 입력받아 이를 에러정정범위와 비교판단하여 라이트 또는 페일신호를 외부로 출력한다.Accordingly, the write state machine 20 receives the counting result of the probe counter 23 and compares the result with the error correction range and outputs the write or fail signal to the outside.
즉, 에러 데이터의 갯수가 에러정정능력범위내에 포함되면 라이트상태기(20)는 외부에 라이트동작이 완료되었음을 알리고, 에러 데이터의 갯수가 에러정정능력범위밖에 있으면 라이트동작이 재시도되는데, 여러번의 재시도 중간에 라이트동작이 완료되면 완료를 외부에 알리고 계속해서 라이트 페일이 발생하여 제한된 반복횟수가 지나면 라이트페일을 외부에 알려준다.That is, if the number of error data is within the error correction capability range, the write state machine 20 notifies the outside that the write operation is completed. If the number of error data is outside the error correction capability range, the write operation is retried. If the write operation is completed in the middle of the retry, the completion is notified to the outside, and the light fail continuously occurs, and the light fail is notified to the outside after a limited number of repetitions.
도4는 본 발명 메모리 반도체의 라이트장치에 대한 다른 실시예의 구성을 보인 블록도로서, 이에 도시된 바와같이 상기 도 3과 일반적인 구성과 동작은 동일하고, 다만 라이트상태기(20) 대신 라이트동작을 내부 프로그램에 의해 순차적으로 제어하는 롬코드부(30)로 대체하여 구성하는 것이 다르다.FIG. 4 is a block diagram showing another embodiment of the write device of the memory semiconductor of the present invention. As shown in FIG. 3, the general structure and operation of FIG. 3 are the same, except that the write operation is performed instead of the write state 20. The configuration is replaced by the ROM code section 30 which is sequentially controlled by an internal program.
이상에서 상세히 설명한 바와같이 본 발명은 라이트동작시 에러정정코드를 사용하여 수행함으로써 메모리반도체의 수명을 연장시킬 수 있는 효과가 있다.As described in detail above, the present invention has an effect of extending the life of a memory semiconductor by performing an error correction code during a write operation.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015556A KR100280474B1 (en) | 1998-04-30 | 1998-04-30 | Light device and method of memory semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015556A KR100280474B1 (en) | 1998-04-30 | 1998-04-30 | Light device and method of memory semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990081541A KR19990081541A (en) | 1999-11-15 |
| KR100280474B1 true KR100280474B1 (en) | 2001-02-01 |
Family
ID=65890633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980015556A KR100280474B1 (en) | 1998-04-30 | 1998-04-30 | Light device and method of memory semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100280474B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7995393B2 (en) | 2008-06-23 | 2011-08-09 | Samsung Electronics Co., Ltd. | Flash memory device and system including the same |
-
1998
- 1998-04-30 KR KR1019980015556A patent/KR100280474B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7995393B2 (en) | 2008-06-23 | 2011-08-09 | Samsung Electronics Co., Ltd. | Flash memory device and system including the same |
| US8305804B2 (en) | 2008-06-23 | 2012-11-06 | Samsung Electronics Co., Ltd. | Flash memory device and system including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990081541A (en) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001792B1 (en) | Memory test method and apparatus | |
| JP2821278B2 (en) | Semiconductor integrated circuit | |
| US20010052090A1 (en) | Storage device having an error correction function | |
| US20050149824A1 (en) | Method for fast ECC memory testing by software including ECC check byte | |
| US4891811A (en) | Efficient address test for large memories | |
| US20100235695A1 (en) | Memory apparatus and testing method thereof | |
| JP2016071910A (en) | Semiconductor storage device | |
| CN116880782B (en) | Embedded memory and testing method thereof | |
| KR100566162B1 (en) | Semiconductor memory device inputting/outputting data and parity data in burst operation | |
| KR100280474B1 (en) | Light device and method of memory semiconductor | |
| CN115910183A (en) | Test method and test system | |
| KR20000030974A (en) | Method and device for verifying elimination of serial flash memory | |
| KR100330575B1 (en) | Lead / Write Data Error Verification Apparatus and Method for Semiconductor Memory Devices | |
| CN112540866B (en) | Memory device and data access method thereof | |
| US11955989B2 (en) | Memory device and test method thereof | |
| KR100282520B1 (en) | Error cell compensation circuit and method of flash memory | |
| US11088711B2 (en) | Memory apparatus and data accessing method thereof | |
| JP2002244934A (en) | Memory monitoring device and method | |
| WO2024190403A1 (en) | Semiconductor device and information processing device comprising same | |
| KR100202654B1 (en) | Memory cell device apparatus | |
| KR20060023427A (en) | Nand flash memory device and error detection method detecting error during copy_back program operation | |
| JPH0287397A (en) | Semiconductor integrated circuit | |
| JPH10312337A (en) | Testing circuit for storage device | |
| JPH04341998A (en) | Memory circuit | |
| JPS6261974B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |