KR100279927B1 - Multi-channel bit error rate test method in exchange - Google Patents

Multi-channel bit error rate test method in exchange Download PDF

Info

Publication number
KR100279927B1
KR100279927B1 KR1019980057915A KR19980057915A KR100279927B1 KR 100279927 B1 KR100279927 B1 KR 100279927B1 KR 1019980057915 A KR1019980057915 A KR 1019980057915A KR 19980057915 A KR19980057915 A KR 19980057915A KR 100279927 B1 KR100279927 B1 KR 100279927B1
Authority
KR
South Korea
Prior art keywords
test
under test
device under
channel
loop
Prior art date
Application number
KR1019980057915A
Other languages
Korean (ko)
Other versions
KR20000041898A (en
Inventor
김인태
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019980057915A priority Critical patent/KR100279927B1/en
Publication of KR20000041898A publication Critical patent/KR20000041898A/en
Application granted granted Critical
Publication of KR100279927B1 publication Critical patent/KR100279927B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/20Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/16Service observation; Fault circuit; Testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

교환기에 구비되는 통화로계 장비를 실제 호 처리 과정에서의 스위치 네트워크 정합과 동일하게 접속하여 통화로계 장비의 정합 품질을 측정하는 것으로, 운용자의 통화로계 장비의 시험 요구나 자동 시험 주기 인터럽트가 검출되면 해당 피시험 디바이스의 상태를 체크하는 과정과, 피시험 디바이스가 서로 다른 서브 시스템상에 위치되어 있으면 해당 피시험 디바이스측에 시험 요구에 대한 패킷을 전송하여 피시험 디바이스측에 시험 프로세싱을 실행할 프로세스를 생성시키는 과정과, 피시험 디바이스가 시험 가능한 상태이면 시험 대상이 되는 전체 채널을 점유할 수 있는지를 판단하는 과정과, 전체 채널의 점유가 가능한 상태이면 호 처리 라이브러리를 사용하여 실제 호처리의 방법과 동일한 방식으로 전체 채널을 할당한 다음 비트 오류율 시험 디바이스와 피시험 디바이스간에 루프를 형성하기 위한 디바이스 콘트롤 신호를 출력하여 루프를 형성시키는 과정과, 비트 오류율 시험 디바이스와 피시험 디바이스간에 전체 채널이 할당되는 루프가 형성되면 시험 디바이스와 피시험 디바이스간의 스위칭 경로를 설정하는 과정과, 비트 오류율 시험 디바이스가 비트 패턴의 시험 데이타를 생성하여 루프를 순환시키는 과정과, 피시험 디바이스에서 할당된 채널의 루프를 순환하는 비트 패턴 데이타를 검출하여 생성한 비트 패턴 데이타와 비교하여 스위칭 네트워크 상태를 판단하는 과정을 포함한다.By measuring the matching quality of the call line equipment by connecting the call line equipment provided in the exchange in the same way as the switch network matching in the actual call processing process, the operator's test request or interruption of the automatic test cycle If detected, the state of the device under test is checked, and if the device under test is located on a different subsystem, a packet for a test request is sent to the device under test to execute test processing on the device under test. Creating a process; determining if the device under test can occupy the entire channel under test; if the device under test can be occupied, using a call processing library to Allocate the entire channel in the same way as Forming a loop by outputting a device control signal for forming a loop between the device and the device under test, and switching between the test device and the device under test when a loop in which all channels are allocated between the bit error rate test device and the device under test is formed. The path setting process, the bit error rate test device generating the test data of the bit pattern and circulating the loop, and the bit pattern data generated by detecting the bit pattern data circulating the loop of the channel allocated by the device under test. And determining the switching network state in comparison with.

Description

교환기에서 다 채널 비트 오류율 시험방법Multi-channel bit error rate test method in exchange

본 발명은 교환기에서 통화로계 장비의 비트 오류율 시험방법에 관한 것으로, 보다 상세하게는 교환기에 구비되는 통화로계 장비를 실제 호 처리 과정에서의 스위치 네트워크 정합과 동일하게 접속하여 통화로계 장비의 스위치 네트워크 정합 품질 측정에 신뢰성을 제공하도록 하는 교환기에서 다 채널 비트 오류율(bit error rate : 이하 "BER"이라 한다.) 시험방법에 관한 것이다.The present invention relates to a bit error rate test method of the call routing equipment in the exchange, and more particularly, by connecting the call routing equipment provided in the exchange in the same way as the switch network matching in the actual call processing. It relates to a multi-channel bit error rate ("BER") test method in an exchange that provides reliability for measuring switch network matching quality.

종래의 교환기에서 통화로계 장비를 시험하기 위한 장치는 TDX-10A 계열의 교환기에 구비되어 있는데, 이는 첨부된 도 1에서 알 수 있는 바와 같이, BER 시험 디바이스(1a)가 구비되어 있는 시험측 서브 시스템(1)에서 운용자가 소정 데이타의 입력을 통하여 피시험 디바이스(3a)가 구비되어 있는 피시험측 서브 시스템(3)을 호 접속시 해당 경로를 스위칭하여 주는 스위치 네트워크(2)를 통해 할당된 다수개의 채널 중에서 시험을 원하는 단 하나의 채널을 스위칭 연결하여 시험측 서브 시스템(1)의 BER 시험 디바이스(1a)와 피시험측 서브 시스템(3)의 피시험 디바이스(3a)를 루프(Loop) 상태로 형성한다.The apparatus for testing the monetary system equipment in the conventional exchanger is provided in the TDX-10A series exchanger, which can be seen in the attached FIG. 1, the test side sub which is equipped with the BER test device 1a. In the system 1, an operator is assigned through a switch network 2 which switches a corresponding path when a call is connected to the sub-system 3 under test with the device under test 3a through input of predetermined data. Looping of the BER test device 1a of the test subsystem 1 and the device under test 3a of the test subsystem 3 by switching only one channel to be tested among a plurality of channels. Form in the state.

상기와 같이 시험측 서브 시스템(1)의 BER 시험 디바이스(1a)와 피시험측 서브 시스템(3)의 피시험 디바이스(3a)가 선택된 상황에서 운영자가 시험 시작을 요구하는 데이타를 입력하면 BER 시험 디바이스(1a)가 있는 피시험측 서브 시스템(3)은 피시험 디바이스(3a)가 서비스를 실행하고 있는 중인지 아니면 해당 장비를 제어하는 모듈이 해당 장비를 억세스 가능한지의 여부를 검출하여 시험 진행이 가능한 지의 여부를 판단한 다음 시험이 진행이 가능한 것으로 판단되는 경우 시험 상태로 천이시키고 해당 채널을 루핑시킨다.As described above, when the BER test device 1a of the test subsystem 1 and the device 3a of the test subsystem 3 are selected, the operator inputs data requesting the start of the test. The sub-system under test 3 having the device 1a is capable of proceeding by detecting whether the device under test 3 is executing a service or whether the module controlling the equipment is accessible to the equipment. If the test is judged to be possible, the test state is shifted and the corresponding channel is looped.

이후, BER 시험 디바이스(1a)의 채널과 해당 시험 채널의 스위치 경로를 설정하는데, 상기 BER 시험 디바이스(1a)와 피시험 디바이스가 같은 서브 시스템에 위치하는 경우 타임 스위칭(Time-Switching)만으로 스위치 경로가 결정되고, 만약 서로 다른 서브 시스템에 피시험 디바이스가 위치하는 경우 타임 스위칭과 공간 스위칭(Space-Switching)이 동시에 필요하게 된다.Subsequently, a channel of the BER test device 1a and a switch path of the corresponding test channel are set. When the BER test device 1a and the device under test are located in the same sub-system, only the time-switching is used for the switch path. If the device under test is located in different subsystems, time switching and space-switching are required simultaneously.

상기와 같이 BER 시험 디바이스(1a)의 채널과 스위치 경로가 설정되면 BER 시험 디바이스(1a)에서 시험을 위한 비트 패턴(Bit Pattern)을 생성하여 루프된 설정된 채널을 통해 피시험 디바이스(3a)측에 전송한다.As described above, when the channel and the switch path of the BER test device 1a are set, the BER test device 1a generates a bit pattern for the test to the device under test 3a through a looped set channel. send.

이때, 시험측 서브 시스템(1)의 BER 시험 디바이스(1a)는 루프된 채널을 통해 피시험측 서브 시스템(3)의 피시험 디바이스(3a)를 통해 돌아오는 측정 비트 패턴을 초 단위로 검출한 다음 시험 비트 패턴으로 생성한 값과 비교하여 에러값을 카운터한 다음 카운터되는 값으로 부터 통화로계 장비의 채널 상태를 측정하였다.At this time, the BER test device 1a of the test subsystem 1 detects, in seconds, the measurement bit pattern returned through the device under test 3a of the test subsystem 3 through a looped channel. The error value was counted against the value generated by the following test bit pattern, and then the channel state of the telephony equipment was measured from the counter value.

이상에서 설명한 바와 같이 종래의 교환기에서 통화로계의 시험은 오직 하나만의 채널에 대하여 실행하므로, 중계선이나 PRI(Primary Rate Interface) 가입자 같은 경우 제1채널에서 제30채널까지 다양하게 채널을 선택하여 호 처리 서비스를 제공하고 있으나 시험 결과는 이에 대하여 충분히 반영되지 못하므로 실제 사이트(Site)에서 다양한 호 처리 서비스를 제공하는 채널 각각에 대하여 정확한 시험이 이루어지지 못하는 문제점이 있었다.As described above, since the test of the call channel is performed on only one channel in the conventional exchange, in the case of a relay line or a PRI (Primary Rate Interface) subscriber, the channel is selected from various channels from the first channel to the thirty channel. Although the processing service is provided, the test result is not sufficiently reflected on this, and thus, there was a problem in that an accurate test could not be performed for each channel providing various call processing services in a real site.

또한, 종래의 BER 시험 디바이스의 경우 루프되는 비트 패턴을 초 단위로 측정하므로 각 채널 상태의 판정에 신뢰성이 저하되는 문제점이 있으며, v5.2 인터페이스에 대하여 BER을 측정하는 기능은 기존의 교환기에 구비되어 있지 않아 v5.2 인터페이스에 대해서는 이를 측정할 수 없는 문제점이 있었다.In addition, in the case of the conventional BER test device, the looped bit pattern is measured in seconds, so that reliability of the determination of each channel state is degraded, and the function of measuring the BER for the v5.2 interface is provided in the existing exchange. There was a problem that could not be measured for the v5.2 interface.

본 발명은 전술한 바와 같은 제반적인 문제점을 감안한 것으로, 그 목적은 교환기에서 통화로계 장비를 시험함에 있어 실제 호 처리과정에서의 채널 할당과 네트워크의 스위칭 정합이 동일하게 이루어지도록 함으로써 해당하는 장비가 사이트에서 서비스를 수행할 때 정상적인 기능을 실행할 수 있는지를 정확하게 시험할 수 있도록 하고, 해당하는 장비가 스위치 네트워크에 정합할 수 있는 모든 경우를 시험할 수 있도록 하여 시험에 신뢰성을 제공하도록 한 것이다.The present invention has been made in view of the above-described general problems, and an object thereof is to ensure that the channel assignment and the switching matching of the network in the actual call processing are made identical in the test of the call-path equipment at the exchange. It is intended to provide a reliable test of the test by ensuring that the site can perform a normal function when performing the service and to test all cases where the equipment can match the switch network.

또한, v5.2 인터페이스 상의 B-채널에 대하여 루프를 형성할 수 있도록 하여 각 채널의 BER을 측정할 수 있도록 한 것이다.In addition, a loop can be formed for the B-channel on the v5.2 interface to measure the BER of each channel.

도 1은 종래의 교환기에서 통화로계 장비의 비트 오류율 시험방법을 보이는 구성도이고,1 is a block diagram showing a bit error rate test method of the call system equipment in a conventional exchange,

도 2는 본 발명의 실시예에 따라 교환기에서 통화로계 장비의 다 채널 비트 오류율 시험방법을 보이는 구성도이다.2 is a block diagram showing a multi-channel bit error rate test method of the call system equipment in the exchange according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

10 : 시험측 서브 시스템 10a : BER 시험 디바이스10: test side subsystem 10a: BER test device

20 : 시험측 호스트 시스템 30 : 공간 스위치20: test host system 30: space switch

40 : 피시험측 호스트 시스템 50 : 피시험측 서브 시스템40: host system under test 50: sub system under test

상기한 바와 같은 목적을 달성하기 위한 본 발명은 교환기의 통화로계 장비의 BER 시험방법에 있어서, 운용자의 통화로계 장비의 시험 요구나 자동 시험 주기 인터럽트가 검출되면 해당 피시험 디바이스의 상태를 체크하는 과정과;According to the present invention for achieving the above object, in the BER test method of the call system equipment of the exchanger, the state of the device under test is checked when an operator's test request or interruption of the automatic test cycle is detected. Process of doing;

상기에서 피시험 디바이스가 서로 다른 서브 시스템상에 위치되어 있으면 해당 피시험 디바이스측에 시험 요구에 대한 패킷을 전송하여 상기 피시험 디바이스측에 시험 프로세싱을 실행할 프로세스를 생성시키는 과정과;If the devices under test are located on different subsystems, transmitting a packet for a test request to a corresponding device under test to generate a process for executing test processing on the device under test;

상기 과정의 진행으로 피시험 디바이스가 시험 가능한 상태이면 시험 대상이 되는 전체 채널을 점유할 수 있는지를 판단하는 과정과;Determining whether the device under test can occupy the entire channel to be tested if the device under test is capable of being tested;

상기에서 전체 채널의 점유가 가능한 상태이면 호 처리 라이브러리를 사용하여 실제 호처리의 방법과 동일한 방식으로 전체 채널을 할당한 다음 BER 시험 디바이스와 피시험 디바이스간에 루프를 형성하기 위한 디바이스 콘트롤 신호를 출력하여 루프를 형성시키는 과정과;If all channels can be occupied in the above state, the call processing library is used to allocate all channels in the same manner as the actual call processing method, and then outputs a device control signal for forming a loop between the BER test device and the device under test. Forming a loop;

상기에서 BER 시험 디바이스와 피시험 디바이스간에 전체 채널이 할당되는 루프가 형성되면 양측 디바이스간의 스위치 경로를 설정하는 과정과;Setting a switch path between both devices when a loop in which an entire channel is allocated is formed between the BER test device and the device under test;

BER 시험 디바이스가 비트 패턴의 시험 데이타를 생성하여 루프를 순환시키는 과정과;The BER test device generating test data of the bit pattern to cycle the loop;

상기 피시험 디바이스로 부터 할당된 채널의 루프를 통해 순환되어 인가되는 비트 패턴 데이타를 검출하여 생성한 비트 패턴 데이타와 비교한 후 스위칭 네트워크의 상태를 판단하는 과정을 포함하는 것을 특징으로 한다.And comparing the bit pattern data generated by detecting bit pattern data circulated through the loop of the channel allocated from the device under test to the generated bit pattern data, and determining the state of the switching network.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2에서 알 수 있는 바와 같이, 본 발명의 실시예에 따른 교환기의 통화로계에서 다 채널의 BER을 시험하기 위해서는, 시험측 서브 시스템(10)에 구비되어 있는 BER 시험 디바이스(10a)를 시험측 호스트 시스템(20)과 타임 스위칭을 통해 다 채널 경로로 연결하여 시험 비트 패턴의 전송과 루프된 시험 데이타의 수신이 이루어지도록 하고, 시험측 호스트 시스템(20)과 피시험측 호스트(40)를 연결하여 주는 공간 스위치(30)를 하나의 광회선을 통해 연결되도록 하여 하나의 광회선을 통해 다 채널 경로로 송수신되는 비트 패턴 시험 데이타가 송수신 되도록 하고, 공간 스위치(30)와 피시험측 호스트(40)가 하나의 광회선을 통해 연결되어 시험을 위한 비트 패턴 데이타의 송수신이 이루어지도록 한다.As can be seen in Figure 2, to test the BER of the multi-channel in the currency path of the exchange according to an embodiment of the present invention, the BER test device 10a provided in the test subsystem 10 is tested. The host system 20 is connected to the multi-channel path through time switching to transmit the test bit pattern and receive the looped test data. The test host system 20 and the host under test 40 are connected. The spatial switch 30 to be connected is connected through one optical line to transmit and receive bit pattern test data transmitted and received in a multi-channel path through one optical line, and the spatial switch 30 and the host under test ( 40) are connected via a single optical line to allow the transmission and reception of bit pattern data for the test.

또한, 피시험측 호스트(40)와 피시험측 서브 시스템(50)에 구비되는 피시험 디바이스(50a)를 다 채널 경로로 루프시켜 시험을 위한 비트 패턴 데이타의 송수신이 이루어지도록 한다.In addition, the device under test 50 and the device under test 50 provided in the subsystem under test 50 are looped through a multi-channel path to transmit and receive bit pattern data for a test.

전술한 바와 같은 연결 구조를 갖는 본 발명에서 다 채널 BER 시험을 위한 동작은 다음과 같다.In the present invention having the connection structure as described above, the operation for the multi-channel BER test is as follows.

교환기에서 통화로계 장비의 시험을 위한 운용자의 시험 요구 신호가 검출되거나 설정된 자동 시험 주기의 인터럽트 신호가 시험측 서브 시스템(10)의 BER 시험 디바이스(10a)에 검출되면 BER 시험 디바이스(10a)는 CEPT(Conference of European Postal and Telecommunication) 트렁크나 PRI 가입자인 경우 해당 E1 링크 내부에서 모든 비트 패턴 시험 데이타의 루핑이 가능하도록 해야 하며, 가입자 집선장비인 경우 해당 장소 내부의 집선 채널에서 모든 비트 패턴 시험 데이타의 루핑이 가능하여야 하므로 시험 대상장비의 장비 번호(Equip Number)와 비트 패턴 시험 데이타가 루핑되는 채널의 길이로 부터 피시험 디바이스(50a)를 루프시킬 수 있는지의 여부등 피시험 디바이스(50a)의 상태를 체크한다.If the test request signal of the operator for the test of the monetary system equipment is detected at the exchange or the interrupt signal of the set automatic test cycle is detected at the BER test device 10a of the test subsystem 10, the BER test device 10a If you are a CEPT (Conference of European Postal and Telecommunication) trunk or PRI subscriber, you must enable looping of all bit pattern test data inside the E1 link, and if you are a subscriber concentrator, all bit pattern test data on the condensing channel inside the site. The looping of the device under test 50a, such as the equipment number of the device under test and whether the device 50a can be looped from the length of the channel through which the bit pattern test data is looped, should be possible. Check the status.

상기에서 BER 시험 디바이스(10a)와 피시험 디바이스(50a)가 같은 서브 시스템상에 위치되어 있는 경우 공간 스위치(30)를 직접 시험하지 않는 경우를 제외하고는 시험측 호스트 시스템(20)과 피시험측 호스트 시스템(40)에 구비되어 있는 타임 스위치(20a)(40a) 만으로 시험을 위한 채널 경로를 설정하고, BER 시험 디바이스(10a)와 피시험 디바이스(50a)가 서로 다른 서브 시스템 상에 위치되어 있는 경우 이 디바이스들이 원격지 서브 시스템에 위치하고 있느냐에 따라 시험측 호스트 시스템 및 피시험측 호스트 시스템과 원격지 서브 시스템간의 링크 채널이 할당되어야 하며, IS(Internetworking Subsystem)를 경유할 경우 공간 스위치(30)가 필요하게 된다.In the above case, when the BER test device 10a and the device under test 50a are located on the same subsystem, the test host system 20 and the device under test are not tested unless the space switch 30 is directly tested. Only the time switches 20a and 40a provided in the host system 40 set a channel path for the test, and the BER test device 10a and the device under test 50a are located on different subsystems. If so, the link channel between the host system under test and the host system under test and the remote sub system should be allocated according to whether the devices are located in the remote sub system, and if the space switch 30 is connected via the Internetworking Subsystem (IS), It is necessary.

상기의 체크에서 피시험 디바이스(50a)가 서로 다른 서브 시스템에 위치되어 있는 것으로 판단되면 시험측 서브 시스템(10)은 채널을 점유하여 피시험측 서브 시스템(50)측에 채널 시험 요구 신호(BERMsmtLpRdyRQ)를 전송하여 피시험측 서브 시스템(50)으로 하여금 앞으로 시험 데이타의 처리를 위한 프로세스를 생성시킨다.In the above check, if it is determined that the device under test 50a is located in different subsystems, the test subsystem 10 occupies a channel and sends a channel test request signal (BERMsmtLpRdyRQ) to the subsystem under test 50. ) To generate the process for future processing of the test data.

상기와 같이 피시험 디바이스(50a)의 상태 확인으로 피시험 디바이스(50a)가 시험 가능한 장비이고, 억세스가 가능한 상태인 것으로 판단되면 입력되는 값으로부터 루핑된 길이 만큼의 채널을 루핑할 수 있는지를 체크하여 해당 시험 채널 전체를 점유할 수 있는지의 여부를 확인한다.As described above, if it is determined that the device under test 50a is a testable device and is in an accessible state by checking the state of the device under test 50a, it is checked whether a looping length channel can be looped from an input value. Verify that the test channel can be occupied in its entirety.

상기에서 해당 시험 채널 전체를 점유할 수 있는 상태이면 호 처리 방법과 동일한 방식으로 전체의 채널을 각각 할당하여 다양한 호 처리의 서비스가 시험기능에서 이루어지도록 한다. 즉 호 처리 라이브러리를 사용하여 채널을 할당받아 시험 상태로 천이 시킨다.If the entire test channel can be occupied in the above, all the channels are allocated in the same manner as the call processing method so that various call processing services are provided in the test function. That is, the channel is allocated to the test state by using the call processing library.

상기와 같이 전체의 채널 각각이 시험 상태로 천이된 상태에서 피시험측 서브 시스템(50)은 할당된 해당 시험 채널을 루핑시키기 위하여 피시험 디바이스(50a)를 제어하는 디바이스 콘트롤 신호인 시험 비트 패턴(BERMsmtLpRdyRQ) 데이타를 생성하여 루핑을 설정한 다음 그 결과를 시험측 호스트 시스템(20)에 인가하면 시험측 호스트 시스템(20)은 할당된 채널의 단일 광회선을 통해 공간 스위치(30)의 정합 접점을 거쳐 피시험측 호스트(40)측에 시험 비트 패턴 데이타를 전송한다.As described above, in each state in which all of the channels are transitioned to the test state, the sub-system under test 50 performs a test bit pattern, which is a device control signal for controlling the device under test 50a to loop the assigned test channel. BERMsmtLpRdyRQ) data is generated, looping is established, and the result is applied to the test host system 20. The test host system 20 then connects the matching contact of the spatial switch 30 through a single optical line of the assigned channel. The test bit pattern data is transmitted to the host 40 under test.

피시험측 호스트(40)는 공간 스위치(30)로 부터 단일 광회선을 통해 인가되는 시험 비트 패턴 데이타를 타임 스위칭(40a)을 통해 다 채널 경로로 형성하여 피시험측 서브 시스템(50)의 피시험 디바이스(50a)를 루핑시킨 다음 할당된 다 채널 경로를 통해 수신되는 시험 비트 패턴 데이타를 타임 스위칭(40a)을 통한 정합으로 공간 스위치(30)와 할당된 하나의 광회선을 통해 시험측 호스트 시스템(20)에 루핑시킨다.The host under test 40 forms the test bit pattern data applied from the space switch 30 through a single optical line in a multi-channel path through the time switching 40a, thereby preventing the test target sub-system 50 from being tested. Looping test device 50a and then test bit pattern data received via the assigned multi-channel path through the time switch 40a to the test switch host system via the assigned one optical line with spatial switch 30 Loop at (20).

상기 시험측 호스트 시스템(20)의 타임 스위칭(20a)은 상기 공간 스위치(30)와 할당되어 있는 단일의 광 회선을 통해 루핑되어 수신되는 시험 비트 패턴 데이타를 타임 스위칭(20a)으로 다 채널 경로로 정합한 다음 시험측 서브 시스템(10)의 BER 시험 디바이스(10a)측에 인가한다.The time switching 20a of the test-side host system 20 sends the test bit pattern data, which is looped and received through a single optical line allocated with the spatial switch 30, to the time switching 20a as a multi-channel path. After matching, it is applied to the BER test device 10a side of the test subsystem 10.

따라서, 시험측 서브 시스템(10)의 BER 시험 디바이스(10a)는 루핑되어 재 인가되는 시험 비트 패턴 데이타를 수신한 다음 채널 상태를 시험하기 위해 전송한 시험 비트 패턴 데이타와 수신된 데이타를 밀리 초(Mili-Second) 단위로 비교하여 해당 장비의 채널 정합 상태를 판단한다.Accordingly, the BER test device 10a of the test subsystem 10 receives looped and re-applied test bit pattern data and then transmits the received test bit pattern data and the received data in milliseconds (to test the channel condition). It compares by Mili-Second) unit and determines the channel matching state of the equipment.

상기에서 시험 비트 패턴 데이타의 루핑을 위한 채널 스위칭 경로를 설정할 시 호 처리 과정의 경로와 동일하게 설정되며, 공간 스위칭이 필요한 경우 반드시 하나의 광회선을 경유하도록 하며, 시험측 호스트 시스템(20) 및 피시험측 호스트 시스템(40)과 원격 가입자 정합장치간에 CEPT 링크로 연결되는 경우 반드시 하나의 CEPT 링크를 경유하도록 각 채널별을 통해 송수신되는 시험 비트 패턴 데이타의 타임 슬롯간 동기를 조정하여 시험 비트 패턴 데이타가 다른 경로를 통해 전송되는 것에 의한 손실을 방지한다.When the channel switching path for looping the test bit pattern data is set in the same manner as the path of the call processing process, if space switching is required, it must be via one optical line, and the test host system 20 and When the host system 40 under test and the remote subscriber matching device are connected by the CEPT link, the test bit pattern is adjusted by adjusting the time slot synchronization of the test bit pattern data transmitted and received through each channel so as to pass through one CEPT link. It prevents the loss of data by transferring it through another path.

이상에서 설명한 바와 같이 본 발명은 교환기의 통화로계를 시험함에 있어 실제 호 처리 서비스와 같은 방법으로 채널의 할당과 스위칭을 실행하여 시험 비트 패턴 데이타를 순환시키므로 해당 피측정장비가 사이트에서 서비스를 제공할 때 정상적인 기능을 수행할 수 있는지의 여부를 정확하게 검출할 수 있어 시험의 진행에 신뢰성이 제공되고, 해당 피측정장비가 교환기의 스위치 네트워크에 정합할 수 있는 모든 경우를 시험할 수 있어 피 시험장비의 성능과 품질을 안정되게 판단할 수 있다.As described above, the present invention performs the allocation and switching of channels in the same manner as the actual call processing service in circulating the test call system of the exchange to circulate the test bit pattern data so that the device under measurement provides a service at the site. It is possible to accurately detect whether a normal function can be performed at the time of the test, thereby providing reliability in the progress of the test, and to test all cases where the equipment under test can be matched to the switch network of the exchanger. The performance and quality of the product can be judged stably.

또한, 본 발명은 BER의 에러를 밀리 초 단위로 측정함으로써 측정되는 시험 결과에 신뢰성이 제공되고, v5.2 인터페이스 상의 B-채널에 대하여 루프를 형성할 수 있어 네트워크의 정합 시험에 신뢰성이 제공된다.In addition, the present invention provides reliability in the test results measured by measuring the error of BER in milliseconds, and can form a loop for the B-channel on the v5.2 interface, thereby providing reliability for matching test of the network. .

Claims (5)

교환기의 통화로계 장비의 BER 시험방법에 있어서, 운용자의 통화로계 장비의 시험 요구나 자동 시험 주기 인터럽트가 검출되면 해당 피시험 디바이스의 상태를 체크하는 과정과;A BER test method of a call path equipment of a switch, the method comprising: checking a state of a device under test when an operator's test request or an interruption of an automatic test cycle is detected; 상기에서 피시험 디바이스가 서로 다른 서브 시스템상에 위치되어 있으면 해당 피시험 디바이스측에 시험 요구에 대한 패킷을 전송하여 상기 피시험 디바이스측에 시험 프로세싱을 실행할 프로세스를 생성시키는 과정과;If the devices under test are located on different subsystems, transmitting a packet for a test request to a corresponding device under test to generate a process for executing test processing on the device under test; 상기 과정의 진행으로 피시험 디바이스가 시험 가능한 상태이면 시험 대상이 되는 전체 채널을 점유할 수 있는지를 판단하는 과정과;Determining whether the device under test can occupy the entire channel to be tested if the device under test is capable of being tested; 상기에서 전체 채널의 점유가 가능한 상태이면 호 처리 라이브러리를 사용하여 실제 호처리의 방법과 동일한 방식으로 전체 채널을 할당한 다음 BER 시험 디바이스와 피시험 디바이스간에 루프를 형성하기 위한 디바이스 콘트롤 신호를 출력하여 루프를 형성시키는 과정과;If all channels can be occupied in the above state, the call processing library is used to allocate all channels in the same manner as the actual call processing method, and then outputs a device control signal for forming a loop between the BER test device and the device under test. Forming a loop; 상기에서 BER 시험 디바이스와 피시험 디바이스간에 전체 채널이 할당되는 루프가 형성되면 시험 디바이스와 페시험 디바이스간의 스위치 경로를 설정하는 과정과;Setting a switch path between the test device and the test device when a loop is formed in which the entire channel is allocated between the BER test device and the device under test; BER 시험 디바이스가 비트 패턴의 시험 데이타를 생성하여 루프를 순환시키는 과정과;The BER test device generating test data of the bit pattern to cycle the loop; 상기 피시험 디바이스로 부터 할당된 채널의 루프를 통해 순환되어 인가되는 비트 패턴 데이타를 검출하여 생성한 비트 패턴 데이타와 비교한 후 스위칭 네트워크의 상태를 판단하는 과정을 포함하는 것을 특징으로 하는 교환기에서 다 채널 비트 오류율 시험방법.And detecting bit pattern data circulated through the loop of the channel allocated from the device under test, and comparing the bit pattern data with the generated bit pattern data to determine the state of the switching network. Channel bit error rate test method. 제 1항에 있어서, 상기에서 전체 채널의 할당으로 인해 시험측 서브 시스템 내의 BER 시험 디바이스와 시험측 호스트 시스템을 타임 스위칭을 통한 정합으로 다채널 경로로 루프시키고, 상기 시험측 호스트에 연결되는 다 채널 경로를 공간 스위치를 통한 정합으로 하나의 광회선이나 CEPT 링크로 연결하여 피시험측 호스트에 루프시키며, 상기 피시험측 호스트에 하나의 광회선으로 연결되는 루프를 타임 스위칭으로 다 채널 정합하여 피시험측 서브 시스템의 피시험 디바이스에 루프시키는 것을 특징으로 하는 교환기에서 다 채널 비트 오류율 시험방법.The multi-channel path of claim 1, wherein the BER test device and the test host system in the test sub-system are looped in a multi-channel path by matching through time switching due to the allocation of the entire channel. The path is connected by one optical line or CEPT link by matching through a space switch and looped to the host under test, and the loop connected by one optical line to the host under test is multi-channel matched by time switching. A multi-channel bit error rate test method in an exchange characterized in that it loops to the device under test of the subsystem side. 제 1항에 있어서, 상기에서 시험측 호스트 및 피시험측 호스트는 하나의 광회선 또는 CEPT 링크 상에서 복수개의 채널을 할당하기 위하여 새로운 호처리 라이브러리를 설정하며, 각 타임 슬롯간의 동기를 일치시키는 것을 특징으로 하는 교환기에서 다 채널 비트 오류율 시험방법.The method of claim 1, wherein the test host and the test host set a new call processing library to allocate a plurality of channels on one optical line or a CEPT link, and synchronize synchronization between time slots. Multi-channel bit error rate test method at exchange. 제 1항에 있어서, 다 채널의 할당정보를 피시험 디바이스에 전달하기 위하여 복수 채널 시험 요구 데이타에 포함시켜 상기 피시험 디바이스에 전송하는 것을 특징으로 하는 교환기에서 다 채널 비트 오류율 시험방법.The multi-channel bit error rate test method according to claim 1, wherein the multi-channel allocation information is included in the multi-channel test request data for transmission to the device under test and transmitted to the device under test. 제 1항에서 있어서, 피시험 디바이스의 상태 체크는 피시험 디바이스의 장비번호와 루프 채널의 길이 만큼 실질적인 루핑이 가능한지를 체크하는 것을 특징으로 하는 교환기에서 다 채널 비트 오류율 시험방법.2. The method of claim 1, wherein the status check of the device under test checks whether substantial looping is possible by the device number of the device under test and the length of the loop channel.
KR1019980057915A 1998-12-24 1998-12-24 Multi-channel bit error rate test method in exchange KR100279927B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057915A KR100279927B1 (en) 1998-12-24 1998-12-24 Multi-channel bit error rate test method in exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057915A KR100279927B1 (en) 1998-12-24 1998-12-24 Multi-channel bit error rate test method in exchange

Publications (2)

Publication Number Publication Date
KR20000041898A KR20000041898A (en) 2000-07-15
KR100279927B1 true KR100279927B1 (en) 2001-02-01

Family

ID=19565140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057915A KR100279927B1 (en) 1998-12-24 1998-12-24 Multi-channel bit error rate test method in exchange

Country Status (1)

Country Link
KR (1) KR100279927B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010056907A (en) * 1999-12-17 2001-07-04 윤종용 Serial leased line check method on the router
US7440421B2 (en) * 2004-09-29 2008-10-21 Avaya Inc. Detection of looping communication channels

Also Published As

Publication number Publication date
KR20000041898A (en) 2000-07-15

Similar Documents

Publication Publication Date Title
US6665315B1 (en) Transmission apparatus automatically acquiring identifying information and independently measuring propagation delay
KR100279927B1 (en) Multi-channel bit error rate test method in exchange
US6847608B1 (en) Path management and test method for switching system
US20130070585A1 (en) Route control system and route control method in a switching apparatus
KR0135501B1 (en) Line test in an exchanger
KR960014690B1 (en) Analogue subscriber circuit examination method and apparatus therefor
KR100236828B1 (en) Apparatus and method of digital trunk test in time division exchanger
KR100447714B1 (en) Apparatus and Method for Testing Paths of the Time Switch
KR100600948B1 (en) Digital subscriber&#39;s test method using analog subscriber&#39;s test equipment and switching resource
KR0130860B1 (en) Apparatus and method of broadband isdn simulation for enabling accelerating test
KR0139725B1 (en) Method of on-line in-testing in basic bit rate interface of isdn
KR0173207B1 (en) Subscriber&#39;s line loop-back testing method of full electronic switching system
KR100301857B1 (en) Method of Testing Speech Path in the Mobile Communication System
KR970002777B1 (en) Subscriber test unit in the isdn
KR100251702B1 (en) Fault detecting method of specific device in atm network
KR100606034B1 (en) Method for testing primary subscriber interface circuit in a exchange system
KR100308924B1 (en) A device of testing complex subscriber line
KR100478833B1 (en) A method and a device of testing data transmission path for exchanger
KR100380408B1 (en) The loop back test method for PRI link by using switch board
KR100264860B1 (en) Circuit test method of bami subscriber
KR960009466B1 (en) Testing method of isdn basic access subscriber board in the tdx-ib isdn system
KR960014425B1 (en) Packet route test method
KR100318905B1 (en) Control the several transmission system with a test unit
KR19980061862A (en) PCM data channel tester between the connection exchange subsystem and the space switch
JPH10107871A (en) Equipment and method for testing d-channel shared communication equipment

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081031

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee