KR100279733B1 - PCB stacking and wiring structure - Google Patents
PCB stacking and wiring structure Download PDFInfo
- Publication number
- KR100279733B1 KR100279733B1 KR1019970071652A KR19970071652A KR100279733B1 KR 100279733 B1 KR100279733 B1 KR 100279733B1 KR 1019970071652 A KR1019970071652 A KR 1019970071652A KR 19970071652 A KR19970071652 A KR 19970071652A KR 100279733 B1 KR100279733 B1 KR 100279733B1
- Authority
- KR
- South Korea
- Prior art keywords
- laminate
- prepreg
- pcb
- wiring
- dielectric thickness
- Prior art date
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 박판화된 다층기판에서 기수모드(Odd Mode) 임피던스 50[Ω]을 제어 하기 위한 PCB 적층 구조와 배선 구조에 관한 것으로서, 프리프레그-라미네이트-프리프레그(Prepreg - Laminate - Prepreg) 혹은 라미네이트-프리프레그-라미네이트(Laminate - Prepreg - Laminate) 순으로 박판화된 PCB 적층 구조에서, 유전체 두께의 비율 1:2:1로 형성하고, 그 라미네이트(Laminate) 상하에 한개의 신호를 동일 진폭이면서 전압극성 혹은 전류흐름방향이 반대인 두 개의 신호로 변환/ 구동하여 전송하는 각각 상하로 평행하는 듀얼-오프셋 스트립라인(Dual-offset Stripline) 구조의 차동구동배선을 형성함으로써, 프리프레그-라미네이트-프리프레그(Prepreg - Laminate - Prepreg) 혹은 라미네이트-프리프레그-라미네이트(Laminate - Prepreg - Laminate) 순으로 된 PCB 적층 구조에서 3층 전체 유전체 두께 0.42[mm] ~ 0.62[mm]로 박판화 된 경우 배선 가능한 최소 도체폭 약 0.1[mm]로 차동 구동의 기수모드(Odd Mode) 임피던스 약 50[Ω]을 구현 할 수 있는 PCB 적층 구조와 배선 구조를 제공할 수 있으며, 프리프레그-라미네이트-프리프레그(Prepreg - Laminate - Prepreg) 혹은 라미네이트-프리프레그-라미네이트(Laminate - Prepreg - Laminate) 순으로 된 PCB 적층 구조를 사용함으로써 유전체 두께의 비율이 1:2:1일 때 차동 구동의 기수모드(Odd Mode) 최대의 임피던스를 얻을 수 있고, 이 구조에서 듀얼-오프셋 스트립라인(Dual-offset Stripline)의 기수모드(Odd Mode) 임피던스는 종래의 구조 보다 약 8%~16% 증가시킬 수 있는 효과를 갖는다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a PCB stacking structure and a wiring structure for controlling odd mode impedance 50 [다층] in a thin multilayer board, and includes prepreg-laminate-prepreg or laminate- In a PCB laminate structure laminated in the order of Laminate-Prepreg-Laminate, a ratio of dielectric thickness 1: 2: 1 is formed, and one signal above and below the laminate has the same amplitude and voltage polarity or Prepreg-laminate-prepreg is formed by forming differential drive wirings of dual-offset stripline structures that are parallel to each other that are converted / driven and transmitted to two signals having opposite current flow directions. -Three-layer total dielectric thickness 0.4 in PCB laminates in the order of Laminate-Prepreg or Laminate-Prepreg-Laminate PCB laminate structure and wiring structure that can realize odd mode impedance of 50 [Ω] of differential driving with minimum conductor width of about 0.1 [mm] when thinning from 2 [mm] to 0.62 [mm] The ratio of dielectric thickness is 1 by using a PCB stack structure in the order of prepreg-laminate-prepreg or laminate-prepreg-laminate. When the ratio is 2: 1, the maximum impedance of the odd mode of the differential driving can be obtained, and in this structure, the odd mode impedance of the dual-offset stripline is weaker than that of the conventional structure. It can increase 8 ~ 16%.
Description
본 발명은 PCB 적층구조 및 배선구조에 관한 것으로, 특히 프리프레그-라미네이트-프리프레그(Prepreg Laminate - Prepreg 혹은 라미네이트-프리프레그-라미네이트(Laminate Prepreg Laminate 순으로 된 PCB 적층 구조에서 3층 전체 유전체 두께 0.42[mm] ~ 0.62[mm]로 박판화 된 경우 배선 가능한 최소 도체폭 약 0.1[mm]로 차동 구동의 기수모드(Odd Mode) 임피던스 약 50[Ω]을 구현 하도록 하는 PCB 적층구조 및 배선구조에 관한 것이다.BACKGROUND OF THE
도 1 은 종래의 차동 구동 배선의 적층 구조로서, 현재 가장 많이 사용되는 것으로 프리프레그 1(Prepreg 1)(1)의 유전체 두께 : 라미네이트(Laminate 1)(2)의 유전체 두께: 프리프레그(Prepreg 2)(3)의 유전체의 두께 비가 1:1:1 로서, 배선 T+는 차동 구동 배선 플러스(+)를 나타내며, 배선 T-는 차동 구동 배선 마이너스(-)를 나타낸다.1 is a laminated structure of a conventional differential drive wiring, which is most commonly used at present. Dielectric thickness of Prepreg 1 (1): Dielectric thickness of Laminate 1 (2): Prepreg 2 (3), the thickness ratio of the dielectric material is 1: 1: 1, the wiring T + represents the differential drive wiring plus (+), and the wiring T- represents the differential drive wiring minus (-).
도 2 는 종래의 차동 구동 배선의 적층 구조로서, 현재 가끔 사용되며, 라미네이트(Laminate 2)(4)의 유전체 두께 : 프리프레그(Prepreg 3)(5)의 유전체 두께 : 라미네이트(Laminate 3)(6)의 유전체 두께 비가 1:1:1 이다.2 is a laminated structure of a conventional differential drive wiring, which is sometimes used now, and has a dielectric thickness of
도 3 은 차동 구동 배선의 기수모드(Odd Mode) 임피던스 계산을 하기 위한 예시도이다.3 is an exemplary diagram for calculating odd mode impedance of a differential driving wiring.
이 구조에서 상기 차동 구동 배선의 기수모드(Odd Mode) 임피던스를
단,
여기서, C'fo는 기수모드 프린지(Odd mode fringe)정전용량Where C ' fo is the odd mode fringe capacitance
상기 C'fo는 차동구동배선의 기수모드 프린지(Odd mode fringe) 특성 임피던스를 결정하는 한요인으로 여기서, 상기 기수모드 프린지 정전용량은 자동구동배선 한 도체를 +V 전압으로 다른 한 도체를-V 전압으로 대전하였을 때 두 도체 사이에 과측되어지는 정전용량이다.The C ' fo is a factor for determining the odd mode fringe characteristic impedance of the differential drive wiring, wherein the odd mode fringe capacitance is the + V voltage of one conductor of the autonomous driving wiring -V It is the capacitance that is overestimated between two conductors when charged with voltage.
단,
여기서, C'fo는 우수모드 프린지(Even mode fringe)정전용량을 의미하며, 차동구동배선의 우수모드(Even mode fringe)는 특성 임피던스를 결정하는 한 요인으로 상기 우수모드(Even mode fringe) 정전용량은 한 도체를 +V 전압으로 다른한 도체를 +V 전압으로 대전하였을 때 상기 두 도체를 통합하여 관측되어지는 정전용량이다.Herein, C'fo denotes an even mode fringe capacitance, and the even mode fringe of the differential driving wiring is a factor determining the characteristic impedance. Is the capacitance observed by integrating the two conductors when one conductor is charged at + V voltage and the other conductor is at + V voltage.
여기서,
도 3 의 구조에서 전체 유전체 두께 b=0.3[mm], b=0.4[mm], b=0.5[mm]인 각각의 경우 최소 배선폭 W=0.1[mm]로 도체 T+와 T- 사이의 간격 S[mm]를 변화 시키면서 상기 수학식(1)의 기수모드(Odd Mode) 임피던스를 계산한 결과가 도 4 이다.The spacing between conductors T + and T- with minimum wiring width W = 0.1 [mm] for each of the total dielectric thicknesses b = 0.3 [mm], b = 0.4 [mm], b = 0.5 [mm] in the structure of FIG. Fig. 4 shows the result of calculating the odd mode impedance of Equation (1) while changing S [mm].
상기 도 4 에서 기수모드(Odd Mode) 임피던스는 도체 T+와 T- 사이의 간격 S[mm]에 대해 최대점을 가지며 그 최대 임피던스는 전체 유전체 두께 b에서 X:S:Y=1:2:1 일 때 얻어 진다.In Fig. 4, the odd mode impedance has a maximum point for the distance S [mm] between the conductors T + and T- and the maximum impedance is X: S: Y = 1: 2: 1 at the entire dielectric thickness b. Obtained when
종래의 방법 도1 과 도 2 구조에서는 기수모드(Odd Mode) 임피던스가 상대적으로 약 8%~16% 낮은 값이 얻어지는데, 이와같이, 종래의 기술은 프리프레그-라미네이트-프리프레그(Prepreg - Laminate - Prepreg) 혹은 라미네이트-프리프레그-라미네이트(Laminate - Prepreg - Laminate) 순으로 적층 하였으며 이때 유전체 두께의 비는 1:1:1이 일반적이었으며, 기수모드(Odd Mode) 임피던스를 제어 하기 위해서는 각각의 유전체 두께를 증가시켜 제작하였는데, 이렇게 하면 PCB의 전체 적층 두께가 증가 되어 고밀도 실장 및 고밀도 배선이 불가능 하게 된다. 즉, 박판화 한계 상태의 얇은 라미네이트(Laminate)와 얇은 프리프레그(Prepreg)를 사용 할 수가 없었다.Conventional Methods In Figures 1 and 2, the odd mode impedance is relatively low by about 8% to 16%. Thus, the prior art is based on prepreg-laminate-prepreg. Prepreg) or laminate-prepreg-laminate, in which the dielectric thickness ratio is generally 1: 1: 1, and each dielectric thickness is used to control odd mode impedance. In this case, the thickness of PCB is increased, which makes high density mounting and high density wiring impossible. That is, it was not possible to use thin laminates and thin prepregs in the thinning limit state.
따라서, 종래의 기술의 문제점은 첫째, 약 0.1 [mm] 두께의 라미네이트(Laminate)와 약 0.06[mm] 두께의 2매의 프리프레그(Prepreg)를 사용하여 배선 가능한 한계 배선폭 0.1[mm]로도 차동 구동의 기수모드(Odd Mode) 임피던스 50[Ω]을 구현할 수 없다.Therefore, the problem of the prior art is firstly, even with a limit wiring width of 0.1 [mm] that can be wired by using a laminate of about 0.1 [mm] thick and two prepregs of about 0.06 [mm] thick. Odd-mode impedance of differential drive 50 [Ω] cannot be achieved.
둘째, 차동 구동의 기수모드(Odd Mode) 임피던스 50[Ω]을 제작하기 위해서는 한계 배선폭 0.1[mm]에서 Laminate의 두께는 약 0.2[mm] 이상이어야 하며, 2매의 Prepreg의 두께도 약 0.2[mm] 이상이어야 된다. 즉, PCB 3층 전체 적층 두께가 0.6[mm] 이상이 되어야 한다.Second, in order to fabricate the odd mode impedance of 50 [의], the thickness of Laminate should be over 0.2 [mm] at the limit wiring width of 0.1 [mm], and the thickness of the two prepregs should be about 0.2 [mm]. It should be at least [mm]. That is, the total thickness of the three-layer PCB thickness should be 0.6 [mm] or more.
본 발명의 목적은 프리프레그-라미네이트-프리프레그(Prepreg Laminate - Prepreg) 혹은 라미네이트-프리프레그-라미네이트(Laminate Prepreg Laminate) 순으로 된 PCB 적층 구조에서 3층 전체 유전체 두께 0.42[mm] ~ 0.62[mm]로 박판화 된 경우 배선 가능한 최소 도체폭 약 0.1[mm]로 차동 구동의 기수모드(Odd Mode) 임피던스 약 50[Ω]을 구현 하도록 하는 PCB 적층구조 및 배선구조를 제공함에 있다.An object of the present invention is a three-layer total dielectric thickness of 0.42 [mm] to 0.62 [mm] in a PCB laminated structure in the order of prepreg-laminate-prepreg or laminate-prepreg-laminate. ] Is to provide PCB laminate structure and wiring structure to realize odd mode impedance of about 50 [Ω] with minimum conductor width of about 0.1 [mm] for wiring.
상기 목적을 달성하기 위해 본 발명은, 프리프레그-라미네이트-프리프레그(Prepreg - Laminate - Prepreg) 혹은 라미네이트-프리프레그-라미네이트(Laminate - Prepreg - Laminate) 순으로 박판화된 PCB 적층 구조에서, 유전체 두께의 비율을 1:2:1로 형성하고, 그 라미네이트(Laminate) 상하에 한 개의 신호를 동일 진폭이면서 전압극성 혹은 전류흐름방향이 반대인 두 개의 신호로 변환/구동하여 전송하는 각각 상하로 평행하는 듀얼-오프셋 스트립라인(Dual-offset Stripline) 구조의 차동구동배선을 형성하는 것을 특징으로 한다.In order to achieve the above object, the present invention, in the PCB laminate structure laminated in the order of prepreg-laminate-prepreg or laminate-prepreg-laminate, The ratio is 1: 2: 1, and the upper and lower parallels each convert and drive one signal at the top and bottom of the laminate with the same amplitude and opposite voltage polarity or current flow direction. It is characterized by forming a differential drive wiring of the dual-offset stripline structure.
여기서, 상기 차동구동(differential signaling/driving)은 고속 전기 신호를 잡음(noise)이 많은 환경에서 오류없이 전송하기 위하여 한 개의 신호를 동일 진폭이면서 전압극성 혹은 전류흐름방향이 반대인 두 개의 신호로 변환/구동하여 전송하는 방식으로 말하는 것으로, 이러한 구동 형태 방식으로는 GCL(Gunning Transceiver Logic), LVDS(Low Voltage Differential Signal) 등의 표준화 방식이 있으며, 일반잡음 모드(Common mode noise)에 강한 전송 특성을 가지고 있어 100㎐ 이상의 상대적으로 긴 구동거리를 가지는 신호 연결에 사용된다.In this case, the differential signaling / driving converts a signal into two signals having the same amplitude and opposite polarity or current flow in order to transmit a high speed electrical signal without error in a noisy environment. It is a method of driving and transmitting. The driving type includes standardization methods such as GCL (Gunning Transceiver Logic) and Low Voltage Differential Signal (LVDS), and it has strong transmission characteristics against common mode noise. It is used for signal connection with relatively long drive distance of more than 100㎐.
따라서 상기 '차동구동배선'은 상기 차동구동 신호를 전송할 수 있는 배선 구조를 의미하는데, 이때 상기 차동구동배선 구조가 가져야 할 전기적 특성들을 보면 다음과 같다.Accordingly, the “differential drive wiring” refers to a wire structure capable of transmitting the differential drive signal, wherein the electrical characteristics that the differential drive wiring structure should have are as follows.
- 두 개의 도체로 구성됨.-Consisting of two conductors.
- 두 개의 도체가 쌍대성 구조를 가져야 함, 즉 두 개의 도체의 중간에서 각각의 도체를 바라보았을때 각각의 도체들이 가지는 전기적 환경은 동일하여야함,The two conductors must have a dual structure, ie the electrical environment of each conductor must be identical when looking at each conductor in the middle of the two conductors,
- 두 개의 도체가 가지는 기수모드(Off mode) 특성 임피던스는 균일하며, 특성 임피던스 값은 "차동구동" 신호원의 출력 임피던스의 공액(conjugate) 값과 같아야 함.The off mode characteristic impedance of the two conductors is uniform and the characteristic impedance value must be equal to the conjugate value of the output impedance of the "differentially driven" signal source.
본 발명은 박판화된 다층 PCB에서 차동구동의 기수모드(Off Mode) 임피던스를 50[Ω]으로 제어하기 위한 PCB 적층 구조와 배선 구조로 구성된다.The present invention is composed of a PCB laminated structure and a wiring structure for controlling the off mode impedance of the differential driving to 50 [Ω] in a thin multilayer PCB.
도 1 은 종래의 차동 구동 배선의 적층 구조의 단면도.1 is a cross-sectional view of a laminated structure of a conventional differential drive wiring.
도 2 는 종래의 차동 구동 배선의 적층 구조의 단면도.2 is a cross-sectional view of a laminated structure of a conventional differential drive wiring.
도 3 은 차동 구동 배선의 기수모드(Odd Mode) 임피던스 계산을 하기 위한 예시도.3 is an exemplary diagram for calculating odd mode impedance of a differential drive wiring;
도 4 는 차동 배선의 간격 S[mm]의 변화에 대한 기수모드(Odd Mode) 임피던스 계산 결과을 보인 예시도.4 is an exemplary diagram showing an odd mode impedance calculation result for a change in the interval S [mm] of the differential wiring.
도 5 는 고안된 차동 구동 배선의 적층 구조의 단면도.5 is a cross-sectional view of the laminated structure of the designed differential drive wiring.
도 6 은 고안된 차동 구동 배선의 적층 구조의 단면도.6 is a cross-sectional view of a laminated structure of the designed differential drive wiring.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 프리프레그 1 2 : 라미네이트 11:
3 : 프리프레그 2 4 : 라미네이트 23:
5 : 프리프레그 3 6 : 라미네이트 35:
11 : 프리프레그 4 12 : 라미네이트 411:
13 : 프리프레그 5 14 : 라미네이트 513:
15 : 프리프레그 6 16 : 라미네이트 615:
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 5 는 본 발명의 실시예에 의한 차동 구동 배선의 적층 구조의 단면도를 도시한 것이다.5 is a sectional view showing a laminated structure of the differential drive wiring according to the embodiment of the present invention.
도 5 에 도시된 바와같이, PCB 적층 구조는 프리프레그 4(Prepreg 4)(11)의 유전체 두께 : 라미네이트 4(Laminate 4)(12)의 유전체 두께 : 프리프레그 5(Prepreg 5)(13)의 유전체 두께는 1 : 2 : 1 이며, 상기 Prepreg 4의 유전체 두께, Laminate 4의 유전체 두께, Prepreg 5의 유전체 두께의 합인 PCB 3층 전체 유전체 두께범위는 0.42[mm] 에서 0.62[mm] 범위이다.As shown in FIG. 5, the PCB stacking structure has a dielectric thickness of
상기 차동 구동 배선(T+,T-)은 각각 상하로 평행하는 듀얼-오프셋 스프립라인(Dual-offset Stripline) 구조를 갖으며, 상기 1 : 2 :1 적층구조는 일반적으로 많이 사용하는 에폭시 적층 수치 기판(Fiber laminated epoxy Resin, FX-4) 혹은 FR-4 유전체 혹은 전자회로 기판에 사용하는 다른 유전체에도 그대로 적용할 수 있으며, 한계 상태의 약 0.1 [mm] 두께의 Laminate 4와 약 0.06[mm] 두께의 2매의 Prepreg 4 및 Prepreg 5를 사용하여 유전체 두께의 비율은 1:2:1로 적층 할 수 있으며, 상기 듀얼-오프셋 스트립라인(Dual-offset Stripline) 구조의 접지면(Ground Plane)은 접지면(Ground Plane) 혹은 전위면이 된다.The differential driving wirings (T +, T-) have a dual-offset stripline structure that is parallel to each other up and down, and the 1: 2: 1 stack structure is a commonly used epoxy laminated numerical substrate (Fiber laminated epoxy Resin, FX-4) or FR-4 dielectrics or other dielectrics used in electronic circuit boards, and can be applied as they are. Laminate 4 with a thickness of about 0.1 [mm] and about 0.06 [mm] thick. Dielectric thickness ratio of 1: 2: 1 can be stacked by using Prepreg 4 and Prepreg 5, and the ground plane of the dual-offset stripline structure is grounded. It can be a ground plane or a potential plane.
도 6 은 본 발명의 실시예에 의한 차동 구동 배선의 적층 구조의 단면도를 도시한 것이다.6 is a cross-sectional view of the laminated structure of the differential drive wiring according to the embodiment of the present invention.
도 6 에 도시된 바와같이, PCB 적층 구조는 Laminate 5(14)의 유전체 두께: Prepreg 6(15)의 유전체 두께 : Laminate 6(16)의 유전체 두께는 1 : 2 : 1 이다.As shown in FIG. 6, the PCB laminate structure has a dielectric thickness of Laminate 5 (14): Dielectric thickness of Prepreg 6 (15): Dielectric thickness of Laminate 6 (16) is 1: 2: 1.
Laminate 5의 유전체 두께, Prepreg 6의 유전체 두께 및 Laminate 6의 유전체 두께의 합인 FR-4 PCB 3층 전체 유전체 두께범위는 0.42[mm] ~ 0.62[mm] 로 한다.The total dielectric thickness of the FR-4
차동 구동 배선(T+,T-)은 각각 상하로 평행하는 듀얼-오프셋 스트립라인(Dual-offset Stripline) 구조를 갖는다.The differential driving wirings T + and T- have a dual-offset stripline structure that is parallel to each other vertically.
상기 1 : 2 :1 적층구조는 일반적으로 많이 사용하는 FR-4 유전체 혹은 다른 유전체에도 그대로 적용할 수 있다.The 1: 2: 1 stacked structure can be applied to FR-4 dielectrics or other dielectrics commonly used.
상기 듀얼-오프셋 스트립라인(Dual-offset Stripline)의 접지면(Ground Plane)은 접지면(Ground Plane) 혹은 전위면이 된다.The ground plane of the dual-offset stripline may be a ground plane or a potential plane.
본 발명은 Prepreg - Laminate - Prepreg 혹은 Laminate - Prepreg - Laminate 순으로 된 FR-4 PCB 적층 구조에서 3층 전체 유전체 두께 0.42[mm] ~ 0.62[mm]로 박판화 된 경우 배선 가능한 최소 도체폭 약 0.1[mm]로 차동 구동의 기수모드(Odd Mode) 임피던스 약 50[Ω]을 구현 할 수 있는 효과가 있다.The present invention is a minimum conductor width of about 0.1 [when thinned to a total thickness of 0.42 [mm] to 0.62 [mm] in a three-layer dielectric layer in a FR-4 PCB stack structure of Prepreg-Laminate-Prepreg or Laminate-Prepreg-Laminate. mm] has the effect of realizing an odd mode impedance of about 50 [Ω].
본 발명은 Prepreg - Laminate - Prepreg 혹은 Laminate - Prepreg - Laminate 순으로 된 PCB 적층 구조에서 유전체 두께의 비율이 1:2:1일 때 차동 구동의 기수모드(Odd Mode) 임피던스가 최대이며, 적층시 이 구조에서 기수모드(Odd Mode) 임피던스는 종래의 방법 보다 약 8%~16% 증가하는 효과가 있다.According to the present invention, the odd mode impedance of the differential driving is maximum when the ratio of dielectric thickness is 1: 2: 1 in the PCB laminate structure of Prepreg-Laminate-Prepreg or Laminate-Prepreg-Laminate. In the structure, odd mode impedance is increased by about 8% to 16% over the conventional method.
본 발명은 한계 상태의 약 0.1 [mm] 두께의 Laminate와 약 0.06[mm] 두께의 2매의 Prepreg를 사용하여 유전체 두께의 비율은 1:2:1로 적층 할 수 있는 효과가 있다.The present invention has an effect of stacking a dielectric thickness of 1: 2: 1 using a laminate of about 0.1 [mm] thick and two prepregs of about 0.06 [mm] thick in a limit state.
본 발명은 제작 가능한 한계 배선폭 0.1[mm] 이상으로도 임피던스 제어가 가능한 효과가 있다.The present invention has the effect that impedance control is possible even with a limit wiring width of 0.1 [mm] or more.
본 발명은 고안된 유전체 두께 1:2:1 적층 구조는 일반적으로 많이 사용하는 FR-4 유전체 혹은 다른 유전체에도 그대로 적용 할 수 있는 효과가 있다.Inventive dielectric thickness 1: 2: 1 laminated structure has the effect that can be applied to the FR-4 dielectric or other dielectrics commonly used.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970071652A KR100279733B1 (en) | 1997-12-22 | 1997-12-22 | PCB stacking and wiring structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970071652A KR100279733B1 (en) | 1997-12-22 | 1997-12-22 | PCB stacking and wiring structure |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990052203A KR19990052203A (en) | 1999-07-05 |
KR100279733B1 true KR100279733B1 (en) | 2001-02-01 |
Family
ID=66090837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970071652A KR100279733B1 (en) | 1997-12-22 | 1997-12-22 | PCB stacking and wiring structure |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100279733B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100643231B1 (en) * | 2004-10-01 | 2006-11-10 | 삼성전자주식회사 | 4 layer printed circuit board |
CN112165854A (en) * | 2020-10-21 | 2021-01-01 | 宜兴硅谷电子科技有限公司 | Interlayer alignment visual monitoring method |
-
1997
- 1997-12-22 KR KR1019970071652A patent/KR100279733B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990052203A (en) | 1999-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8058956B2 (en) | High frequency and wide band impedance matching via | |
US7515015B2 (en) | High speed signal transmission structure | |
CA2199655C (en) | Air-dielectric stripline | |
US6787710B2 (en) | Wiring board and a method for manufacturing the wiring board | |
US7436267B2 (en) | Microstrip line dielectric overlay | |
CN1313722A (en) | Multi-layer printed circuit board and method for measuring impendance thereof | |
EP3201997B1 (en) | High frequency rj45 plug with non-continuous planes for cross talk control | |
US6225568B1 (en) | Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time | |
US6683260B2 (en) | Multilayer wiring board embedded with transmission line conductor | |
KR100279733B1 (en) | PCB stacking and wiring structure | |
US5270672A (en) | Connecting arrangement for providing a releasable connection between two striplines | |
JPH0799397A (en) | Printed board structure | |
US20020153164A1 (en) | Multi-layer circuit board | |
JP2001144452A (en) | Multilayered printed board | |
EP1568099B1 (en) | A circuit that taps a differential signal | |
CN211457494U (en) | Flexible circuit board | |
US6326557B1 (en) | Multi-layer circuit board | |
US20060125571A1 (en) | Radiation noise suppression circuit for differential transmission line | |
JP2008211240A (en) | Multi-level circuit substrate, method for manufacturing the same and method for adjusting characteristic impedance therefor | |
US6384340B1 (en) | Multi-layer circuit board | |
US20030123238A1 (en) | Enhanced PCB and stacked substrate structure | |
JP2664589B2 (en) | Multilayer wiring board | |
JP2006086825A (en) | Multi-layer wiring board and signal stabilization method | |
JPH0525194B2 (en) | ||
JP3341786B2 (en) | Balanced transmission line |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20031030 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |