KR100279580B1 - Luminance Control Circuit of Display Device - Google Patents
Luminance Control Circuit of Display Device Download PDFInfo
- Publication number
- KR100279580B1 KR100279580B1 KR1019930007302A KR930007302A KR100279580B1 KR 100279580 B1 KR100279580 B1 KR 100279580B1 KR 1019930007302 A KR1019930007302 A KR 1019930007302A KR 930007302 A KR930007302 A KR 930007302A KR 100279580 B1 KR100279580 B1 KR 100279580B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- display device
- output
- unit
- screen
- Prior art date
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
Abstract
본 발명은 디스플레이 장치의 주변휘도를 증가 및 제어하는 것에 관한 것으로, 일반적으로 사용되고 있는 종래의 디스플레이 장치에는, 광원(브라운관 형에서는 전자총)에서 비데오 신호가 발생하면 빛은 직진하게 되고 가지고 있는 에너지는 동일함으로써 화면에 대하여 직진방향으로 방출 또는 반사되는 양이 동일하다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to increasing and controlling the ambient luminance of a display device. In the conventional display device, which is generally used, when a video signal is generated from a light source (electron gun in a brown tube type), the light goes straight and energy is the same As a result, the amount emitted or reflected in the straight direction with respect to the screen is the same.
그러나, 실제 관측자의 눈에 들어오는 광량은 중심부에서는 전량이 들어오지만 주변부에서는 벡터량만큼 적게 들어오게 되므로 주변부위는 중심에 비하여 어둡게 되며, 화면에서의 휘도층이 발생하고 주위 빛 반사에 따른 휘도가 저하하는 결함을 가지고 있다.However, the amount of light that enters the viewer's eye is all in the center but less in the periphery as the amount of vector, so the periphery is darker than the center, and the luminance layer is generated on the screen. It has a flaw
이에 따라 본 발명의 목적은 상기와 같은 종래의 디스플레이 장치에 따르는 결함을 해결하고자, 비데오 신호를 변화시키거나 디스플레이 장치의 제어, 가속 그리드의 전압을 변경시킴으로써 화면의 전영역에 대한 밝기를 조절하여 선명한 화상을 재현하며, 휘도층이 생기거나 시야가 협소 또는 빛의 반사에 대한 선명도 저하등을 제거하는 디스플레이 장치의 휘도 제어회로를 제공하는데 있다.Accordingly, an object of the present invention is to solve the defects of the conventional display device as described above, by controlling the brightness of the entire area of the screen by changing the video signal, the control of the display device, the voltage of the acceleration grid The present invention provides a luminance control circuit of a display device that reproduces an image and removes a luminance layer, a narrow field of view, or a decrease in sharpness of light reflection.
Description
제1도는 종래의 디스플레이장치에서의 중심부와 주변부의 광량의 관계도.1 is a relationship diagram of the amount of light in the central portion and the peripheral portion in the conventional display device.
제2도는 종래의 비데오 화면신호의 설명도.2 is an explanatory diagram of a conventional video screen signal.
제3도는 본 발명 디스플레이 장치의 휘도 제어회로에 따른 디스플레이 장치의 광량 관계도.3 is a light quantity relationship diagram of a display device according to the luminance control circuit of the display device of the present invention.
제4도는 본 발명에 따른 비데오 화면신호의 설명도.4 is an explanatory diagram of a video screen signal according to the present invention;
제5도는 본 발명 디스플레이 장치의 휘도 제어회로의 블록 구성도.5 is a block diagram of a luminance control circuit of the display device of the present invention.
제6도는 제5도의 상세 회로도.6 is a detailed circuit diagram of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 비데오 처리부 20 : 동기검출부10: video processing unit 20: synchronous detection unit
30 : 삼각파 발생부 40 : 파라볼라 발생부30: triangle wave generator 40: parabola generator
50 : 진폭조절부 60 : 마이콤50: amplitude control unit 60: micom
본 발명은 디스플레이 장치의 주변휘도의 제어에 관한 것으로, 특히 대형화면에서 화면의 주위 부분이 어두워지는 것을 방지하는데 적당하도록 한 디스플레이 장치의 휘도 제어회로에 관한 것이다BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the control of ambient luminance of a display device, and more particularly to a luminance control circuit of a display device adapted to prevent darkening of peripheral portions of a screen on a large screen.
일반적으로 사용되고 있는 종래의 디스플레이 장치에서는 제1도에 도시된 바와 같이, 광원(브라운관 형에서는 전자총)에서 비데오 신호가 발생하면 빛은 직진하게 되고 가지고 있는 에너지는 동일함으로써 화면에 대하여 직진방향으로 방출 또는 반사되는 광량이 동일하게 된다In the conventional display apparatus, which is generally used, as shown in FIG. 1, when a video signal is generated from a light source (electron gun in a brown tube type), the light goes straight and the energy is the same so that it is emitted in a straight direction with respect to the screen. The amount of reflected light is the same
그러나, 실제 관측자의 눈에 들어오는 광량은 중심부에서는 전량이 들어오지만 주변부에서는 벡터량만큼 적게 들어오게 되므로 주변부위는 중심에 비하여 어둡게 된다.However, the amount of light entering the eye of the actual observer comes in full at the center but less at the periphery as the amount of vector, so the periphery is darker than the center.
제2도는 광원에서 발생되어 화면에 나타나게 하는 전자량의 분포를 나타낸 것으로, 주변 및 중앙에서 발생되는 양이 동일하다.2 is a diagram showing a distribution of electrons generated from a light source and displayed on a screen, and the amounts generated in the surrounding and the center are the same.
그러나, 이러한 디스플레이 장치는 화면에서의 휘도층이 발생하고 주위 빛 반사에 따른 휘도가 저하하는 결함을 가지고 있다.However, such a display device has a defect in that a luminance layer is generated on the screen and luminance decreases due to reflection of ambient light.
이에 따라, 본 발명의 목적은 상기와 같은 종래의 디스플레이 장치에 따르는 결함을 해결하고자, 비데오 신호를 변화시키거나 디스플레이 장치의 제어 그리드 또는 가속 그리드의 전압을 변경시킴으로써 화면의 전영역에 대한 밝기를 조절하여 선명한 화상을 재현하며, 휘도층이 생기거나 시야가 협소 또는 빛의 반사에 대한 선명도 저하등을 제거하는 디스플레이 장치의 휘도 제어회로를 제공하는데 있다.Accordingly, an object of the present invention is to adjust the brightness of the entire area of the screen by changing the video signal or by changing the voltage of the control grid or acceleration grid of the display device to solve the defects according to the conventional display device as described above The present invention provides a brightness control circuit of a display device that reproduces a clear image and removes a brightness layer, a narrow field of view, or a decrease in sharpness of light reflection.
본 발명은 제3도에 도시한 바와 같이 관측자의 눈에 들어오는 광량을 디스플레이 장치의 중앙과 주변부위에서 같게 하여 주위 휘도를 개선시키며, 이러한 작용을 위하여 제4도에 도시한 바와 같이 화면의 중심부에 대한 신호의 크기와 화면의 주변부에 대한 신호의 상대적 크기가 파라볼라(parabola) 즉, 포물선의 형태를 갖도록 비데오 화면 신호를 변조시키게 된다.As shown in FIG. 3, the present invention improves ambient luminance by equalizing the amount of light entering the observer's eye at the center and the peripheral portion of the display device, and for this effect, as shown in FIG. The video screen signal is modulated such that the magnitude of the signal and the relative magnitude of the signal with respect to the periphery of the screen have a parabola, that is, a parabolic shape.
제5도는 이러한 작용을 달성하기 위한 본 발명의 회로에 대한 블록 구성도로서, 비데오 영상신호(Vin)를 처리하는 비데오 처리부(10)와, 상기 비데오 영상신호(Vin)로부터 동기신호를 검출하는 동기검출부(20)와, 상기 동기검출부(20)의 출력신호를 입력받아 동기가 발생될 때 마다 삼각파를 발생시키는 삼각파 발생부(30)와, 상기 삼각파 발생부(30)로부터 발생된 삼각파를 입력받아 마이콤(60)의 밸런스 제어에 따라 좌우의 밸런스가 조정된 파라볼라파를 발생시키는 파라볼라 발생부(40)와, 상기 파라볼라 발생부(40)로부터 출력되는 파라볼라파를 입력받아 상기 마이콤(60)의 이득 제어에 따라 그 진폭을 조절하는 진폭조절부(50)로부터 출력되는 파라볼라파와 합성하여 화면 중심과 주변부의 밝기가 동일한 화면을 형성하는 디스플레이부(70)로 구성된다.5 is a block diagram of a circuit of the present invention for achieving such an operation, and includes a video processing unit 10 for processing a video image signal Vin and a synchronization signal for detecting a synchronization signal from the video image signal Vin. Receives the detection unit 20, the output signal of the synchronous detection unit 20 receives a triangular wave generator 30 for generating a triangular wave every time synchronization is generated, and receives a triangular wave generated from the triangular wave generator 30 In accordance with the balance control of the microcomputer 60, the parabola generator 40 for generating the left and right balance of the parabola wave is adjusted, and the parabola wave output from the parabola generator 40 receives the gain of the microcomputer 60 The display unit 70 combines with the parabola wave output from the amplitude adjusting unit 50 to adjust the amplitude according to the control, and forms a screen having the same brightness as the center and the periphery of the screen.
한편, 제6도는 상기 제5도에 대한 상세 회로도로서, 삼각파 발생부(30)는 동기신호가 콘덴서(C1,C2)와 저항(R1,R2)을 통하여 트랜지스터(Q1)의 베이스에 인가되고, 상기 트랜지스터(Q1)의 콜렉터는 저항(R3)을 통해서는 전원(Vcc)에 연결됨과 아울러 저항(R4)을 통해 트랜지스터(Q2)의 베이스에 연결되며, 상기 트랜지스터(Q2)의 에미터에는 전원(Vcc)이 연결되고 콜렉터는 콘덴서(C3) 및 저항(R5)에 연결되어 구성된다.6 is a detailed circuit diagram of FIG. 5, in which the triangular wave generator 30 applies a synchronization signal to the base of the transistor Q1 through the capacitors C1 and C2 and the resistors R1 and R2. The collector of the transistor Q1 is connected to the power supply Vcc through the resistor R3 and to the base of the transistor Q2 through the resistor R4, and to the emitter of the transistor Q2. Vcc) is connected and the collector is configured to be connected to the capacitor (C3) and the resistor (R5).
그리고, 파라볼라 발생부(40)는 상기 삼각파 발생부(30)의 출력이 트랜지스터(Q9)의 베이스측에 인가됨과 아울러 차동증폭회로를 구성하는 트랜지스터(Q3,Q5)의 베이스측에 인가되며, 상기 트랜지스터(Q3)의 출력단에는 트랜지스터(Q4)가 결합되어 구성된다.In addition, the parabolic generator 40 is applied to the base side of the transistors Q3 and Q5 constituting the differential amplifier circuit while the output of the triangular wave generator 30 is applied to the base side of the transistor Q9. The transistor Q4 is coupled to the output terminal of the transistor Q3.
한편, 진폭조절부(50)는 트랜지스터(Q6,Q7)가 차동증폭회로를 구성하며, 상기 트랜지스터(Q7)의 베이스측에는 상기 파라볼라 발생부(40)의 트랜지스터(Q4)의 에미터 출력신호가 인가되며, 그 콜렉터로부터 화면을 제어하기 위한 신호가 출력되게 구성된다.On the other hand, in the amplitude adjusting unit 50, the transistors Q6 and Q7 constitute a differential amplifier circuit, and the emitter output signal of the transistor Q4 of the parabolic generator 40 is applied to the base side of the transistor Q7. And a signal for controlling the screen from the collector.
그리고, 마이콤(60)으로부터 밸런스 조절신호(VB)가 상기 파라볼라 발생부(40)의 트랜지스터(Q9)의 베이스측에 인가되고, 이득조절신호(VG)가 상기 진폭조절부(50)의 트랜지스터(Q10)의 베이스측에 인가되며, 레벨조절신호(VL)가 상기 트랜지스터(Q7)의 콜렉터 출력과 함께 디스플레이부(70)로 인가된다.Then, the balance control signal V B is applied from the microcomputer 60 to the base side of the transistor Q9 of the parabolic generator 40, and the gain control signal V G is applied to the amplitude control unit 50. It is applied to the base side of the transistor Q10, and the level control signal V L is applied to the display unit 70 together with the collector output of the transistor Q7.
상기와 같이 구성한 본 발명의 디스플레이 장치의 주변휘도 제어회로에 대하여 그 동작과 작용효과를 상세히 설명하면 다음과 같다.The operation and operational effects of the peripheral luminance control circuit of the display device according to the present invention configured as described above will be described in detail as follows.
먼저, 비데오 영상신호(Vin)가 입력되면 그 비데오영상 신호(Vin)는 비데오처리부(10)로 공급되고 콤포지트 동기성분을 갖는 비데오 신호는 동기 검출부(20)에 입력되어 수직 및 수평동기신호로 분리되어 삼각파 발생부(30)로 공급된다.First, when the video image signal Vin is input, the video image signal Vin is supplied to the video processor 10, and the video signal having the composite sync component is input to the sync detector 20 and separated into vertical and horizontal sync signals. And supplied to the triangular wave generator 30.
상기 동기 검출부(20)에서 분리된 동기신호는 저항(R1,R2), 콘덴서(C1,C2)를 통하면서 미분되어 트랜지스터(Q1)의 베이스에 공급된다. 따라서, 동기신호가 공급될 때 트랜지스터(Q1,Q2)가 동작되므로 콘덴서(C3)에 전하를 충전하고 동기펄스가 공급되지 않을 때 저항(R5)을 통해 방전됨으로써 삼각파를 발생시키게 된다.The sync signal separated by the sync detector 20 is differentiated while being supplied through the resistors R1 and R2 and the capacitors C1 and C2 and supplied to the base of the transistor Q1. Accordingly, since the transistors Q1 and Q2 are operated when the synchronization signal is supplied, the capacitor C3 is charged and discharged through the resistor R5 when the synchronization pulse is not supplied to generate triangular waves.
이렇게 삼각파 발생부(30)에서 발생된 삼각파는 콘덴서(C4,C5)를 통하여 트랜지스터(Q3,Q9)의 베이스에 공급되며, 트랜지스터(Q5)의 베이스에는 저항(R10)과 제너 다이오드(D2)에 의한 기준 바이어스가 걸리게 된다. 따라서, 트랜지스터(Q3),(Q5)는 차동증폭 동작되어 파라볼라 파형이 형성되는데, 트랜지스터(Q5)에 걸린 바이어스와 마이콤(60)으로부터의 밸런스 조정전압(VB)에 따라 위치에 따른 좌우 밸런스가 보정된 파라볼라 파형이 트랜지스터(Q3)의 콜렉터에서 얻어지게 된다.The triangular wave generated by the triangular wave generator 30 is supplied to the bases of the transistors Q3 and Q9 through the capacitors C4 and C5. The base of the transistor Q5 is provided to the resistor R10 and the zener diode D2. Reference bias is applied. Thus, the transistor (Q3), (Q5) is operated differential amplifier the parabola waveform is formed, the right and left balance of the position in accordance with balance adjustment voltage (V B) from the bias and the microcomputer 60 is taken to the transistor (Q5) is The corrected parabola waveform is obtained at the collector of transistor Q3.
이렇게 보정된 파라볼라 파형은 저항(R8)을 통하여 트랜지스터(Q4)의 베이스에 인가되어 그의 에미터에 출력되고, 이 출력신호는 저항(R19) 및 콘덴서(C8)를 통해 트랜지스터(Q7)의 베이스에 공급되어, 트랜지스터(Q6)의 베이스에 인가되는 기준 바이어스와 차동증폭되며, 이때 마이콤(60)으로부터의 이득조절전압(VG)이 저항(R16)을 통하여 트랜지스터(Q10)를 통한 전류량을 제어함으로써 트랜지스터(Q7)의 콜렉터에서는 진폭 조정된 최종 파라볼라 파형이 얻어지게 된다.The parabolic waveform thus corrected is applied to the base of transistor Q4 through resistor R8 and output to its emitter, and this output signal is applied to the base of transistor Q7 through resistor R19 and capacitor C8. Supplied and differentially amplified from a reference bias applied to the base of transistor Q6, whereby gain control voltage V G from microcomputer 60 controls the amount of current through transistor Q10 through resistor R16. In the collector of transistor Q7, an amplitude adjusted final parabola waveform is obtained.
이 파형은 콘덴서(C9)를 통해 바이패스되어 마이콤(60)으로부터 출력되는 레벨조절전압(VL)만큼 상승시켜 디스플레이부(70)에 인가하고, 이에따라 비데오처리부(10)를 통해 나오는 비데오 전압을 변화시켜 디스플레이 장치의 캐소드에 공급하거나, 제어 그리드 또는 가속 그리드 전압을 제어하여 화면의 중앙부와 주변부의 광량이 동일하도록 밝기를 제어하게 된다.The waveform is bypassed through the condenser C9 and raised by the level control voltage V L output from the microcomputer 60 to the display unit 70, thereby applying the video voltage output through the video processing unit 10. The brightness of the screen is changed to be supplied to the cathode of the display device, or the control grid or the acceleration grid voltage is controlled so that the amount of light in the center and the periphery of the screen is the same.
따라서, 종래 기술에서는 입력된 신호를 그대로 출력까지 증폭함으로써 화면 영상의 휘도층이 발생하였으나, 본 발명의 회로는 좌우의 밸런스가 조정되고 진폭이 조절된 파라볼라파에 의해 비데오 신호 또는 제어, 가속 그리드의 전압을 변경시킴으로써 화면의 전영역에서의 밝기를 조절가능하여 선명한 화상을 재현하며, 모든 디스플레이 장치에 적용함으로써 휘도층이 생기거나 시야가 협소 또는 빛의 반사에 대한 선명도 저하등의 관계를 모두 해결할 수 있게 된다.Therefore, in the related art, the luminance layer of the screen image is generated by amplifying the input signal as it is to the output. However, the circuit of the present invention uses a parabola wave with the left and right balances adjusted and the amplitude of the video signal, the control and the acceleration grid. By changing the voltage, the brightness of the entire area of the screen can be adjusted to reproduce clear images.Apply to all display devices, the luminance layer, narrow field of view, or sharpness deterioration in reflection of light can be solved. Will be.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930007302A KR100279580B1 (en) | 1993-04-29 | 1993-04-29 | Luminance Control Circuit of Display Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930007302A KR100279580B1 (en) | 1993-04-29 | 1993-04-29 | Luminance Control Circuit of Display Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940025212A KR940025212A (en) | 1994-11-19 |
| KR100279580B1 true KR100279580B1 (en) | 2001-04-02 |
Family
ID=67137281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930007302A KR100279580B1 (en) | 1993-04-29 | 1993-04-29 | Luminance Control Circuit of Display Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100279580B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62193465A (en) * | 1986-02-20 | 1987-08-25 | Nec Home Electronics Ltd | Correction device for peripheral luminance of television receiver |
-
1993
- 1993-04-29 KR KR1019930007302A patent/KR100279580B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62193465A (en) * | 1986-02-20 | 1987-08-25 | Nec Home Electronics Ltd | Correction device for peripheral luminance of television receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940025212A (en) | 1994-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164829A (en) | Scanning velocity modulation type enhancement responsive to both contrast and sharpness controls | |
| CA1086855A (en) | Video signal reproducing apparatus with electron beam scanning velocity modulation | |
| KR950028463A (en) | TV receiver | |
| JP2551984B2 (en) | Scanning electron microscope | |
| JPS6359310B2 (en) | ||
| US2571306A (en) | Cathode-ray tube focusing system | |
| KR100279580B1 (en) | Luminance Control Circuit of Display Device | |
| US5596375A (en) | Automatic brightness control apparatus for a monitor | |
| US5416818A (en) | X-ray TV camera having function to switch a visual field of X-ray image | |
| US4356436A (en) | Picture display device | |
| KR950035364A (en) | Automatic Kinescope Bias Control Unit | |
| US5942861A (en) | Front/back porch voltage-regulator of vertical focus control signal | |
| US6072540A (en) | Brightness control apparatus for video display appliance | |
| US5333019A (en) | Method of adjusting white balance of CRT display, apparatus for same, and television receiver | |
| JPH0594146A (en) | Luminance control circuit | |
| KR100283561B1 (en) | Automatic correction device for luminance uniformity of cathode ray tube | |
| US6377317B1 (en) | Method and apparatus for correcting color component focusing in a rear-projection television set | |
| US3763316A (en) | Dynamic focusing circuits for cathode ray tubes | |
| KR960015834B1 (en) | Corresting circuit of multi screen television | |
| US5103219A (en) | Picture signal processing circuit for improving high-frequency picture resolution upon picture signal display | |
| KR930003485B1 (en) | Blanking Pulse Control Circuit of TV | |
| KR970007536B1 (en) | Doming preventing system in image apparatus | |
| JP3407677B2 (en) | Speed modulation circuit | |
| KR830002172B1 (en) | Auto kinescope bias device | |
| JP2505821Y2 (en) | Video output circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |