KR100278832B1 - Method of forming an anti reflection film in a semiconductor device - Google Patents

Method of forming an anti reflection film in a semiconductor device Download PDF

Info

Publication number
KR100278832B1
KR100278832B1 KR1019970081155A KR19970081155A KR100278832B1 KR 100278832 B1 KR100278832 B1 KR 100278832B1 KR 1019970081155 A KR1019970081155 A KR 1019970081155A KR 19970081155 A KR19970081155 A KR 19970081155A KR 100278832 B1 KR100278832 B1 KR 100278832B1
Authority
KR
South Korea
Prior art keywords
film
forming
semiconductor device
silicon oxide
partially oxidized
Prior art date
Application number
KR1019970081155A
Other languages
Korean (ko)
Other versions
KR19990060909A (en
Inventor
신동선
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970081155A priority Critical patent/KR100278832B1/en
Publication of KR19990060909A publication Critical patent/KR19990060909A/en
Application granted granted Critical
Publication of KR100278832B1 publication Critical patent/KR100278832B1/en

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

본 발명은 반도체 소자의 반사 방지막 형성 방법에 관한 것이다.The present invention relates to a method for forming an antireflection film of a semiconductor device.

2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention

전도성막 상부에 실리콘 산화막이 형성된 구조는 보강/상쇄 간섭이 커짐으로 반사도를 감소시키기 위해서 증착하는 기존의 질화막이나 산화질화막은 보다 높은 흡수율이나 두께를 요구하게 되지만 질화막이나 산화질화막의 흡수율은 1.0 이하 정도의 낮은 수준이므로 이들의 반사도를 감소시키기 위해서는 두께를 증가시켜야 한다. 그러나, 두께를 증가시킬 경우 식각 공정이 어려워질 뿐만 아니라 소자의 성능을 열화시키게 된다.In the structure in which the silicon oxide film is formed on the conductive film, the existing nitride film or oxynitride film which is deposited to reduce the reflectance due to the increase of reinforcement / cancellation interference is required, but the absorption rate of the nitride film or oxynitride film is about 1.0 or less. Because of the low level of, the thickness must be increased to reduce their reflectivity. However, increasing the thickness not only makes the etching process difficult, but also degrades the performance of the device.

3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention

본 발명에서는 전도성막 및 실리콘 산화막이 형성된 구조 상부에 부분적으로 산화된 비정질 실리콘막을 형성하여 감광막 패턴을 형성하기 위한 노광 공정시 반사되는 광을 흡수하게 하므로써 균일도가 향상된 초미세 선폭의 패턴을 형성할 수 있다.In the present invention, by forming a partially oxidized amorphous silicon film on the structure where the conductive film and the silicon oxide film are formed to absorb the reflected light during the exposure process to form a photoresist pattern, it is possible to form an ultrafine line width pattern with improved uniformity. have.

Description

반도체 소자의 반사 방지막 형성 방법{Method of forming an anti reflection film in a semiconductor device}Method of forming an anti reflection film in a semiconductor device

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 전도성막 상부에 실리콘 산화막이 형성된 구조에 부분적으로 산화된 비정질 실리콘막을 형성하므로써 패턴화 공정을 실시할 때 균일한 선폭의 패턴을 형성할 수 있는 반도체 소자의 반사 방지막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. In particular, a semiconductor having a uniform line width pattern can be formed when a patterning process is performed by forming an amorphous silicon film partially oxidized in a structure in which a silicon oxide film is formed on a conductive film. A method of forming an anti-reflection film of an element.

반도체 소자가 고집적화 될수록 소자의 선폭이 작아지므로 패턴화에 어려움이 있다. 전도성막을 작은 선폭으로 패턴화하기 위해서는 분해능이 좋아야 하며, 분해능은 광회절 정도와 비례한다. 광회절 현상은 선폭이 작아질수록, 광의 파장이 길어질수록 심해지므로 이때의 분해능은 떨어지게 된다. 이러한 문제를 해결하여 보다 작은 선폭을 구현하기 위해서는 보다 짧은 파장의 광을 사용하여야 한다.As the semiconductor device is highly integrated, the line width of the device is smaller, which makes it difficult to pattern. In order to pattern the conductive film with a small line width, the resolution must be good, and the resolution is proportional to the degree of optical diffraction. The optical diffraction phenomenon becomes worse as the line width becomes smaller and the wavelength of light becomes longer, so the resolution at this time is inferior. In order to solve this problem and realize a smaller line width, light of shorter wavelength should be used.

그러나, 광파장이 짧아지면 전도성막의 반사율은 커지게 된다. 반사율이 커지게 되면 감광막을 통한 보강/상쇄 간섭에 의해 선폭의 불균일을 초래하게 된다. 그러므로 반사율을 감소시킬 목적으로 질화막이나 산화질화막을 전도성막 상부에 일정한 두께로 증착하여 사용하고 있다.However, when the light wavelength is shortened, the reflectance of the conductive film is increased. Increasing reflectance causes non-uniformity of line width by constructive / destructive interference through photoresist. Therefore, in order to reduce reflectance, a nitride film or an oxynitride film is deposited on the conductive film with a predetermined thickness.

한편, 초미세 구조의 트랜지스터나 축전기의 패턴을 형성하기 위해서는 전도성막 상부에 일정 두께의 실리콘 산화막이 형성된 구조를 패턴화하여야 한다. 이 경우 기존의 감광막 외에 실리콘 산화막을 통한 보강/상쇄 간섭도 있으므로 선폭의 불균일 정도는 더욱 커지게 되며, 이는 실리콘 산화막의 두께 균일도에 매우 민감해진다. 그러므로 선폭의 균일도는 저하되고 선폭이 미세해 질수록 소자에 미치는 문제는 더욱 심각해진다. 결과적으로 균일한 크기의 트랜지스터나 축전기 구조의 형성이 어려워지므로써 수율과 신뢰성을 저하시키게 된다.On the other hand, in order to form a pattern of a transistor or a capacitor of ultra-fine structure, a structure in which a silicon oxide film having a predetermined thickness is formed on the conductive film is patterned. In this case, since there is also a reinforcement / destructive interference through the silicon oxide film in addition to the conventional photoresist film, the degree of non-uniformity of the line width is further increased, which is very sensitive to the thickness uniformity of the silicon oxide film. Therefore, the uniformity of the line width is reduced and the finer the line width, the more serious the problem on the device. As a result, it is difficult to form transistors or capacitor structures of uniform size, which lowers yield and reliability.

전도성막 상부에 일정 두께의 실리콘 산화막이 형성된 구조는 보강/상쇄 간섭이 더 커짐으로 반사도를 감소하기 위해서 증착하는 기존의 질화막이나 산화질화막은 보다 높은 흡수율이나 두께를 요구하게 된다. 그러나 질화막이나 산화질화막의 흡수율은 1.0 이하 정도의 낮은 수준이므로 이들의 반사도를 감소시키기 위해서는 두께를 증가시켜야 하지만, 두께를 증가시킬 경우 식각 공정이 어려워질 뿐만 아니라 트랜지스터의 게이트 산화막이나 축전기 구조의 하단에 큰 식각 손실을 유발시켜 소자의 성능을 열화시키게 된다.In the structure in which a silicon oxide film having a predetermined thickness is formed on the conductive film, the existing nitride film or oxynitride film deposited to reduce the reflectivity requires a higher absorption rate or thickness because the reinforcement / cancellation interference is greater. However, since the absorption rate of the nitride film or oxynitride film is about 1.0 or less, it is necessary to increase the thickness in order to reduce the reflectivity, but if the thickness is increased, the etching process becomes difficult and the bottom of the gate oxide film or capacitor structure of the transistor is increased. It causes a large etch loss, which degrades the device's performance.

따라서, 본 발명은 노광 공정시 안정된 광의 흡수 정도를 얻을 수 있어 후속 식각 공정을 용이하게 실시하여 균일한 선폭의 패턴을 형성하기 위한 반도체 소자의 반사 방지막 형성 방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a method for forming an antireflection film of a semiconductor device for forming a pattern having a uniform line width by easily performing a subsequent etching process by obtaining a stable degree of absorption of light during an exposure process.

상술한 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 전도성막 및 실리콘 산화막이 순차적으로 형성되는 단계와, 상기 실리콘 산화막 상부에 부분 산화 비정질 실리콘막을 형성하는 단계와, 상기 부분 산화 비정질 실리콘막, 실리콘 산화막 및 전도성막의 선택된 영역이 식각되어 패턴이 형성되는 단계를 포함하여 이루어진 것을 특징으로 한다.The present invention for achieving the above object is a step of sequentially forming a conductive film and a silicon oxide film on the semiconductor substrate, the step of forming a partially oxidized amorphous silicon film on the silicon oxide film, the partially oxidized amorphous silicon film, silicon And etching the selected regions of the oxide film and the conductive film to form a pattern.

도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 반사 방지막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.1 (a) to 1 (c) are cross-sectional views of devices sequentially shown in order to explain a method for forming an antireflection film of a semiconductor device according to the present invention.

도 2(a) 및 도 2(b)는 본 발명에서 사용된 부분적으로 산화된 비정질 실리콘막의 광파장에 따른 광흡수율 및 광굴절률 특성을 도시한 그래프.2 (a) and 2 (b) are graphs showing the light absorption and light refractive index characteristics according to the light wavelength of the partially oxidized amorphous silicon film used in the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

1 : 반도체 기판 2 : 전도성막1: semiconductor substrate 2: conductive film

3 : 실리콘 산화막 4 : 부분 산화 비정질 실리콘막3: silicon oxide film 4: partially oxidized amorphous silicon film

5 : 감광막 5a : 노광 영역5: photosensitive film 5a: exposure region

5b : 비노광 영역5b: non-exposed area

첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.The present invention will be described in detail with reference to the accompanying drawings.

도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 반사 방지막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.1 (a) to 1 (c) are cross-sectional views of devices sequentially shown in order to explain a method for forming an antireflection film of a semiconductor device according to the present invention.

도 1(a)를 참조하면, 반도체 기판(1) 상부에 전도성막(2)이 형성되고, 그 상부에 실리콘 산화막(3)이 형성된다.Referring to FIG. 1A, a conductive film 2 is formed over a semiconductor substrate 1, and a silicon oxide film 3 is formed over the semiconductor substrate 1.

전도성막(2)은 500㎚ 이하의 광파장에서 반사율이 높은 배선 재료로써 다결정 실리콘막, 텅스텐 실리사이드(WSix), 티타늄 실리사이드(TiSix), 코발트 실리사이드(CoSix) 등의 실리사이드막, 텅스텐(W), 알루미늄(Al), 티타늄나이트라이드(TiN), 구리(Cu) 등이 사용된다.Conducting film (2) is a silicide film such as a polysilicon film as a wiring material highly reflective at a color wavelength of less than 500㎚, tungsten silicide (WSi x), titanium silicide (TiSi x), cobalt silicide (CoSi x), tungsten (W ), Aluminum (Al), titanium nitride (TiN), copper (Cu) and the like.

실리콘 산화막(3)은 식각시 감광막 두께의 부족에 의해 전도성 패턴의 상단이 식각되는 것을 방지하기 위한 하드 마스크용으로 사용되거나, 입체 구조를 형성하기 위한 희생막으로 사용된다. 실리콘 산화막(3)은 사용 목적에 따라 SiOx, PSG, BSP, BPSG 등이 사용된다.The silicon oxide film 3 is used as a hard mask for preventing the upper end of the conductive pattern from being etched by the lack of the photosensitive film thickness during etching, or as a sacrificial film for forming a three-dimensional structure. As the silicon oxide film 3, SiO x , PSG, BSP, BPSG, or the like is used depending on the purpose of use.

이러한 상태에서 감광막을 증착한 후 노광 공정을 실시할 경우 광(자외선)은 실리콘 산화막(3)을 투과하고, 전도성막(2)에서 반사된다. 이때 반사되는 광과 입사되는 광이 실리콘 산화막(3)을 통과하면서 보강/상쇄 간섭을 일으켜 광의 증폭과 감소된 상태로 감광막으로 입사된다. 이는 감광막 패턴의 선폭 균일도를 저하시킨다. 보강/상쇄 간섭의 정도는 실리콘 산화막(3)의 두께에 민감하게 반응하기 때문에 두께의 균일도가 불량해 질수록 선폭의 균일도는 더욱 불량해질 수 있다.In this state, when the photosensitive film is deposited and then subjected to an exposure process, light (ultraviolet) passes through the silicon oxide film 3 and is reflected by the conductive film 2. At this time, the reflected light and the incident light pass through the silicon oxide film 3 to cause reinforcement / cancellation interference and enter the photosensitive film in an amplified and reduced state. This lowers the line width uniformity of the photosensitive film pattern. Since the degree of constructive / destructive interference is sensitive to the thickness of the silicon oxide film 3, the worse the uniformity of the thickness, the worse the uniformity of the line width.

이러한 문제를 해결하기 위한 방법으로 본 발명에서는 실리콘 산화막(3) 상부에 50∼500Å 정도의 두께로 부분 산화 비정질 실리콘막(4)을 형성한다.As a method for solving such a problem, in the present invention, a partially oxidized amorphous silicon film 4 is formed on the silicon oxide film 3 to a thickness of about 50 to 500 Å.

부분 산화 비정질 실리콘막(4)은 0∼40% 정도로 실리콘이 산화된 것으로, 흡수율이 크고 산화 정도에 따라 흡수율의 조절이 용이하며, 플라즈마 화학기상 증착법(PECVD)이나 저압 화학기상 증착법(LPCVD)으로 증착시킨다. 이때 증착을 위해 주입되는 가스는 SiH4, Si2H6또는 SiH2Cl2가스에 N20, H2를 첨가하고, 온도는 PECVD의 경우 300∼500℃, LPCVD의 경우 500∼650℃ 정도이며, 압력은 0.1∼10 Torr이다. 이때, 부분 산화의 정도는 N20의 주입량에 따라 결정되는데, SiH4, Si2H6또는 SiH2Cl2가스와 2:1 이상의 비로 주입한다.The partially oxidized amorphous silicon film 4 is oxidized to about 0 to 40% of silicon. The absorption rate is large and the absorption rate can be easily adjusted according to the degree of oxidation. Deposit. At this time, the gas injected for deposition adds N 2 O and H 2 to SiH 4 , Si 2 H 6 or SiH 2 Cl 2 gas, and the temperature is about 300 to 500 ° C. for PECVD and about 500 to 650 ° C. for LPCVD. The pressure is 0.1-10 Torr. At this time, the degree of partial oxidation is determined according to the injection amount of N 2 0, it is injected in a ratio of 2: 1 or more with SiH 4 , Si 2 H 6 or SiH 2 Cl 2 gas.

도 1(b)를 참조하면, 부분 산화 비정질 실리콘막(4) 상부에 감광막(5)을 도포한 후 노광 공정을 실시한다. 노광 공정을 실시하면 광이 감광막의 노광 영역(5a) 하부의 실리콘 산화막(3)을 투과하고, 전도성막(3)에서 반사되게 된다. 반사된 광은 다시 실리콘 산화막(3)을 통과하면서 보광/상쇄되나, 보광/상쇄된 광을 부분적으로 산화된 다결정 실리콘막(4)에서 흡수하여 감광막(5)으로 입사되는 것을 차단하므로 이후 현상 공정을 실시하면 균일한 선폭(CD)의 감광막 패턴이 형성된다.Referring to FIG. 1B, an exposure process is performed after the photosensitive film 5 is coated on the partially oxidized amorphous silicon film 4. When the exposure step is performed, light passes through the silicon oxide film 3 under the exposure region 5a of the photosensitive film and is reflected by the conductive film 3. Reflected light passes through the silicon oxide film 3 again and is complemented / offset, but the absorbed and canceled light is absorbed by the partially oxidized polycrystalline silicon film 4 and is blocked from being incident on the photosensitive film 5. When the photoresist layer is formed, a photosensitive film pattern having a uniform line width CD is formed.

도 1(c)를 참조하면, 감광막 패턴을 마스크로 식각 공정을 실시하여 부분 산화 비정질 실리콘막(4), 실리콘 산화막(3) 및 전도성막(2)을 순차적으로 제거하여 패턴을 형성하고, 감광막 패턴을 제거한다.Referring to FIG. 1C, an etching process is performed using the photoresist pattern as a mask to sequentially remove the partially oxidized amorphous silicon film 4, the silicon oxide film 3, and the conductive film 2 to form a pattern. Remove the pattern.

도 2(a) 및 도 2(b)는 본 발명에서 사용된 부분 산화 비정질 실리콘막의 광파장에 따른 광흡수율 및 광굴절률 특성을 도시한 그래프로서, 본 발명에서 사용된 부분적으로 사용된 비정질 실리콘막이 종래의 산화질화막보다 우수한 특성을 보이고 있음을 보여주고 있다.2 (a) and 2 (b) are graphs showing the light absorption and light refractive index characteristics according to the light wavelength of the partially oxidized amorphous silicon film used in the present invention, wherein the partially used amorphous silicon film used in the present invention is It shows that it shows superior properties than the oxynitride film.

상술한 바와 같이 본 발명에 의하면 전도성막, 실리콘 산화막이 형성된 구조 상부에 부분 산화 비정질 실리콘막을 증착한 후 감광막 패턴을 형성하므로써 낮은 두께의 반사 방지막으로 충분한 흡수 정도를 얻을 수 있다. 따라서, 균일한 초미세 패턴을 얻을 수 있고, 그 결과 균일한 크기의 트랜지스터나 축전기를 형성할 수 있다. 균일한 크기의 트랜지스터나 축전기 구조는 안정된 성능을 확보할 수 있고, 인접 트랜지스터나 축전기간의 합선 등의 문제점을 해결할 수 있어 소자의 신뢰성과 수율을 향상시킬 수 있다. 또한, 본 발명을 이용하여 보다 미세한 패턴의 구현이 가능해지므로 보다 집적도가 높은 반도체 소자의 개발이 용이해진다.As described above, according to the present invention, by depositing a partially oxidized amorphous silicon film on the structure on which the conductive film and the silicon oxide film are formed, a photoresist pattern is formed, thereby obtaining a sufficient degree of absorption with a low thickness antireflection film. Therefore, a uniform ultrafine pattern can be obtained, and as a result, a transistor or a capacitor of uniform size can be formed. A transistor or capacitor structure of uniform size can ensure stable performance, and can solve problems such as short circuits between adjacent transistors and capacitors, thereby improving device reliability and yield. In addition, since a finer pattern can be implemented using the present invention, it is easy to develop a semiconductor device having a higher degree of integration.

Claims (7)

반도체 기판 상부에 전도성막 및 실리콘 산화막이 순차적으로 형성되는 단계와,Sequentially forming a conductive film and a silicon oxide film on the semiconductor substrate; 상기 실리콘 산화막 상부에 부분 산화 비정질 실리콘막을 형성하는 단계와,Forming a partially oxidized amorphous silicon film on the silicon oxide film; 상기 부분 산화 비정질 실리콘막, 실리콘 산화막 및 전도성막의 선택된 영역이 식각되어 패턴이 형성되는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.And etching the selected regions of the partially oxidized amorphous silicon film, the silicon oxide film, and the conductive film to form a pattern. 제 1 항에 있어서,The method of claim 1, 상기 전도성막은 다결정 실리콘막, 실리사이드막, 텅스텐, 알루미늄, 티타늄나이트라이드 및 구리 중 어느 하나인 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.The conductive film is a polycrystalline silicon film, a silicide film, tungsten, aluminum, titanium nitride and copper, characterized in that any one of the anti-reflection film forming method of the semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 실리콘 산화막은 SiOx, PSG, BSP 및 BPSG 중 어느 하나인 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.The silicon oxide film is SiO x , PSG, BSP and BPSG any one of the anti-reflection film forming method of the semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 부분 산화 비정질 실리콘막은 실리콘의 산화 정도는 1 내지 40%이며, 그 두께는 50 내지 500Å인 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.The anti-oxidation film forming method of a semiconductor device according to claim 1, wherein the partially oxidized amorphous silicon film has a degree of oxidation of silicon of 1 to 40% and a thickness of 50 to 500 GPa. 제 1 항에 있어서,The method of claim 1, 상기 부분 산화 비정질 실리콘막은 SiH4, Si2H6및 SiH2Cl2가스 중 어느 하나의 가스에 N20, 및 H2가스를 첨가하고, 0.1 내지 10 Torr의 압력에서 플라즈마 화학기상 증착법 및 저압 화학기상 증착법 중 어느 하나의 증착법으로 증착시키는 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.In the partially oxidized amorphous silicon film, N 2 O and H 2 gas are added to any one of SiH 4 , Si 2 H 6 and SiH 2 Cl 2 gas, and plasma chemical vapor deposition and low pressure are applied at a pressure of 0.1 to 10 Torr. A method for forming an anti-reflection film for a semiconductor device, characterized in that the deposition by any one of the chemical vapor deposition method. 제 5 항에 있어서,The method of claim 5, 상기 플라즈마 화학 기상 증착법은 300 내지 500℃의 온도 분위기에서, 저압 화학기상 증착법은 500 내지 650℃의 온도 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.The plasma chemical vapor deposition method is carried out in a temperature atmosphere of 300 to 500 ℃, low pressure chemical vapor deposition method is carried out in a temperature atmosphere of 500 to 650 ℃, the anti-reflection film forming method of a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 부분 산화 비정질 실리콘막은 N20 가스의1 주입량에 따라 부분 산화의 정도가 결정되며, SiH4, Si2H6및 SiH2Cl2가스중 어느 하나의 가스와 N20 가스의 주입비는 2:1 이상인 것을 특징으로 하는 반도체 소자의 반사 방지막 형성 방법.And determining the degree of partial oxidation according to the first dose of the partially oxidized amorphous silicon film N 2 0 gas, SiH 4, the injection ratio of the Si 2 H 6, and SiH 2 Cl 2 gas any one of the gas and the N 2 0 gas of which is It is 2: 1 or more, The anti-reflective film formation method of the semiconductor element characterized by the above-mentioned.
KR1019970081155A 1997-12-31 1997-12-31 Method of forming an anti reflection film in a semiconductor device KR100278832B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081155A KR100278832B1 (en) 1997-12-31 1997-12-31 Method of forming an anti reflection film in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081155A KR100278832B1 (en) 1997-12-31 1997-12-31 Method of forming an anti reflection film in a semiconductor device

Publications (2)

Publication Number Publication Date
KR19990060909A KR19990060909A (en) 1999-07-26
KR100278832B1 true KR100278832B1 (en) 2001-01-15

Family

ID=66181571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081155A KR100278832B1 (en) 1997-12-31 1997-12-31 Method of forming an anti reflection film in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100278832B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990084602A (en) * 1998-05-08 1999-12-06 윤종용 Method of forming photoresist pattern of semiconductor device using antireflection film

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03142833A (en) * 1989-10-27 1991-06-18 Sony Corp Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03142833A (en) * 1989-10-27 1991-06-18 Sony Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
KR19990060909A (en) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100300258B1 (en) Method and structure for forming integrated circuit pattern on semiconductor substrate
US7410897B2 (en) Contact plug processing and a contact plug
US5525542A (en) Method for making a semiconductor device having anti-reflective coating
US6423474B1 (en) Use of DARC and BARC in flash memory processing
US5449639A (en) Disposable metal anti-reflection coating process used together with metal dry/wet etch
US5918147A (en) Process for forming a semiconductor device with an antireflective layer
US6153504A (en) Method of using a silicon oxynitride ARC for final metal layer
US20010034121A1 (en) High selectivity Si-rich SiON etch-stop layer
US6057587A (en) Semiconductor device with anti-reflective structure
US6614085B2 (en) Antireflective coating layer
US6037276A (en) Method for improving patterning of a conductive layer in an integrated circuit
KR100333724B1 (en) Mehod for forming metal wire of semiconductor device by using TiAlN antireflection layer
US6051369A (en) Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process
KR102072033B1 (en) Semiconductor device and method of manufacture
US6214721B1 (en) Method and structure for suppressing light reflections during photolithography exposure steps in processing integrated circuit structures
US20060071301A1 (en) Silicon rich dielectric antireflective coating
US20010045646A1 (en) Silicon oxynitride arc for metal patterning
US6117619A (en) Low temperature anti-reflective coating for IC lithography
KR100278832B1 (en) Method of forming an anti reflection film in a semiconductor device
KR20000076943A (en) Arc for improving cd control
US6130146A (en) In-situ nitride and oxynitride deposition process in the same chamber
US6245656B1 (en) Method for producing multi-level contacts
KR100242464B1 (en) Method of forming anti-reflection film of semiconductor device
US5872055A (en) Method for fabricating polysilicon conducting wires
US6221558B1 (en) Anti-reflection oxynitride film for polysilicon substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee