KR100278439B1 - Field emission indicator - Google Patents

Field emission indicator Download PDF

Info

Publication number
KR100278439B1
KR100278439B1 KR1019980055805A KR19980055805A KR100278439B1 KR 100278439 B1 KR100278439 B1 KR 100278439B1 KR 1019980055805 A KR1019980055805 A KR 1019980055805A KR 19980055805 A KR19980055805 A KR 19980055805A KR 100278439 B1 KR100278439 B1 KR 100278439B1
Authority
KR
South Korea
Prior art keywords
electrode layer
field emission
focusing
display device
emission display
Prior art date
Application number
KR1019980055805A
Other languages
Korean (ko)
Other versions
KR20000040229A (en
Inventor
한정인
김원근
박성규
곽민기
Original Assignee
김춘호
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김춘호, 전자부품연구원 filed Critical 김춘호
Priority to KR1019980055805A priority Critical patent/KR100278439B1/en
Publication of KR20000040229A publication Critical patent/KR20000040229A/en
Application granted granted Critical
Publication of KR100278439B1 publication Critical patent/KR100278439B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46Control electrodes, e.g. grid; Auxiliary electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode

Abstract

본 발명은 전자 집속을 위한 게이트 전극을 상부 패널상에 형성함으로써 제조가 용이하며, 크로스 토크의 발생을 억제할 수 있도록 한 전계 방출 표시소자에 관한 것으로, 이를 위하여 본 발명은, 하부 패널상의 각 에미터에서 방출되는 전자를 집속하여 형광체층으로 유도하는 게이트 및 집속 전극을, 종래의 전계 방출 표시소자와는 달리, 상부 패널상에 형성함으로써, 하부 패널상에 형성되는 다수의 에미터들의 높이 균일도를 정밀하게 조절할 수 있고, 전체 표시소자의 제조를 간단하게 실현할 수 있으며, 또한 에이터에서 방출되는 전자들을 집속하는 게이트 및 집속 전극을 에미터측에 근접하도록 형성함으로써 포커싱(집속) 에러로 인해 화질이 저하되는 현상을 확실하게 방지할 수 있는 것이다.The present invention relates to a field emission display device that is easy to manufacture by forming a gate electrode for electron focusing on an upper panel and to suppress generation of crosstalk. Unlike the conventional field emission display device, the gate and focusing electrodes which focus electrons emitted from the emitter to the phosphor layer are formed on the upper panel, thereby increasing the height uniformity of the plurality of emitters formed on the lower panel. It is possible to precisely adjust, to easily realize the manufacture of the entire display element, and also to form a gate and focusing electrode that focuses the electrons emitted from the actor close to the emitter side, thereby reducing the image quality due to focusing (focusing) error. It is possible to reliably prevent the phenomenon.

Description

전계 방출 표시소자(FIELD EMISSION DISPLAY DEVICE)FIELD EMISSION DISPLAY DEVICE

본 발명은 평판 표시 소자에 관한 것으로, 더욱 상세하게는 고진공 패키징을 필요로하며 또한 전계를 이용하여 발생하는 전자를 가속시켜 R.G.B 형광체에 충돌시킴으로써, 소망하는 칼라 표시 화면을 디스플레이하는 데 적합한 전계 방출 표시소자((FIELD EMISSION DISPLAY : FED)에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a flat panel display device, and more particularly to a field emission display, which requires high vacuum packaging and which accelerates electrons generated by using an electric field to collide with an RGB phosphor, thereby displaying a desired color display screen. FIELD EMISSION DISPLAY: FED.

최근들어, PDP, LCD 등에 이어 본 발명에 관련되는 전계 방출 표시소자(FED)가 평판 표시소자를 대표하는 소자로써, 기술 개발 및 상용화가 도처에서 활발하게 진행되고 있다.In recent years, field emission display devices (FEDs) according to the present invention, followed by PDPs and LCDs, represent flat panel display devices, and technology development and commercialization have been actively conducted everywhere.

상기한 평판 표시소자들중 본 발명에 관련되는 전계 방출 표시소자의 전형적인 일예에 대한 일부 단면도가 도 3에 도시되어 있다.A partial cross-sectional view of a typical example of the field emission display device according to the present invention among the above flat panel display elements is shown in FIG. 3.

도 3을 참조하면, 시청자의 배면측에 위치하는 하부 패널상에는 하부 기판(302) 및 캐소드 전극층(304)이 순차 형성되고, 이 하부 기판(302)상에는 원추형으로 이루어져 전계의 발생에 의해 전자를 방출하는 다수개의 에미터(emitter : 306)들이 형성된다. 또한, 에미터(306)들 사이에는 이들 에미터들을 각각 에워싸는 형태로 고립시키는 일체형의 절연체층(308)이 형성되며, 이 절연체층(308)의 상부에는 게이트 전극층(310)이 형성된다. 여기에서, 각 에미터(306)들은 실리콘팁 또는 금속팁으로 형성된다.Referring to FIG. 3, a lower substrate 302 and a cathode electrode layer 304 are sequentially formed on the lower panel positioned on the rear side of the viewer, and are formed in a conical shape on the lower substrate 302 to emit electrons by generation of an electric field. A plurality of emitters 306 are formed. In addition, an integral insulator layer 308 is formed between the emitters 306 so as to enclose each of these emitters, and a gate electrode layer 310 is formed on the insulator layer 308. Here, each emitter 306 is formed of a silicon tip or a metal tip.

또한, 상부 패널상에는 고진공 상태를 유지하는 공간(312)을 사이에 두고 각 에미터(306)들에서 발생한 전자들이 표면에 충돌할 때 광을 내는 형광체층(314), 애노드 전극층(316) 및 상부 기판(318)이 순차 형성된다.In addition, on the upper panel, a phosphor layer 314, an anode electrode layer 316, and an upper layer that emit light when electrons generated in each emitter 306 impinge on the surface with a space 312 maintaining a high vacuum state therebetween. The substrate 318 is formed sequentially.

한편, 하부 기판(302)상에 형성된 원추형의 각 에미터(306)들은, 일예로서 도 4에 도시된 바와같이, 게이트 전극층(310)에, 예를들면 직경 1 - 2μm 정도 크기의 홀(320)을 대략 수십 내지 수백만개 형성한 다음 증착 공정을 통해 각 홀(320)내에 형성하고 있다.On the other hand, each of the conical emitters 306 formed on the lower substrate 302, as shown in FIG. 4, for example, a hole 320 having a diameter of about 1 to 2 μm in the gate electrode layer 310, for example. ) Are formed in each hole 320 through a deposition process.

따라서, 종래의 전계 방출 표시소자에서는 그 구조적인 특성상 전자를 발생하는 원추형 에미터들을 형성하는 증착 공정이 대단히 큰 정밀도를 필요로 하기 때문에 제작이 곤란하다는 문제가 있다. 즉, 각 에미터들은 균일한 전류를 방출해야만 되는 데, 이를 위해서는 각 에미터들이 균일한 높이를 갖도록 형성해야 한다.Therefore, the conventional field emission display device has a problem in that the manufacturing process is difficult because the deposition process for forming conical emitters that generate electrons requires very high precision due to its structural characteristics. That is, each emitter must emit a uniform current, which must be formed so that each emitter has a uniform height.

그러나, 각 홀에 증착 공정을 통해 에미터들을 형성하는 경우 그 높이 균일도를 고정밀하게 유지하기가 대단히 곤란하기 때문에 원추형 에미터들을 채용하는 종래 전계 방출 표시소자에서는 균일한 발광 휘도 레벨을 구현하는 데 한계를 가질 수밖에 없었다.However, when the emitters are formed in each hole through a deposition process, it is very difficult to maintain the height uniformity with high accuracy. Therefore, in the conventional field emission display device employing conical emitters, there is a limitation in achieving a uniform emission luminance level. Had no choice but to have.

또한, 종래의 전계 방출 표시소자는 애노드 전극층과 게이트 전극층간의 거리가 너무 멀어 방출된 전자들에 대한 완전한 집속(포커싱)이 곤란해 인접하는 단위셀간에 영향을 미치게 되므로써, 화질이 저하된다는 문제가 있다.In addition, the conventional field emission display device has a problem in that the image quality is deteriorated because the distance between the anode electrode layer and the gate electrode layer is too far, so that full focusing (focusing) on the emitted electrons is difficult, affecting the adjacent unit cells. .

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로, 전자 집속을 위한 게이트 전극을 상부 패널상에 형성함으로써 제조가 용이하며, 또한 포커싱 에러를 억제할 수 있는 전계 방출 표시소자를 제공하는 데 그 목적이 있다.Accordingly, the present invention is to solve the above problems of the prior art, to provide a field emission display device that is easy to manufacture by suppressing the focusing error by forming a gate electrode for electron focusing on the upper panel. Its purpose is to.

상기 목적을 달성하기 위하여 본 발명은, 다수의 전자 방출 에미터들을 갖는 하부 패널과, 고진공 공간을 사이에 두고 상기 하부 패널과 마주하는 상부 패널을 포함하는 전계 방출 표시소자에 있어서, 상기 하부 패널은: 하부 기판; 상기 하부 기판상에 형성된 캐소드 전극층; 및 상기 캐소드 전극층상에 일정 간격으로 형성된 다수의 에미터를 포함하고, 상기 상부 패널은: 상부 기판; 상기 상부 기판상에 형성된 애노드 전극층; 상기 애노드 전극층의 상부에 형성되며, 각 단위셀 단위로 패터닝되어 일정 간격으로 배열된 형광체층; 상기 형광체층에 인접하며, 노출된 상기 애노드 전극층상에서 상기 하부 패널쪽으로 일정 높이 만큼 신장된 절연체층; 및 상기 절연체층 상부에 형성된 게이트 전극층을 포함하는 것을 특징으로 하는 전계 방출 표시소자를 제공한다.In order to achieve the above object, the present invention provides a field emission display device comprising a lower panel having a plurality of electron emission emitters and an upper panel facing the lower panel with a high vacuum space therebetween. A lower substrate; A cathode electrode layer formed on the lower substrate; And a plurality of emitters formed at regular intervals on the cathode electrode layer, wherein the upper panel comprises: an upper substrate; An anode electrode layer formed on the upper substrate; A phosphor layer formed on the anode electrode layer and patterned by unit cells and arranged at regular intervals; An insulator layer adjacent to the phosphor layer and extending by a predetermined height toward the lower panel on the exposed anode electrode layer; And it provides a field emission display device comprising a gate electrode layer formed on the insulator layer.

도 1은 본 발명의 바람직한 실시예에 따른 전계 방출 표시소자를 수직 방향으로 절단한 일부 단면도,1 is a partial cross-sectional view of a field emission display device cut in a vertical direction according to a preferred embodiment of the present invention;

도 2는 본 발명에 따라 제조된 상부 패널의 일부 평면도,2 is a partial plan view of an upper panel made in accordance with the present invention;

도 3은 종래의 전형적인 전계 방출 표시소자를 수직 방향으로 절단한 일부 단면도,3 is a partial cross-sectional view of a conventional typical field emission display device cut in a vertical direction;

도 4는 종래의 전계 방출 표시소자에 채용되는 하부 기판의 일부 평면도.4 is a partial plan view of a lower substrate employed in a conventional field emission display device.

<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

102 : 하부 기판 104 : 캐소드 전극층102 lower substrate 104 cathode electrode layer

106 : 에미터 108 : 공간106 emitter 108 space

110 : 형광체층 112 : 절연체층110: phosphor layer 112: insulator layer

114 : 게이트 전극층 116 : 애노드 전극층114: gate electrode layer 116: anode electrode layer

118 : 상부 기판118: upper substrate

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 핵심 기술요지는, 게이트 전극을 하부 패널에 형성하는 종래 전계 방출 표시소자와는 달리, 게이트 및 집속 전극을 상부 패널상에 형성한다는 것으로, 이러한 구조 변경을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.First, a key technical aspect of the present invention is to form a gate and a focusing electrode on the upper panel, unlike the conventional field emission display device which forms the gate electrode on the lower panel. Can easily be achieved.

도 1은 본 발명의 바람직한 실시예에 따른 전계 방출 표시소자를 수직 방향으로 절단한 일부 단면도이다.1 is a partial cross-sectional view of a field emission display device cut in a vertical direction according to a preferred embodiment of the present invention.

도 1을 참조하면, 본 발명에 따른 전계 방출 표시소자에 채용되는 하부 패널은, 하부 패널이 하부 기판, 캐소드 전극, 다수의 에미터, 절연체층 및 게이트 전극층으로 구성되는 종래 전계 방출 표시소자와는 달리, 단지 하부 기판(102), 캐소드 전극층(104) 및 다수의 에미터(106)들만을 포함한다.Referring to FIG. 1, the lower panel employed in the field emission display device according to the present invention is different from the conventional field emission display device in which the lower panel includes a lower substrate, a cathode electrode, a plurality of emitters, an insulator layer, and a gate electrode layer. Alternatively, it only includes the lower substrate 102, the cathode electrode layer 104, and the plurality of emitters 106.

본 발명의 전계 방출 표시소자에 채용되는 상기한 바와같은 구조의 하부 패널은 증착 공정을 통해 하부 기판(102)상에 캐소드 전극을 증착하고, 다시 증착 또는 박막 코팅 공정을 통해 캐소드 전극층(104)상에 다수의 원추형 에미터(106)들을 형성함으로써 완성된다. 이때, 에미터(106)는, 실리콘팁 또는 금속팁을 채용하는 경우 증착 공정을 통해 형성할 수 있고, DLC(Diamond Like Carbon)팁을 채용하는 경우 박막 코팅 공정을 통해 형성할 수 있다.The lower panel having the structure as described above employed in the field emission display device of the present invention deposits a cathode electrode on the lower substrate 102 through a deposition process, and again on the cathode electrode layer 104 through a deposition or thin film coating process. This is accomplished by forming a plurality of conical emitters 106 at. In this case, the emitter 106 may be formed through a deposition process when employing a silicon tip or a metal tip, and may be formed through a thin film coating process when employing a DLC (Diamond Like Carbon) tip.

따라서, 본 발명에 채용되는 하부 패널은, 게이트 전극에 다수의 홀을 파고 증착 공정을 통해 형성된 각 홀안에 에미터들을 형성하는 전술한 종래 방법과는 달리, 캐소드 전극층(104)상에 바로 에미터(106)들을 형성하기 때문에, 그 제조가 용이할 뿐만 아니라 형성된 에미터(106)들의 높이 균일도를 고정밀하게 조절할 수 있는 장점을 갖는다.Thus, the lower panel employed in the present invention, unlike the aforementioned conventional method of digging a plurality of holes in the gate electrode and forming emitters in each hole formed through a deposition process, emitters directly on the cathode electrode layer 104. Because they form 106, they are not only easy to manufacture, but also have the advantage of being able to precisely control the height uniformity of the formed emitters 106.

한편, 본 발명의 전계 방출 표시소자에 채용되는 상부 패널은, 하부 패널과의 사이에 고진공 상태를 유지하는 공간(108)을 두고, 형광체층(110), 절연체층(112), 게이트 전극층(114), 애노드 전극층(116) 및 상부 기판(118)으로 구성된다.Meanwhile, the upper panel employed in the field emission display device of the present invention has a space 108 for maintaining a high vacuum state between the lower panel and the phosphor layer 110, the insulator layer 112, and the gate electrode layer 114. ), The anode electrode layer 116 and the upper substrate 118.

즉, 형광체층(110)에는 일정 간격으로 배열되어 하부 방향(즉, 공간(108)측 방향)으로 일정 길이만큼 신장된 절연체층(112)이 형성되며, 절연체층(112)의 상부에는 게이트 전극층(114)이 형성된다. 또한, 형광체층(110)의 상부에는 투명재로 된 애노드 전극층(116) 및 상부 기판(118)이 순차 형성된다.That is, the insulator layer 112 is formed on the phosphor layer 110 at regular intervals and extends by a predetermined length in the lower direction (that is, the space 108 side direction), and the gate electrode layer is formed on the insulator layer 112. 114 is formed. In addition, an anode electrode layer 116 made of a transparent material and an upper substrate 118 are sequentially formed on the phosphor layer 110.

따라서, 상술한 바와같은 구조를 갖는 본 발명에 따른 상부 패널을 게이트 전극층(114)쪽에서 평면으로 보면, 일예로서 도 2에 도시된 바와같이, 각 단위셀(R.G.B)을 이루는 형광체층(110)이 일정 높이로 돌출된 절연체층의 상부에 형성된 게이트 전극층(114)에 대략 사각 형상으로 둘러싸이는 구조를 갖는다.Therefore, when the top panel according to the present invention having the structure as described above is viewed in plan from the gate electrode layer 114 side, as shown in FIG. 2 as an example, the phosphor layer 110 forming each unit cell RGB is formed. The gate electrode layer 114 formed on the insulator layer protruding at a predetermined height is surrounded by a substantially square shape.

상술한 바와같은 구조를 갖는 상부 패널은 상부 기판(118), 애노드 전극층(116) 및 형광체층(110)을 순차 형성하고, 형광체층(110)을 패터닝하여 애노드 전극층(116)의 일부를 노출시키며, 애노드층(116)의 노출 부분 및 형광체층(110)상에 절연 물질 및 전극 물질을 소정 두께 만큼 순차 증착하고, 순차 증착된 전극 물질 및 절연 물질의 일부를 식각하여 절연체층(112)과 게이트 전극층(114)을 형성하는 공정을 통해 제조할 수 있다.The upper panel having the structure as described above sequentially forms the upper substrate 118, the anode electrode layer 116, and the phosphor layer 110, and patterns the phosphor layer 110 to expose a portion of the anode electrode layer 116. In addition, the insulating material and the electrode material are sequentially deposited on the exposed portion of the anode layer 116 and the phosphor layer 110 by a predetermined thickness, and a portion of the sequentially deposited electrode material and the insulating material is etched to insulate the insulator layer 112 and the gate. The electrode layer 114 may be manufactured through a process of forming the electrode layer 114.

또한, 본 발명의 전계 방출 표시소자는 게이트 전극층(114)을 상부 패널의 형광체층(110)에서 공간(108)측 방향으로 일정 길이만큼 돌출시켜 형성하기 때문에 하부 패널상의 에미터(106)에서 방출되는 전자들을 집속하기가 대단히 용이, 즉 방출된 전자들의 완전한 집속을 통해 집속 에러로 인해 화질이 저하되는 현상을 효과적으로 억제할 수 있다.In addition, the field emission display device of the present invention is formed by protruding the gate electrode layer 114 from the phosphor layer 110 of the upper panel by a predetermined length in the direction of the space 108 to emit from the emitter 106 on the lower panel. It is very easy to focus the electrons to be made, that is, through the full focusing of the emitted electrons, it is possible to effectively suppress the phenomenon that the image quality is degraded due to the focusing error.

이상 설명한 바와같이 본 발명에 따르면, 하부 패널상의 각 에미터에서 방출되는 전자를 집속하여 형광체층으로 유도하는 게이트 전극을, 종래의 전계 방출 표시소자와는 달리, 상부 패널상에 형성함으로써, 하부 패널상에 형성되는 다수의 에미터들의 높이 균일도를 정밀하게 조절할 수 있고, 전체 표시소자의 제조를 간단하게 실현할 수 있으며, 또한 에이터에서 방출되는 전자들을 집속하는 게이트 및 집속 전극을 에미터측에 근접하도록 형성함으로써 포커싱(집속) 에러로 인해 화질이 저하되는 현상을 확실하게 방지할 수 있다.As described above, according to the present invention, unlike the conventional field emission display device, a gate electrode is formed on the upper panel to form a gate electrode that focuses electrons emitted from each emitter on the lower panel to guide the phosphor layer. It is possible to precisely adjust the height uniformity of the plurality of emitters formed on the surface, to simplify the manufacture of the entire display element, and to form a gate and a focusing electrode that focus electrons emitted from the emitter close to the emitter side. This can reliably prevent the phenomenon of deterioration in image quality due to focusing (focusing) error.

Claims (1)

다수의 전자 방출 에미터들을 갖는 하부 패널과, 고진공 공간을 사이에 두고 상기 하부 패널과 마주하는 상부 패널을 포함하는 전계 방출 표시소자에 있어서,A field emission display device comprising a lower panel having a plurality of electron emission emitters and an upper panel facing the lower panel with a high vacuum space therebetween, 상기 하부 패널은:The lower panel is: 하부 기판;Lower substrate; 상기 하부 기판상에 형성된 캐소드 전극층; 및A cathode electrode layer formed on the lower substrate; And 상기 캐소드 전극층상에 일정 간격으로 형성된 다수의 에미터를 포함하고,A plurality of emitters formed at regular intervals on the cathode electrode layer, 상기 상부 패널은:The top panel is: 상부 기판;An upper substrate; 상기 상부 기판상에 형성된 애노드 전극층;An anode electrode layer formed on the upper substrate; 상기 애노드 전극층의 상부에 형성되며, 각 단위셀 단위로 패터닝되어 일정 간격으로 배열된 형광체층;A phosphor layer formed on the anode electrode layer and patterned by unit cells and arranged at regular intervals; 상기 형광체층에 인접하며, 노출된 상기 애노드 전극층상에서 상기 하부 패널쪽으로 일정 높이 만큼 신장된 절연체층; 및An insulator layer adjacent to the phosphor layer and extending by a predetermined height toward the lower panel on the exposed anode electrode layer; And 상기 절연체층 상부에 형성된 게이트 전극층을 포함하는 것을 특징으로 하는 전계 방출 표시소자.And a gate electrode layer formed on the insulator layer.
KR1019980055805A 1998-12-17 1998-12-17 Field emission indicator KR100278439B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980055805A KR100278439B1 (en) 1998-12-17 1998-12-17 Field emission indicator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980055805A KR100278439B1 (en) 1998-12-17 1998-12-17 Field emission indicator

Publications (2)

Publication Number Publication Date
KR20000040229A KR20000040229A (en) 2000-07-05
KR100278439B1 true KR100278439B1 (en) 2001-02-01

Family

ID=19563459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980055805A KR100278439B1 (en) 1998-12-17 1998-12-17 Field emission indicator

Country Status (1)

Country Link
KR (1) KR100278439B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499120B1 (en) * 2000-02-25 2005-07-04 삼성에스디아이 주식회사 Triode structure field emission display using carbon nanotube

Also Published As

Publication number Publication date
KR20000040229A (en) 2000-07-05

Similar Documents

Publication Publication Date Title
US7239074B2 (en) Field emission device and method for making the same
US20060208628A1 (en) Electron emission device and method for manufacturing the same
KR100597056B1 (en) Large-area fed apparatus and method for making same
US5710483A (en) Field emission device with micromesh collimator
KR20050051532A (en) Field emission display
KR20050086230A (en) Electron emission display and method for fabricating thereof
KR100545917B1 (en) Display
KR100278439B1 (en) Field emission indicator
KR20050113505A (en) Field emission display and method of manufacturing the same
KR100310997B1 (en) Field emitter of field emission display device and manufacturing method thereof
KR100658738B1 (en) Large-sized flat panel display device having flat emission source and method of operation of the device
KR100296955B1 (en) Field emission display device and emitter fabrication thereof
KR20010046802A (en) Field emission display device having focusing electrode and manufacturing method thereof and focusing method of electron beam using the same
KR20050050979A (en) Field emission device
KR100319379B1 (en) Method for manufacturing field emission display device having focusing lens
KR100296956B1 (en) Field emission display having focussing electrodes
KR100292002B1 (en) Manufacturing method of field emission display device
KR20010045938A (en) method of manufacturing field emission display device
KR100405971B1 (en) Structure and formation method for focusing electrode in field emssion display
KR100254674B1 (en) Resistive layer for field emission display
KR100205938B1 (en) Manufacturing method of field emission device
KR100254677B1 (en) Field emission display having resistive layer
KR100357832B1 (en) Method of Fabricating Focusing Device in Field Emission Display
KR100705837B1 (en) Field Emission Display Apparatus and Making Method Thereof
KR19990027719A (en) Manufacturing method of diamond-like carbon emitter tip for field emission display device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee