KR100278292B1 - Power amplifier with layout of divider and coupler external connection and layout method - Google Patents
Power amplifier with layout of divider and coupler external connection and layout method Download PDFInfo
- Publication number
- KR100278292B1 KR100278292B1 KR1019980061517A KR19980061517A KR100278292B1 KR 100278292 B1 KR100278292 B1 KR 100278292B1 KR 1019980061517 A KR1019980061517 A KR 1019980061517A KR 19980061517 A KR19980061517 A KR 19980061517A KR 100278292 B1 KR100278292 B1 KR 100278292B1
- Authority
- KR
- South Korea
- Prior art keywords
- transmission line
- input
- output
- resistor
- input port
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3215—To increase the output power or efficiency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술분야1. TECHNICAL FIELD OF THE INVENTION
분배기와 결합기 외부접속 구조를 가지는 전력증폭기 및 그 레이아웃방법에 관한 것임.A power amplifier having a splitter and a coupler external connection structure and a layout method thereof.
2. 발명이 해결하고자 하는 과제2. The problem to be solved by the invention
증폭시켜야할 RF입력신호원을 전력증폭회로의 입력단에서 동일한 신호레벨로 분배하고 분산된 입력신호를 공급받은 전력증폭기에서 증폭시키는 구조인 입력단 분배기를 삽입하고, 소자의 수량을 최소화 시킨 전송선 결합기를 이용하므로써, 고출력전력 및 고출력부가이득효율을 얻을 수 있도록 분배기와 결합기 외부접속 구조를 갖는 전력증폭기 및 그 설계방법을 제공함.The RF input signal source to be amplified is divided into the same signal level at the input stage of the power amplification circuit. Therefore, the present invention provides a power amplifier having a splitter and coupler external connection structure and its design method to obtain high output power and high output gain efficiency.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
구동증폭기의 출력신호인 전력증폭기의 입력신호를 분배하는 구조를 채용하여 입력신호를 2배 이상으로 용이하게 얻을 수 있도록 하는, 각각의 증폭회로에서 증폭된 신호를 외부에서 결합하는 구조를 이용하므로써, 고출력이득 및 출력부가이득효율이 매우 높은 설계방법을 제공하도록 함.By employing a structure that externally combines the signals amplified in each amplification circuit, by adopting a structure for distributing the input signal of the power amplifier, which is the output signal of the driving amplifier, to easily obtain the input signal more than twice. To provide a design method with high output gain and very high output gain efficiency.
4. 발명의 중요한 용도4. Important uses of the invention
IMT-2000용 단말기의 RF송수신부 전력증폭기로 활용할 수 있음.It can be used as a power amplifier for RF transmitter / receiver of IMT-2000 terminal.
Description
본 발명은 차세대 이동통신시스템(International Mobile Telecommunication - 2000 ; 이하 "IMT-2000"이라 함) 또는 미래공중육상이동통신시스템(Future Public Land Mobile Telecommunication System ; 이하 "FPLMTS" 이라 함)용 이동통신 단말기의 무선(RF)송신부 출력단인 전력증폭기에 관한 것으로, 특히 출력전력의 최대화와 출력부가이득효율을 극대화 시킬 수 있도록, 분배기 구조를 갖는 전력증폭기와 증폭기 외부에서 결합기를 접속하는 구조를 결합하여 소자의 수량을 최소화시킨 전송선 결합기를 연결하는 전력증폭기 및 그 레이아웃방법에 관한 것이다.The present invention provides a mobile communication terminal for a next generation mobile communication system (International Mobile Telecommunication-2000; "IMT-2000") or Future Public Land Mobile Telecommunication System (hereinafter, "FPLMTS"). The present invention relates to a power amplifier, which is an output terminal of a wireless transmitter. In particular, a power amplifier having a divider structure and a structure for connecting a coupler outside the amplifier are combined to maximize output power and output efficiency. The present invention relates to a power amplifier and a layout method thereof for connecting a transmission line coupler having a minimum value.
일반적으로, 휴대통신용 전력증폭기는 입력되는 RF신호에 대해 높은 증폭이득효율과 출력전력을 낼 수 있는 특성을 가져야 한다. 또한 휴대전화에 적용하기 위해는 소형 경량화 되어야 한다. 한편 RF신호를 증폭할 경우에, 전력증폭기의 특성에 고조파성분이 크면 고조파 왜곡 및 대역외 방사로 인한 인접채널 간섭을 크게 일으키므로, 고조파성분은 매우 중요한 파라메터(parameter)가 된다.In general, the power amplifier for portable communication should have characteristics that can produce a high amplification gain efficiency and output power for the input RF signal. In addition, small size and light weight should be applied to mobile phones. On the other hand, when amplifying an RF signal, if the harmonic component is large in the characteristic of the power amplifier, the harmonic distortion and the adjacent channel interference due to out-of-band radiation are large, so the harmonic component becomes a very important parameter.
또한, 전력증폭기는 단말기의 RF송수신부를 구성하는 부품중 가장 높은 전력을 소모하는 부품이므로 전력증폭기의 증폭효율은 한번 충전으로 단말기를 사용할 수 있는 시간에 직접적인 영향을 미친다. 또한, 출력전력과 증폭이득효율은 서로 상이한 특성이 있으므로 이 두가지 파라메터 특성이 모두 만족될 수 있도록 최적화하여 설계되어야 한다.In addition, since the power amplifier consumes the highest power among components constituting the RF transceiver, the amplification efficiency of the power amplifier directly affects the time when the terminal can be used with a single charge. In addition, since the output power and amplification gain efficiency have different characteristics, they should be optimized and designed to satisfy both of these parameter characteristics.
한편, 종래의 이동전화(PCS)용 전력증폭기(1.7∼1.9 GHz 대역)는 통상적으로 낮은 출력전력(250∼300 mW)과 낮은 출력부가이득효율(25∼30 %)인 상용부품이 사용되고 있음에 따라서, 통화가능 시간을 장기화할 수 있고, 공급되는 전원을 효율적으로 사용하는, 고출력전력 및 고 출력부가이득효율 특성을 보유한 전력증폭기가 요구되고 있는 실정이다.On the other hand, conventional power amplifiers for mobile phones (PCS) (1.7 to 1.9 GHz band) are generally used commercial components with low output power (250 to 300 mW) and low output gain efficiency (25 to 30%). Therefore, there is a demand for a power amplifier having high output power and high output gain efficiency, which can prolong the talk time and efficiently use the supplied power.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 공급되는 전원을 효율적으로 사용하며 고출력전력 및 고 출력부가이득효율특성을 가지는 분배기와 결합기 외부접속구조를 가지는 전력증폭기를 제공하는데 그 목적이 있다.The present invention has been made to solve the conventional problems as described above, to provide a power amplifier having a splitter and a coupler external connection structure that efficiently uses the power supplied and has high output power and high output gain efficiency. The purpose is.
또한, 본 발명의 다른 목적은 입력신호를 손실없이 2배 이상의 전력이 증폭될 수 있도록 분배시키고, 출력증폭회로를 병렬구조로 구성하여 증폭된 출력신호가 고 출력전력 및 고 출력부가이득효율을 가질 수 있도록, 전력증폭기의 입력단에 분배기를 제공하며, 병렬구조로 구성된 전력증폭회로의 증폭된 출력신호를, 외부에서 결합하는 전송선과 럼프트 소자인 저항으로 설계한 무손실 접속구조의 결합기를 구성하여, 고 출력이득 및 고 출력부가이득효율을 갖는 분배기와 외부접속 구조를 갖는 전력증폭기 및 레이아웃방법을 제공하는데 그 목적이 있다.In addition, another object of the present invention is to distribute the input signal so that more than twice the power can be amplified without loss, and by configuring the output amplifier circuit in parallel structure the amplified output signal has a high output power and high output gain efficiency A divider is provided at the input of the power amplifier, and a lossless connection structure designed by a resistor, which is a transmission line and a lumped element, which amplifies the amplified output signal of the power amplifier circuit configured in a parallel structure, It is an object of the present invention to provide a power amplifier having a high output gain and a high output gain efficiency and a power amplifier having an external connection structure and a layout method.
도 1은 본 발명에 따른 분배기와 결합기 외부접속 구조를 가지는 전력증폭기의 일실시예 구성도.1 is a diagram illustrating an embodiment of a power amplifier having an external connection structure of a divider and a combiner according to the present invention.
도 2a 는 종래의 궤환방식을 이용한 전력증폭기의 입출력 특성도2A is an input / output characteristic diagram of a power amplifier using a conventional feedback method.
도 2b 는 본 발명에 따른 분배기와 결합기 외부접속 구조를 가지는 전력증폭기의 입출력 특성도.2b is an input / output characteristic diagram of a power amplifier having a splitter and a coupler external connection structure according to the present invention;
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
11, 12 : 입력전력 분배기,11, 12: input power divider,
13, 14, 15, 16 : 분배된 입력전력에 대한 증폭기,13, 14, 15, 16: amplifiers for distributed input power,
17 : 출력전력 결합기 외부접속패드,17: output power coupler external connection pad,
C11, C12 : 캐패시터,C11, C12: capacitor,
L11, L12, L21, L22 : 인덕터,L11, L12, L21, L22: inductor,
R11 내지 R14, RL: 저항,R11 to R14, R L : resistance,
ST11, ST12, ST21, ST22, WTML11 내지 WTML19 : 전송선,ST11, ST12, ST21, ST22, WTML11 to WTML19: transmission line,
TML11, TML13, TML23, WTML11 : 설계된자형 전송선TML11, TML13, TML23, WTML11: designed Transmission line
TML13, TML17 : 설계된자형 전송선TML13, TML17: designed Transmission line
TML14 : 설계된자형 전송선TML14: Designed Transmission line
TML16, WTML12 : 설계된자형 전송선TML16, WTML12: Designed Transmission line
WTML11 내지 WTML19 : 전송선WTML11 to WTML19: Transmission Line
상기 목적을 달성하기 위하여, 본 발명에 의한 분배기와 결합기 외부접속 구조를 가지는 전력증폭기는, 입력단으로서의 RF입력포트; 상기 RF입력포트를 통해 외부로부터 인가되는 하나의 입력신호를 실질적으로 동일한 크기인 다수의 신호로 분배하여 출력하는 입력전력 분배 수단; 상기 분배 수단에 의해 분배된 다수의 입력신호들을 병렬적으로 각각 증폭하므로써 원하는 전력을 분산해서 증폭시키는 다수의 증폭 수단; 및 상기 다수의 증폭 수단에서 증폭된 다수의 신호들을 모두 결합하여 출력하는 출력전력 결합수단;을 구비함을 특징으로 한다.In order to achieve the above object, the power amplifier having a splitter and coupler external connection structure according to the present invention, the RF input port as an input terminal; Input power distribution means for distributing one input signal applied from the outside through the RF input port into a plurality of signals having substantially the same magnitude; A plurality of amplifying means for distributing and amplifying desired power by amplifying a plurality of input signals distributed by the distributing means in parallel, respectively; And output power combining means for combining and outputting a plurality of signals amplified by the plurality of amplifying means.
상기 다른 목적을 달성하기 위한 본 발명에 의한 분배기와 결합기 외부접속구조를 가지는 전력증폭기 레이아웃방법은, RF입력포트를 통해 외부로부터 입력신호를 수신하고; 상기 수신된 하나의 입력신호를 다수의 입력전력 분배수단을 통해 실질적으로 동일한 크기인 다수의 신호로 분배하여 출력하고; 상기 분배 수단에 의해 분배된 다수의 입력신호들을 다수의 증폭수단이 병렬적으로 각각 증폭하므로써 원하는 전력을 분산해서 증폭시키며; 및 상기 다수의 증폭 수단에서 증폭된 다수의 신호들을 출력전력 결합수단이 모두 결합하여 출력하도록 구현됨을 특징으로 한다.According to another aspect of the present invention, there is provided a power amplifier layout method having an external connection structure of a divider and a combiner, the apparatus comprising: receiving an input signal from an external device through an RF input port; Distributing the received one input signal into a plurality of signals having substantially the same magnitude through a plurality of input power distribution means and outputting the same; Distributing and amplifying desired power by amplifying the plurality of input signals distributed by the distributing means, respectively, in parallel by the plurality of amplifying means; And output power combining means for combining a plurality of signals amplified by the plurality of amplifying means.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 도면에서 종래기술과 동일한 구성요소에 대하여는 동일한 도면 부호를 인용하였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do. In the drawings, the same reference numerals are used for the same components as in the prior art.
먼저, 본 발명의 바람직한 실시예에서는 IMT-2000용 단말기 출력을 만족 시키기 위하여 입력단에 2개의 분배기를 구성하고, 4개의 전계효과 트랜지스터(FET: Field Effect Transistor)를 병렬(parallel)로 연결하여 증폭기(amplifier)를 구성하고, 이것들의 출력전력을 외부에서 접속하는 결합기 구조인 전송선과 럼프트 소자(저항)를 이용하여 설계한 무손실 결합기를 증폭기의 출력단에 접속하여, 큰 출력전력과 고 출력부가이득효율을 얻도록 설계 한다.First, in the preferred embodiment of the present invention, two splitters are formed at the input terminal to satisfy the terminal output for the IMT-2000, and four field effect transistors (FETs) are connected in parallel to the amplifier ( a lossless coupler designed using a transmission line and a lumped element (resistor), which are a coupler structure for connecting these output powers externally, to the output stage of the amplifier, thereby providing a large output power and high output gain efficiency. Design to get
예컨대, 본 발명의 바람직한 일예로서 게이트 폭(gate width)이 900 μm 인 FET(영국 GEC-Marconi 사의 라이브러리 소자)를 사용할 수 있는 데, 이와같은 FET를 이용한 전력증폭기의 출력전력포트에 본 발명에서 착안한 전송선 결합기를 외부에서 접속하여, 출력전력 및 출력부가이득효율을 측정한 결과 약 570 mW 의 출력과 약 41 %의 효율을 갖는 전력 증폭기를 얻을 수 있었다. 이것은 이상적인 윌킨슨(Wilkinson) 결합기를 사용하여 출력단을 결합한 것에 비하여 출력전력과 효율에서 각각 약 87 mW, 약 4.0 %가 개선된 결과이다.For example, as a preferable example of the present invention, a FET (library element of GEC-Marconi, UK) having a gate width of 900 μm may be used, and the present invention focuses on an output power port of a power amplifier using such a FET. A transmission line coupler was connected externally and the output power and output gain efficiency were measured. As a result, a power amplifier with an output of about 570 mW and an efficiency of about 41% was obtained. This results in an improvement of about 87 mW and about 4.0% in output power and efficiency, respectively, compared to the output stage using an ideal Wilkinson coupler.
한편 위와 같은 전력증폭기는 IMT-2000 용 단말기에 적용 되어야 하므로 그 부피를 최소화 하여야 한다. 이에따라, 본 발명에서는 전력증폭기의 입력단 분배기는 MMIC(Monolithic Microwave Integrated Circuits)로 구현 할 수 있으나, 출력단은 병렬구조인 출력포트의 출력신호를 결합하기 위한 회로이므로 크기가 매우 커서, MMIC 칩으로 구현 할 수 없기 때문에, 전송선과 럼프트 소자를 이용하여 결합기를 구성하였다.Meanwhile, the above power amplifier should be applied to the terminal for IMT-2000, so its volume should be minimized. Accordingly, in the present invention, the input stage divider of the power amplifier may be implemented by MMIC (Monolithic Microwave Integrated Circuits), but the output stage is a circuit for combining the output signal of the output port having a parallel structure, which is very large and may be implemented as an MMIC chip. Since it is not possible, a coupler was constructed using a transmission line and a lumped element.
도 1은 본 발명에 따른 분배기와 결합기 외부접속 구조를 가지는 전력증폭기의 일실시예 구성도이다.1 is a diagram illustrating an embodiment of a power amplifier having an external connection structure of a divider and a combiner according to the present invention.
도 1에 도시한 바와 같이 전체 전력증폭기 구성은, 입력전력 분배기(11, 12)의 입력포트 1 및 입력포트 2로 입력된 전단의 구동증폭기(도시되지 않음 : 이는 단말기 내에서 전력증폭기의 앞단에 접속됨)로 부터의 출력신호를 입력받는 구조를 갖는다.As shown in FIG. 1, the entire power amplifier configuration includes a driving amplifier (not shown: the front end of the power amplifier in the terminal) inputted to the input port 1 and the input port 2 of the input power dividers 11 and 12. Connected to the output signal).
도면에 표시한 바와 같이, 본 발명의 분배기와 결합기 외부접속 구조를 갖는 전력증폭기 및 그 레이아웃방법은, 전단인 구동증폭기(도시되지 않음)의 출력신호를 입력받아 입력손실없이 각각 2개의 신호로 분리하여 출력하는 제 1 및 제 2 입력전력 분배기(11, 12)와, 상기 제 1 입력전력 분배기(11)의 출력단에 각각 연결되어 있으며 능동소자(예컨대, 게이트폭이 900 μm인 FET)를 이용하여 최적화된 증폭신호를 제공하는 제 1 및 제 2 증폭기(13, 14)와, 상기 제 2 입력전력 분배기(12)의 출력단에 각각 연결되어 있으며 능동소자(예컨대, 게이트폭이 900 μm인 FET)를 이용하여 최적화된 증폭신호를 제공하는 제 3 및 제 4 증폭기(15, 16)와, 상기 제 1 내지 제 4 증폭기의 출력단에 그 입력단이 각각 연결되어 상기 각각의 증폭기에서 증폭된 출력신호를 외부에서 컨넥터를 통하여 접속하는 무손실 결합기에서 출력하는 출력전력 결합기(17)를 구비하고 있다.As shown in the figure, the power amplifier having a divider and coupler external connection structure of the present invention and a layout method thereof receive an output signal of a driving amplifier (not shown), which is a front end, and is separated into two signals without input loss. The first and second input power dividers 11 and 12 and output terminals of the first input power divider 11, respectively, and use an active element (for example, a FET having a gate width of 900 μm). First and second amplifiers 13 and 14 which provide optimized amplified signals and an output terminal of the second input power divider 12, respectively, and an active element (e.g., a FET having a gate width of 900 mu m) Third and fourth amplifiers 15 and 16 for providing an optimized amplified signal, and input terminals thereof are respectively connected to output terminals of the first to fourth amplifiers to externally output the output signals amplified by the respective amplifiers. Connector And has an output power combiner 17 is output from the lossless coupler connection.
상기 입력전력 분배기(11, 12)는 각각의 입력포트를 통해 입력되는 RF(Radio Frequency)신호를 분배하여 입력신호전력을 출력하므로써, 병렬구조를 갖는 각 증폭기(13, 14, 15, 16)의 입력단에 입력신호전력으로 인가되어 증폭되도록 한다. 이때, 상기 입력전력 분배기(power divider)(11, 12)는 앞단의 구동증폭기(도시되지 않음)에서 출력되는 RF신호를 같은 크기이면서 다수(2개 이상)로 분배하는 기능을 한다. 아울러, 상기 각 증폭기(도 1의 13 내지 16)에서 출력된 RF신호는 외부접속 구조의 출력전력 결합기(17)에 입력되고 최종적으로 출력전력으로 결합된다.The input power dividers 11 and 12 distribute the RF (Radio Frequency) signals input through the respective input ports and output the input signal power, so that each of the amplifiers 13, 14, 15, and 16 having a parallel structure is provided. It is applied to the input terminal as input signal power to be amplified. In this case, the input power dividers 11 and 12 distribute the RF signals output from the driving amplifiers (not shown) of the preceding stage to the same size and to a plurality (two or more). In addition, the RF signal output from each of the amplifiers (13 to 16 of FIG. 1) is input to the output power combiner 17 of the external connection structure and finally coupled to the output power.
상기 도 1의 11, 12는 입력전력 분배기로서, 도면에 도시한 바와 같이, 상기 도 1의 입력전력 분배기(11, 12)는, 외부로부터 인가되는 신호를 입력받기 위해 RF패드를 통해 연결된 신호입력단과, 상기 신호입력단으로 인가되는 신호의 직류전압성분을 블록킹하기 위한 제 1 및 제 2 캐패시터(C11, C12)와, 상기 신호입력단과 상기 제 1 캐패시터(C11) 및 제 2 캐패시터(C12)를 연결하기 위한 제 1 우자()형 전송선(TML11)과, 상기 신호입력단을 통해 입력되는 한 개의 신호입력을 두 신호로 분기하기 위한 어자()형 전송선(TML14)의 제 2 출력측에 연결되어 분기된 무선주파(RF) 신호를 정합하는 제 1 인덕터(L11)와, 상기 제 1 인덕터(L11)와 제 1 출력단 간에 연결된 제 2 우자()형 전송선(TML13)과, 상기 제 2 인덕터(L12)와 제 2 출력단 간에 연결된 제 1 오자()형 전송선(TML16)과, 상기 제 2 우자()형 전송선(TML13) 및 상기 제 1 오자()형 전송선(TML16)을 정합하기 위한 저항(R11)과, 상기 각 소자들의 입출력단, 상기 제 1, 제 2 우자()형 전송선 상기 제 1 오자()형 전송선들 간체 각각 구비되는 다수의 으자()형 전송선(ST11, ST12)을 구비한다.11 and 12 of FIG. 1 are input power dividers, and as shown in the drawing, the input power dividers 11 and 12 of FIG. 1 are connected to a signal input terminal via an RF pad to receive a signal applied from the outside. And first and second capacitors C11 and C12 for blocking a DC voltage component of a signal applied to the signal input terminal, and connecting the signal input terminal to the first capacitor C11 and the second capacitor C12. First uja (to do ) A transmission line (TML11) and a lexical word for branching one signal input input through the signal input terminal into two signals ( A first inductor L11 connected to a second output side of the) -type transmission line TML14 and matching a branched radio frequency (RF) signal, and a second woofer connected between the first inductor L11 and the first output terminal (L1). ) First transmission line (TML13) and the first typo (") connected between the second inductor L12 and the second output terminal. ) Transmission line (TML16) and the second right ( ) Transmission line (TML13) and the first typo ( Resistor R11 for matching) transmission line TML16, input / output terminals of the elements, and the first and second ) Transmission line said first misspell ( ) Multiple transmission lines provided with each of the simplified transmission lines ) Transmission lines ST11 and ST12.
상기 도 1의 입력전력 분배기(11, 12) 실시예에서, 입력신호 접속단자는 MMIC 온 칩(on-chip)에 포함되어 있으므로 RF패드(F20RPOW)(Input pad1, Input pad2)를 통하여 연결하고, 저항(R11), 캐패시터(C11, C12) 및 인덕턴스(L11, L12)와, 이러한 럼프트(lumped) 소자들을 연결하기 위한 각종의 형태(예컨대, 으자()형, 어자()형, 아자()형, 오자()형, 우자()형, 기억자()형, 일자()형, 십자()형, 등의 형태를 가질 수 있음)의 전송선(ST11, ST12, TML11 내지 TML23)을 이용하여, GMMT 라이브러리를 써서 구현한 윌킨슨(Wilkinson) 분배기 구조인 설계방법(레이아웃)을 구성하였다.In the embodiment of the input power dividers 11 and 12 of FIG. 1, since the input signal connection terminals are included in the MMIC on-chip, the input signal connection terminals are connected through the RF pads F20RPOW (Input pad1, Input pad2). Resistor R11, capacitors C11 and C12 and inductances L11 and L12, and various forms for connecting such lumped elements (e.g., ) Type ), Aza ( ), Typo ( ), Uja ( ), Memory ( ), Date ( ), Cross ( Using a transmission line (ST11, ST12, TML11 to TML23) of), etc.), a design method (layout), which is a Wilkinson distributor structure implemented using a GMMT library, was constructed.
회로 및 그 설계방법에 사용된 각 소자들의 기능에 관하여 살펴보면, 상기 입력신호 접속단자(F20RPOW)(Input pad1, Input pad2)를 통하여 입력된 RF신호는 전송선(ST21, 세로 x 가로 = 40 x 50 μm )으로 연결되어 전송선(TML11, 세로 x 가로 x 아래 = 40 x 50 x 40 μm)을 통하여 병렬구조로 분지된다. 캐패시터(C11,C12)는 각각 직류블럭킹(DC blocking) 기능을 하며, 출력단의 디바이더(divider)를 구성하고 있는 인덕터(L11,L12)및 저항(R11)과 더블어 출력단의 정합회로를 형성하고 분배시키는 역할을 한다.Looking at the function of the circuit and the elements used in the design method, the RF signal input through the input signal connection terminal (F20RPOW) (Input pad1, Input pad2) is a transmission line (ST21, length x width = 40 x 50 μm) ) And branched in parallel through a transmission line (TML11, length x width x bottom = 40 x 50 x 40 μm). Capacitors C11 and C12 each function as a DC blocking function and form and distribute matching circuits of inductors L11 and L12 and resistors R11 and doubler output stages that constitute a divider of the output stage. Play a role.
다음으로 상기 도 1의 13 내지 16은 분배기(11, 12) 출력신호를 증폭하기 위한 예를 나타낸 것으로서, 입력신호전력 증폭을 위한 전력증폭기의 일실시예 회로 구성 및 그 레이아웃을 보여주고 있다.Next, 13 to 16 of FIG. 1 illustrate an example for amplifying the output signals of the splitters 11 and 12. The circuit configuration and layout of one embodiment of the power amplifier for amplifying the input signal power are shown.
도면에 도시한 바와 같이, 상기 입력전력 증폭기(13, 14, 15, 16)는, 무선 주파수(RF)의 대역폭을 광대역화 하기 위한 저항(R12)과, 원하는 출력을 내기 위한 분산된 입력전력을 증폭시키는 전계효과 트랜지스터(FET900)와, 상기 전계효과 트랜지스터의 게이트에 전압을 인가하기 위해 직류전원을 피딩하여 공급하는 인덕터(L21)와, 입력포트 및 상기 각 소자들을 연결하기 위한 십자()형의 전송선(TML21)과, 상기 전계효과 트랜지스터의 출력단에 전압을 인가하기 위해 직류전원을 피딩하여 공급하는 인덕터(L22)와, 상기 각 소자들의 입출력단들 간에 각각 구비되는 다수의 으자()형 및 일자()형 전송선(ST21, ST22)을 구비하고 있다.As shown in the figure, the input power amplifiers 13, 14, 15, and 16 include a resistor R12 for widening the bandwidth of the radio frequency RF and distributed input power for producing a desired output. A field effect transistor (FET900) for amplifying, an inductor (L21) for feeding and supplying a DC power supply for applying a voltage to the gate of the field effect transistor, a cross for connecting an input port and the elements ( ) Transmission line TML21, an inductor L22 for feeding and supplying DC power to supply voltage to an output terminal of the field effect transistor, and a plurality of magnetic elements provided between input and output terminals of the respective elements ( ) And date ( ) Transmission lines ST21 and ST22.
상기 도 1의 입력전력 증폭기(13 내지 16)는, 전력이 FET 증폭소자의 제작 특성상 1 dB 구동점(compression point)에 의해 최대 출력레벨이 제한되어 있으므로, 원하는 출력을 내기 위해서는 단일증폭기에 의한 증폭보다는 전력을 분산해서 증폭시켜야 높은 출력전력을 얻을 수 있다. 도 1에서 각각의 증폭기(13 내지 16)는 동일한 특성을 갖는다.In the input power amplifiers 13 to 16 of FIG. 1, since the maximum output level of the power is limited by a 1 dB compression point due to the fabrication characteristics of the FET amplifying device, amplification by a single amplifier is required to produce a desired output. Rather, the power must be distributed and amplified to achieve high output power. In Fig. 1, each of the amplifiers 13 to 16 has the same characteristic.
도 1의 증폭기(13 내지 16) 입력포트는 일자형 전송선을 통하여 십자형인 전송선(TML21)에서 3개 방향으로 분지된다. 게이트 폭이 900 μm인 증폭용 FET의 게이트에 인가되는 전압(Vgs)은 MMIC칩내에 직류전원을 공급할 때 사용하는접속패드( F20DCAP)를 통하여 직류전원을 피딩하고 입력단 정합용인 인덕터(L21)를 경유하여 공급된다. 그리고, 저항(R12)은 증폭되는 RF주파수의 대역폭을 광대역화 하는 역할을 한다. 한편, FET의 드레인에 공급되는 인가전압 Vds는 직류전원 피딩과 출력단 정합용인 인덕터(L22)를 경유하여 공급된다.The input ports of the amplifiers 13 to 16 of FIG. 1 are branched in three directions from a cross-shaped transmission line TML21 through a straight transmission line. The voltage (Vgs) applied to the gate of the amplifying FET having a gate width of 900 μm is fed through the inductor L21 for feeding the DC power through the connection pad (F20DCAP) used to supply the DC power in the MMIC chip and matching the input stage. Is supplied. In addition, the resistor R12 serves to widen the bandwidth of the amplified RF frequency. On the other hand, the applied voltage Vds supplied to the drain of the FET is supplied via the inductor L22 for DC power feeding and output stage matching.
상기 도 1의 결합기(17) 출력전력은, 도 1의 전송선과 럼프트 소자인 저항을 이용하여 구성한 외부접속 결합기(17)에서 출력전력을 결합하기 위해, 상기 도 1의 전력증폭기 출력전력을 결합하는 무손실 결합기(17)의 일실시예 회로 구성이다.The output power of the combiner 17 of FIG. 1 combines the output power of the power amplifier of FIG. 1 to couple the output power of the externally connected coupler 17 configured by using the transmission line of FIG. 1 and a resistor that is a lumped element. One embodiment of the lossless coupler 17 is a circuit configuration.
도면에 도시한 바와 같이, 전송선과 저항으로 구성한 윌킨슨(Wilkinson) 결합기 구조의 출력단 결합기는, 각각 두 입력단으로 입력되는 전력증폭기에서 증폭된 신호를 결합하는 제 1 및 제 2 입력단 결합부(1-10, 1-20)로부터, 출력되는 두 결합신호를 다시 결합하여 출력하는 출력단 결합부(1-30)를 구비하고 있다.As shown in the figure, the output stage combiner of the Wilkinson combiner structure composed of a transmission line and a resistor includes a first and second input stage combiner (1-10) for combining amplified signals from a power amplifier input to two input stages, respectively. And an output stage combiner 1-30 which combines and outputs two combined signals outputted from 1-20.
상기 제 1 입력단 결합부(1-10)는 입력포트 1 및 입력포트 2 간에 연결된 저항(R13)과 병렬로 연결된 전송선(WTML11, WTML12), 상기 전송선(WTML11, WTML12)에 대하여 상기 저항(R13)과 병렬로 연결된 전송선(WTML11,WTML12) 및 상기 두 전송선(WTML13, WTML14) 출력측 공통접접에 그 입력측이 연결된 전송선(WTML15)으로 이루어 진다.The first input coupler 1-10 is connected to the resistors R13 connected between the input port 1 and the input port 2 in parallel with the transmission lines WTML11 and WTML12 and the transmission lines WTML11 and WTML12. And a transmission line WTML11 and WTML12 connected in parallel with each other, and a transmission line WTML15 having an input side connected to a common contact on the output side of the two transmission lines WTML13 and WTML14.
본 실시예에 따른, 윌킨슨 결합기는 입력된 RF신호 전력에 대하여 무손실로 결합하도록 하며, 최적의 부하 임피던스에 맞도록 정합시킨 것으로, 도 1에 도시된 네개의 증폭기(13 내지 16) 출력전력을 결합시키는 역할을 한다.According to the present embodiment, the Wilkinson coupler is losslessly coupled to the input RF signal power, and is matched to an optimum load impedance. The Wilkinson coupler combines the output powers of the four amplifiers 13 to 16 shown in FIG. It plays a role.
전송선과 저항으로 구성한 윌킨슨 출력단 결합기는, 각각의 증폭기에서 나오는 출력을 최소한의 손실(약 3 dB)로 결합시키면서 출력단 임피던스 정합을 시켜주는 기능을 한다. 이것의 구조 및 회로소자들의 값에 의하여 전체 전력증폭기의 출력전력, 출력부가이득효율에 직접적인 영향을 미친다.The Wilkinson output stage combiner, which consists of a transmission line and a resistor, combines the output from each amplifier with a minimum loss (about 3 dB) to match the output impedance. Its structure and the values of the circuit elements directly affect the output power and output gain efficiency of the entire power amplifier.
상기 도 1의 출력전력 결합기(17)는, 이상적인 전송선을 이용하여 구성한 일실시예 및 그 설계방법 회로도 이다.The output power combiner 17 of FIG. 1 is a circuit diagram of an embodiment and its design method constructed using an ideal transmission line.
도면에 도시한 바와 같이, 전송선(WTML13 내지 WTML19과 저항 R13 내지 R14, RL)을 이용하여 구성한 이상적인 전송선 결합기도, 각각 두 입력단으로 입력되는 증폭된 신호를 결합하는 제 1 및 제 2 입력단 결합부(1-10, 1-20)와, 상기 제 1 및 제 2 입력단 결합부(1-10, 1-20)로부터 출력되는 두 결합신호를 다시 결합하여 출력하는 출력단 결합부(1-30)를 구비하고 있다.As shown in the figure, an ideal transmission line combiner constructed using transmission lines WTML13 to WTML19 and resistors R13 to R14, R L also includes first and second input stage coupling units for coupling amplified signals input to two input terminals, respectively. (1-10, 1-20) and the output stage combiner (1-30) for combining and outputting the two combined signals output from the first and second input stage combiner (1-10, 1-20) again Equipped.
상기 제 1 입력단 결합부(1-10)는 입력포트 2 및 입력포트 3간에 연결된 저항(R13)과 병렬로 연결된 으()자형 전송선(WTML11), 상기 으자형 전송선(WTML11)과 병렬로 연결된 으()자형 전송선(WTML12), 상기 으()자형 전송선(WTML11, WTML12)과 직렬로 연결된 으()자형 전송선(WTML15), 상기 두 으()자형 전송선(WTML11, WTML12)의 접면 부위에 으자()자형 전송선(WTML15)으로 이루어져 있다.The first input coupling unit (1-10) is connected in parallel with a resistor (R13) connected between the input port 2 and the input port 3 ( ) Is connected in parallel with the W-type transmission line (WTML11) and the U-shaped transmission line (WTML11) ) Transmission line (WTML12), above Connected in series with the L-shaped transmission lines (WTML11, WTML12) Shaped transmission line (WTML15), the two Let's go to the contact area of the transmission line (WTML11, WTML12) ) Is composed of a transmission line (WTML15).
상기 제 2 입력단 결합부(1-20)는 입력포트 4 및 입력포트 5에 인가되는 증폭된 입력신호를 결합하기 위한 구조로서, 상기 제 1 입력단 결합부(1-10)와 동일한 구조로 이루어져 있다.The second input end coupling unit 1-20 is a structure for coupling an amplified input signal applied to the input port 4 and the input port 5, and has the same structure as the first input end coupling unit 1-10. .
또한, 상기 제 1 입력단 결합부(1-30)는 상기 제 1 입력단 결합부(1-10)의 출력단 및 상기 제 2 입력단 결합부(1-20)의 출력단에 대하여 상기 저항(R13), 상기 제 1 입력단 결합부(1-10)의 출력단에 대하여 상기 저항(R13)과 병렬로 연결된 으()자형 전송선(WTML16), 상기 으()자형 전송선(WTML16)과 병렬로 연결된 일자()형 전송선(WTML18)과, 상기 일자()형 전송선(WTML18)의 접면 부위에 결합되는 상기 으()자형 전송선(WTML19)의 출력측 및 접지간에 연결된 저항(RL)으로 이루어져 있다.In addition, the first input terminal coupling unit 1-30 may include the resistor R13 and the output terminal of the first input terminal coupling unit 1-10 and the output terminal of the second input terminal coupling unit 1-20. Connected in parallel with the resistor R13 with respect to the output terminal of the first input terminal coupling part 1-10 ( ) Transmission line (WTML16), above Dates connected in parallel with the W-type transmission line (WTML16) ) Transmission line (WTML18) and the date ( 결합 coupled to the contact area of the) transmission line (WTML18) It consists of a resistor (R L ) connected between the output side of the WTML19 and the ground.
전술한 바와 같은 본 발명의 바람직한 실시예에서, 최종 출력되는 전력을 최대 300 mW 라 할 때 결합기의 손실을 최대 1 dB 라 가정하면, 대략 400 mW 의 전력을 FET 4 개로부터 얻어야 하므로 한 개의 FET 가 내야하는 출력은 약 100 mW 가량 된다. 이때 드레인 바이어스 전압을 5 V 라 두면 드레인-소오스 전류는 40 mA 가 필요하게 된다. 그러므로 이러한 전류를 얻을 수 있도록 게이트-소오스 바이어스 전압을 -0.8 V로 두면 고조파 왜곡을 크게 하지 않고 원하는 출력을 얻을 수 있다.In the preferred embodiment of the present invention as described above, assuming that the loss of the combiner is a maximum of 1 dB when the final output power is at most 300 mW, approximately 400 mW of power must be obtained from four FETs so that one FET The output is about 100 mW. If the drain bias voltage is set at 5 V, the drain-source current requires 40 mA. Therefore, if the gate-source bias voltage is set to -0.8 V to obtain this current, the desired output can be obtained without increasing harmonic distortion.
앞서 지적한 바와같이 증폭기의 출력전력 및 출력부가이득효율은 서로 상반되는 관계에 있는데, 출력을 크게 하기 위하여 입력전력을 증가시키면 출력전력 및 출력부가이득효율이 증가하는 반면 2차 고조파 간섭(2-tone 3'rd order IP)에 의하여 고조파 왜곡이 심해지게 된다. 그래서 본 발명에서는 이러한 상반된 관계를 조화 시켜서 최대출력 570 mW 에서도 증폭기의 1 dB 콤프레션 지점이 출력단 2차 고조파 간섭보다 30 dB 가량 높게 설계되어 안정된 출력전력 및 출력부가이득효율을 얻을 수 있다.As pointed out earlier, the output power and output gain efficiency of the amplifier have a mutually opposite relationship.Increasing the input power to increase the output increases the output power and output gain efficiency, while the second harmonic interference (2-tone Harmonic distortion is aggravated by 3'rd order IP). Therefore, in the present invention, in harmony with such a contradiction relationship, the 1 dB compression point of the amplifier is designed to be about 30 dB higher than the output second-order harmonic interference even at the maximum output of 570 mW, thereby obtaining stable output power and output gain efficiency.
한편, 이러한 최대출력을 얻었을 때, 입력단 정합특성 S22(제 1 출력단 반사계수) 및 S33(제 2 출력단 반사계수)은 -10 dB 이하에서 대역폭이 800 MHz 이며, 출력단 정합특성 S11(입력단 반사계수)은 -10 dB 이하에서 대역폭이 600 MHz 이상이 된다.On the other hand, when this maximum output is obtained, the input matching characteristics S22 (first output stage reflection coefficient) and S33 (second output stage reflection coefficient) have a bandwidth of 800 MHz at -10 dB or less, and the output stage matching characteristic S11 (input stage reflection coefficient). ) Has a bandwidth above 600 MHz at -10 dB or less.
이상에서 착안한 레이아웃 회로의 출력특성 즉, 전송선과 저항으로 구성하여 최적화 시킨 결합기를 써서 결합한 전체 전력증폭기 특성을 <표 1> 에 나타내었다.In Table 1, the output characteristics of the layout circuit, ie, the total power amplifier combined with the optimized combination of transmission line and resistance, are shown in Table 1.
도 2a는 종래의 궤환방식을 이용한 전력증폭기의 입출력 특성도이며, 도 2b는 본 발명에 따른 분배기와 결합기 외부접속 구조를 가지는 전력증폭기의 입출력 특성도로서, 전송선과 저항으로 구성된 도 2b의 입출력 반사계수가 -10 dB 이상이 된다. 이로써, 전술한 바와 같이, 본 발명에서 제시한 분배기와 외부접속 결합기를 이용한 착안기술이 원하는 출력특성(고출력전력 및 고출력부가이득효율)을 향상시킬 수 있는 설계방법임을 쉽게 확인할 수 있다.2A is an input / output characteristic diagram of a power amplifier using a conventional feedback method, and FIG. 2B is an input / output characteristic diagram of a power amplifier having an external connection structure of a divider and a coupler according to the present invention, and the input / output reflection of FIG. The coefficient is above -10 dB. Thus, as described above, it can be easily confirmed that the inventive concept using the distributor and the external connection coupler proposed in the present invention is a design method capable of improving desired output characteristics (high output power and high output gain efficiency).
<표 1>TABLE 1
상기한 바와 같이, 분배기와 결합기 외부접속 구조를 갖는 본 발명의 전력증폭기 회로 및 그 설계방법은 IMT-2000용 단말기의 RF송신부 전력증폭기로 활용할 수 있으며, 무선 근거리통신망(WLL)용 단말기의 RF송신부 핵심소자로도 널리 활용할 수 있다.As described above, the power amplifier circuit and its design method of the present invention having a splitter and coupler external connection structure can be utilized as the RF transmitter power amplifier of the terminal for the IMT-2000, the RF transmitter of the wireless local area network (WLL) terminal It can also be widely used as a core device.
상술한 내용은 본 발명의 실시예에 관하여 설명이 이루어졌지만, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다. 아울러 당 업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.Although the foregoing has been described with respect to embodiments of the present invention, those skilled in the art will understand that various implementations are possible within the scope of the technical idea of the present invention. In addition, those skilled in the art will be capable of various modifications, changes, additions, and the like within the spirit and scope of the present invention, and such modifications and changes should be regarded as belonging to the following claims.
상기한 바와 같은 본 발명에 따르면, MMIC 로 구현한 전력증폭기의 출력을 종래의 상용 부품보다 현저하게 크게 할 수 있으며, 출력전력 및 출력부가이득효율을 향상시킬 뿐만아니라, 입력신호를 2배 이상으로 분배하는 분배기를 삽입한 입력단과 증폭기를 병렬구조로 설계한 증폭단 및 외부에서 접속하는 결합기를 설계하여 구성한 출력단에서, 고출력전력 및 고출력부가이득효율을 얻을 수 있는 효과가 있다.According to the present invention as described above, the output of the power amplifier implemented by MMIC can be significantly larger than conventional commercial components, and not only improves the output power and output gain efficiency, but also doubles the input signal. High output power and high output gain efficiency can be obtained at the output stage configured by designing the input stage into which the distributor divider is inserted and the amplifier stage designed by the parallel structure and the coupler connected externally.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980061517A KR100278292B1 (en) | 1998-12-30 | 1998-12-30 | Power amplifier with layout of divider and coupler external connection and layout method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980061517A KR100278292B1 (en) | 1998-12-30 | 1998-12-30 | Power amplifier with layout of divider and coupler external connection and layout method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000045005A KR20000045005A (en) | 2000-07-15 |
KR100278292B1 true KR100278292B1 (en) | 2001-01-15 |
Family
ID=19568260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980061517A KR100278292B1 (en) | 1998-12-30 | 1998-12-30 | Power amplifier with layout of divider and coupler external connection and layout method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100278292B1 (en) |
-
1998
- 1998-12-30 KR KR1019980061517A patent/KR100278292B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000045005A (en) | 2000-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7714662B2 (en) | Multiband output impedance matching circuit having passive devices, amplifier including multiband input impedance matching circuit having passive devices, and amplifier including multiband input/output impedance matching circuit having passive devices | |
EP0911985B1 (en) | Dual band transmitter with switchable matching circuit | |
JP2004096379A (en) | High frequency power amplifier | |
KR20050046731A (en) | High power doherty amplifier | |
CN101785180A (en) | Broadband power amplifier | |
JPH10233638A (en) | Microwave amplifier | |
CN111327277A (en) | S-band GaN MMIC low-noise amplifier | |
CN216056945U (en) | Three-path power synthesis radio frequency power amplifier based on transformer matching | |
CN114465585A (en) | High-performance power amplifier chip from K wave band to Ka wave band | |
CN116582091B (en) | signal amplifier | |
KR100260622B1 (en) | Apparatus for amplifying power in mobile system | |
CN116614093A (en) | Power amplifier and electronic equipment | |
KR100278292B1 (en) | Power amplifier with layout of divider and coupler external connection and layout method | |
US4774477A (en) | Power amplifier having low intermodulation distortion | |
US9480160B2 (en) | Envelope tracking power amplifier with low impedance supply feed | |
KR100288145B1 (en) | Power amplifier with divider connection structure and layout method | |
US20090237167A1 (en) | Integrated Amplifier Circuit | |
KR100270312B1 (en) | Output circuit of power amplifer using the optimization techniques for the output gain | |
KR100278293B1 (en) | Power amplifier with transmission line coupler external connection structure and layout method | |
CN112737520A (en) | CMOS radio frequency power amplifier using off-chip transmission line | |
US7489197B2 (en) | Coupling net and MMIC amplifier | |
Chakravarti et al. | RF multi-function chip at Ku-band | |
CN115865042A (en) | Active four-way power divider circuit | |
Lin et al. | A Compact Low-Loss Bi-directional Amplifier for Ku-band | |
KR100236830B1 (en) | Power amplifier for radio frequency transceiver section |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20131004 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |