KR100275528B1 - Adsl subscriber terminal interface apparatus for atm - Google Patents

Adsl subscriber terminal interface apparatus for atm Download PDF

Info

Publication number
KR100275528B1
KR100275528B1 KR1019980049233A KR19980049233A KR100275528B1 KR 100275528 B1 KR100275528 B1 KR 100275528B1 KR 1019980049233 A KR1019980049233 A KR 1019980049233A KR 19980049233 A KR19980049233 A KR 19980049233A KR 100275528 B1 KR100275528 B1 KR 100275528B1
Authority
KR
South Korea
Prior art keywords
delivery mode
asynchronous delivery
asymmetric digital
subscriber line
digital subscriber
Prior art date
Application number
KR1019980049233A
Other languages
Korean (ko)
Other versions
KR20000032682A (en
Inventor
소운섭
김진태
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019980049233A priority Critical patent/KR100275528B1/en
Publication of KR20000032682A publication Critical patent/KR20000032682A/en
Application granted granted Critical
Publication of KR100275528B1 publication Critical patent/KR100275528B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5603Access techniques
    • H04L2012/5609Topology
    • H04L2012/5613Bus (including DQDB)
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야1. TECHNICAL FIELD OF THE INVENTION

본 발명은 비대칭 디지털 가입자선 가입자 단말 정합장치에 관한 것임.The present invention relates to an asymmetric digital subscriber line subscriber station matching device.

2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention

본 발명은 프로세서간 통신 인터페이스 버스 카드 형태의 비동기식 전달 모드 단말 정합장치를 제공하는데 그 목적이 있음.An object of the present invention is to provide an asynchronous transfer mode terminal matching device in the form of an interprocessor communication interface bus card.

제공하고자 함.To provide.

3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention

본 발명은 비대칭 디지털 가입자선 가입자 단말 정합장치에 있어서, 호스트와 통신하며, 주변장치들에게 제어신호를 보내는 비동기식 전달 모드 분할조립층 처리수단; 데이터를 저장하는 메모리저장수단; 호스트와 상호 통신하며, 입력되는 셀을 처리하는 비동기식 전달 모드 물리층 처리수단; 데이터를 상호 변환해 주며, 명령 및 상태 정보를 주고 받고, 비대칭 디지털 가입자선 처리를 해주며, 터미널과 정합하는 비대칭 디지털 가입자선 처리수단; 및 호스트로 부터의 명령 및 비대칭 디지털 가입자선 처리수단의 상태 내용을 저장하는 명령 및 상태 저장수단을 포함함.The present invention provides an asymmetric digital subscriber line subscriber station matching device comprising: asynchronous delivery mode splitting assembly layer processing means for communicating with a host and sending control signals to peripheral devices; Memory storage means for storing data; Asynchronous delivery mode physical layer processing means for communicating with a host and processing input cells; Asymmetric digital subscriber line processing means for converting data to and from each other, exchanging commands and status information, and performing asymmetric digital subscriber line processing and matching with terminals; And command and state storage means for storing instructions from the host and state content of the asymmetric digital subscriber line processing means.

4. 발명의 중요한 용도4. Important uses of the invention

본 발명은 비동기식 전달 모드용 가입자 단말장치의 구성에 이용됨.The present invention is used to configure a subscriber station for asynchronous delivery mode.

Description

비동기식 전달 모드용 비대칭 디지털 가입자선 가입자 단말 정합장치{ADSL SUBSCRIBER TERMINAL INTERFACE APPARATUS FOR ATM}Asymmetric Digital Subscriber Line Subscriber Terminal Matching Device for Asynchronous Transfer Mode {ADSL SUBSCRIBER TERMINAL INTERFACE APPARATUS FOR ATM}

본 발명은, 비동기식 전달 모드용 단말장치에서 비대칭 디지털 가입자선 가입자 단말 정합장치에 관한 것이다.The present invention relates to an asymmetric digital subscriber line subscriber station matching device in an asynchronous delivery mode terminal device.

일반적으로, 원거리의 비동기식 전달 모드(Asynchrous Transfer Mode : 이하 "ATM"이라함) 가입자에게 다양한 멀티미디어 응용 프로그램을 서비스하기 위한 단말장치를 구성하는데 있어서 호스트와 선로 중간에 비대칭 디지털 가입자선(Asymmetric Digital Subscriber Line : 이하 "ADSL"이라함) 처리장치 및 ATM데이터에서 이더넷 데이터로 변환하는 장치를 사용하여 가입자 단말과 접속하였다.In general, an asymmetric digital subscriber line between a host and a line in constructing a terminal device for serving various multimedia applications to a subscriber in asynchronous transfer mode (hereinafter referred to as "ATM") in a long distance. (Hereinafter referred to as "ADSL") was connected to the subscriber station using a processing device and a device for converting ATM data into Ethernet data.

도 1 은 종래의 비동기식 전달 모드용 가입자 단말장치 구성 예시도이다.1 is an exemplary configuration of a subscriber station for asynchronous delivery mode according to the related art.

도면에 도시된 바와 같이, 종래의 ATM용 가입자 단말장치는 호스트부(110), 이더넷 정합부(120), ADSL 단말부(130), 원격제어 정합부(140), 음성영상 처리부(150)로 구성되어있다.As shown in the figure, the conventional ATM subscriber terminal device to the host unit 110, Ethernet matching unit 120, ADSL terminal 130, remote control matching unit 140, audio image processing unit 150 Consists of.

호스트부(110)는 호스트 메모리(111), 프로세서 제어 인터페이스(Processor Control Interface : 이하 "PCI"이라함) 제어기(112), 중앙 제어기(113)로 구성되어 있으며, ADSL 단말부(130)는 ATM/이더넷 데이터 변환기(131), ADSL 처리기(132)로 구성되어있다.The host unit 110 includes a host memory 111, a processor control interface (hereinafter, referred to as a “PCI”) controller 112, and a central controller 113. The ADSL terminal unit 130 is an ATM. / Ethernet data converter 131, ADSL processor 132.

호스트부(110)는 개인용 컴퓨터 또는 워크스테이션이 사용될 수 있으며, 32비트 워드의 64M 바이트 용량을 가진 호스트 메모리(111)는 사용자 데이터나 각종 응용 프로그램을 저장하고, 상기 호스트 메모리(111) 및 PCI 버스와 연결된 PCI 버스 제어기(112)는 PCI 버스의 사용권을 제어한다.The host unit 110 may be a personal computer or a workstation. The host memory 111 having a 64M byte capacity of a 32-bit word stores user data or various application programs, and the host memory 111 and the PCI bus. PCI bus controller 112 is connected to control the use of the PCI bus.

상기 PCI 버스 제어기(112)에 연결된 중앙 제어기(113)는 프로세서를 구비하여 호스트 및 PCI 버스 주변장치를 제어한다.The central controller 113 connected to the PCI bus controller 112 includes a processor to control the host and the PCI bus peripherals.

PCI 버스에 연결된 이더넷 정합부(120)는 ATM/이더넷 데이터 변환기(131)와 송수신되는 이더넷 데이터의 물리층 기능을 처리한다.The Ethernet matching unit 120 connected to the PCI bus handles the physical layer function of the Ethernet data transmitted and received with the ATM / Ethernet data converter 131.

ADSL 단말부(130)에서 이더넷 정합부(120)와 연결된 ATM/이더넷 데이터 변환기(131)는 송신시에는 이더넷에서 출력되는 이더넷 프레임 형태의 데이터를 ATM 셀 형태의 데이터로 변환하여 ADSL 처리기(132)로 출력하고, 수신시에는 ADSL 처리기(132)로부터 출력된 ATM 셀 형태의 데이터를 이더넷 프레임 형태의 데이터로 변환하여 이더넷 정합부(120)로 출력한다.The ATM / Ethernet data converter 131 connected to the Ethernet matching unit 120 in the ADSL terminal unit 130 converts the data of the Ethernet frame form output from the Ethernet into the data of the ATM cell form at the time of transmission and the ADSL processor 132. When receiving, the ATM cell data output from the ADSL processor 132 is converted into Ethernet frame data and output to the Ethernet matching unit 120.

ADSL 처리기(132)는 송신시에는 ATM/이더넷 데이터 변환기(131)로부터 출력된 ATM 셀 데이터를 ADSL 프레임 데이터로 변환하여 ADSL 선로로 출력하고, 수신시에는 ADSL 선로로부터 입력된 ADSL 프레임 데이터를 ATM 셀 데이터로 변환하여 ATM/이더넷 데이터 변환기(131)로 출려한다.The ADSL processor 132 converts the ATM cell data output from the ATM / Ethernet data converter 131 into ADSL frame data at the time of transmission, and outputs the ADSL frame data to the ADSL line, and receives the ADSL frame data input from the ADSL line at the time of reception. The data is converted to data and sent to the ATM / Ethernet data converter 131.

PCI 버스에 연결된 원격제어 정합부(140)는 상기 호스트의 중앙 제어기에 접속되어 호스트에서 실행되고 있는 프로그램을 키보드나 마우스 데신 원격 제어한다.The remote control matching unit 140 connected to the PCI bus is connected to the central controller of the host to remotely control a program running on the host instead of the keyboard or the mouse.

PCI 버스에 연결된 음성영상 처리부(150)는 호스트에서 실행되는 응용 프로그램의 음성신호나 영상신호를 처리하여 모니터 화면으로 출력해 준다.The audio image processing unit 150 connected to the PCI bus processes the audio signal or the video signal of the application program executed in the host and outputs it to the monitor screen.

즉, 상기와 같은 종래의 ATM 가입자 단말장치는 호스트와 선로들 사이에 이더넷 정합부(120), ATM/이더넷 데이터 변환기(131) 및 ADSL 처리기(132)를 사용하므로 그 구성이 복잡하고, 장치들이 서로 분리되어 있어서 가입자 단말장치의 호스트가 주변장치들을 제어하거나 관리하기가 어려운 문제점이 있다.That is, the conventional ATM subscriber station device is complicated because the configuration of the Ethernet matching unit 120, ATM / Ethernet data converter 131 and ADSL processor 132 between the host and the line is complicated, Since it is separated from each other, it is difficult for the host of the subscriber station to control or manage the peripheral devices.

상기한 바와 같은 종래의 문제점을 해결하기 위하여 안출된 본 발명은, ATM 교환기의 ADSL 가입자 처리장치에 직접 연결되어 있는 원거리의 ATM 가입자에게 고속의 데이터 전송속도를 가진 다양한 멀티미디어 응용 프로그램을 서비스 할 수 있도록 PCI 버스 카드 형태의 ATM 단말 정합장치를 제공하는데 그 목적이 있다.The present invention has been made to solve the above-described problems, to service a variety of multimedia applications having a high data rate to a remote ATM subscriber that is directly connected to the ADSL subscriber processing unit of the ATM switch. An object of the present invention is to provide an ATM terminal matching device in the form of a PCI bus card.

도 1 은 종래의 비동기식 전달 모드용 가입자 단말장치 구성 예시도.1 is an exemplary configuration of a subscriber station for asynchronous delivery mode according to the related art.

도 2 는 본 발명이 적용되는 비동기식 전달 모드용 가입자 단말장치 구성 예시도.2 is an exemplary configuration of a subscriber station for asynchronous delivery mode to which the present invention is applied.

도 3 은 본 발명에 따른 비대칭 디지털 가입자선 가입자 단말 정합장치 구성 예시도.3 is an exemplary configuration diagram of an asymmetric digital subscriber line subscriber station matching device according to the present invention;

상기 목적을 달성하기 위한 본 발명은, 비동기식 전달 모드용 비대칭 디지털 가입자선 가입자 단말 정합장치에 있어서, 호스트와 통신을 하며, 주변장치들에게 제어신호를 보내 주는 비동기식 전달 모드(ATM) 분할조립층 처리수단; 상기 비동기식 전달 모드 분할조립층 처리수단의 제어를 받아 각종 데이터를 저장하는 메모리저장수단; 호스트와 상호 통신하며, 입력되는 셀을 처리 하여 상기 비동기식 전달 모드 분할조립층 처리수단으로 전달해 주는 비동기식 전달 모드 물리층 처리수단; 상기 비동기식 전달 모드 물리층 처리수단과 연결되어 데이터를 상호 변환해 주며, 터미널과 정합하는 비대칭 디지털 가입자선 처리수단; 및 상기 비동기식 전달 모드 분할조립층 처리수단 및 상기 비동기식 전달 모드 물리층 처리 수단에 연결되어, 호스트로 부터의 명령 내용을 저장하고, 상기 비대칭 디지털 가입자선 처리수단의 상태 내용을 저장하는 명령 및 상태 저장수단을 포함한다.The present invention for achieving the above object, in the asymmetric digital subscriber line subscriber terminal matching device for the asynchronous delivery mode, asynchronous transfer mode (ATM) split assembly layer processing for communicating with the host and sending a control signal to the peripheral devices Way; Memory storage means for storing various data under the control of the asynchronous transfer mode divisional assembly layer processing means; Asynchronous delivery mode physical layer processing means for communicating with a host and processing an input cell and delivering the received cell to the asynchronous delivery mode divisional assembly layer processing means; An asymmetric digital subscriber line processing means connected to the asynchronous delivery mode physical layer processing means to mutually convert data and match with a terminal; And a command and state storage means connected to the asynchronous delivery mode divisional assembly layer processing means and the asynchronous delivery mode physical layer processing means to store contents of instructions from a host, and to store state contents of the asymmetric digital subscriber line processing means. It includes.

이하 도 1 내지 도 3 을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명한다.Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3.

도 2 는 본 발명이 적용되는 비동기식 전달 모드용 가입자 단말장치 구성 예시도로서, 호스트부(210), ADSL 가입자 단말 정합부(220), 음성영상 처리부(230), 원격제어 정합부(240)로 구성되어있다.2 is an exemplary configuration of a subscriber station for an asynchronous delivery mode to which the present invention is applied, and includes a host unit 210, an ADSL subscriber station matching unit 220, an audio image processing unit 230, and a remote control matching unit 240. Consists of.

호스트부(210)는 개인용 컴퓨터 또는 워크스테이션이 사용될 수 있으며, 호스트 메모리(211), PCI 버스 제어기(212), 중앙 제어기(213)로 구성된다.The host unit 210 may be a personal computer or a workstation. The host unit 210 may include a host memory 211, a PCI bus controller 212, and a central controller 213.

호스트 메모리(211)는 32비트 워드의 64M 바이트 용량을 가지고 있으며, PCI 버스 제어기에 연결되어 사용자 데이터나 각종 응용 프로그램을 저장한다.The host memory 211 has a 64M byte capacity of a 32-bit word and is connected to a PCI bus controller to store user data or various application programs.

상기 호스트 메모리(211)에 연결된 PCI 버스 제어기(212)는 PCI 버스에 연결되며 PCI 버스의 사용권을 제어하고, 중앙 제어기(213)는 상기 PCI 버스 제어기(212)에 연결되며 프로세서를 구비하여 호스트 및 PCI 버스 주변장치를 제어하고, 터미널과 접속한다.The PCI bus controller 212 connected to the host memory 211 is connected to the PCI bus and controls the usage rights of the PCI bus, and the central controller 213 is connected to the PCI bus controller 212 and includes a host and a processor. Controls PCI bus peripherals and connects to terminals.

ADSL 가입자 단말 정합부(220)는 PCI 버스에 접속되어 호스트와 통신을 하고, ADSL 선로와 접속되어 선로를 통한 데이터 송수신 및 신호 레벨을 변환 하며, 독자적인 RS-232C 포트를 통하여 디버깅 터미널과 접속된다.The ADSL subscriber station matching unit 220 is connected to the PCI bus to communicate with the host, and is connected to the ADSL line to convert data transmission and signal levels through the line, and is connected to the debugging terminal through an independent RS-232C port.

음성영상 처리부(230)는 PCI 버스에 접속되어 호스트에서 실행되는 응용 프로그램의 음성신호나 영상신호를 처리하여 모니터 화면으로 출력한다.The audio image processing unit 230 is connected to the PCI bus and processes the audio signal or the video signal of the application program executed in the host and outputs it to the monitor screen.

원격제어 정합부(240)는 상기 호스트부(210)의 중앙 제어기(213)에 접속되어 호스트에서 실행되고 있는 프로그램을 키보드나 마우스 대신 원격 제어한다.The remote control matching unit 240 is connected to the central controller 213 of the host unit 210 to remotely control a program running on the host instead of a keyboard or a mouse.

도 3 은 본 발명에 따른 비대칭 디지털 가입자선 가입자 단말 정합장치 구성 예시도로서, PCI 버스를 통하여 호스트와 접속되고 가입자 선로를 통하여 ADSL 선로와 접속된다.3 is an exemplary configuration diagram of an asymmetric digital subscriber line subscriber station matching device according to the present invention, which is connected to a host through a PCI bus and connected to an ADSL line through a subscriber line.

도면을 참조하여 본 발명의 구성을 설명하면 다음과 같다.Referring to the drawings will be described the configuration of the present invention.

도면에 도시된 바와 같이, ADSL 가입자 단말 정합장치는 ATM 분할 조립층 처리부(301), 메모리저장부(302), ATM 물리층 처리부(303), 명령 및 상태 저장부(304), ADSL 처리부(305)로 구성되어있다.As shown in the figure, the ADSL subscriber station matching device includes an ATM partitioned assembly layer processor 301, a memory storage unit 302, an ATM physical layer processor 303, a command and state storage unit 304, and an ADSL processor 305. Consists of

ATM 분할 조립층 처리부(301)는, PCI 버스에 연결되어 호스트와 통신을 하며, 주변장치들에게 제어신호를 보내 준다.The ATM splitting layer processor 301 is connected to the PCI bus to communicate with the host and sends control signals to the peripheral devices.

메모리저장부(302)는, 상기 ATM 분할조립층 처리부(301)에 메모리 전용의 주소 버스와 데이터 버스를 통해 연결되어 ATM 분할조립층 처리부(301)의 제어를 받아 호스트로부터 수신한 분할되어야 할 패킷이나 ATM 물리층 처리부로부터 수신한 조립되어야 할 ATM 셀 및 각종 사용자 데이터를 저장한다.The memory storage unit 302 is connected to the ATM partition layer processor 301 via a memory bus and a data bus, and is divided into packets to be received from a host under the control of the ATM partition layer processor 301. Or stores ATM cells to be assembled and various user data received from the ATM physical layer processing unit.

ATM 물리층 처리부(303)는, 상기 ATM 분할조립층 처리부(301)와 ATM 물리층 표준버스인 범용 시험운용 물리층 ATM 정합(Universal Test and Operations PHY Interface for ATM : 이하 "UTOPIA"이라함) 버스 및 유틸리티 버스로 연결되어 ADSL 처리부(305)로부터 입력되는 ATM 셀을 ATM 물리층 표준 규격에 따라 처리를 하여 UTOPIA 버스를 통해서 ATM 분할조립층 처리부(301)로 전달해 주거나, 그 역의 기능을 처리해 주며, ATM 분할조립층 처리부(301)와 연결된 유틸리티 버스를 통해서 호스트와 상호 통신한다.The ATM physical layer processing unit 303 is a universal test and operation PHY interface for ATM (hereinafter referred to as "UTOPIA") bus and utility bus that is the ATM splitting layer processing unit 301 and the ATM physical layer standard bus. ATM cell inputted from ADSL processing unit 305 is processed according to ATM physical layer standard and transferred to ATM division assembly layer processing unit 301 through UTOPIA bus, or the reverse function, ATM partition assembly The host communicates with the host through a utility bus connected with the layer processor 301.

명령 및 상태 저장부(304)는, 상기 ATM 분할조립층 처리부(301) 및 상기 ATM 물리층 처리부(303)에 연결되어, 호스트로 부터의 명령 내용을 저장하고, ADSL 처리부(305)의 상태 내용을 저장한다.The command and state storage unit 304 is connected to the ATM splitting layer processing unit 301 and the ATM physical layer processing unit 303 to store command contents from a host, and stores the state contents of the ADSL processing unit 305. Save it.

ADSL 처리부(305)는, 상기 ATM 물리층 처리부(303)와 연결되어, TTL 레벨의 ATM 셀 직렬 송수신 데이터를 ADSL 프레임 데이터로 상호 변환해 주며, 명령 및 상태 저방부(304)와 연결되어 명령 및 상태 정보를 주고 받고, 디버깅을 위한 터미널과의 RS-232C 정합을 갖는다.The ADSL processing unit 305 is connected to the ATM physical layer processing unit 303, converts TTL level ATM cell serial transmission / reception data into ADSL frame data, and is connected to the command and state storage unit 304 to command and state It sends and receives information and has RS-232C matching with the terminal for debugging.

도면을 참조하여 본 발명에 있어서의 상기 각 부의 동작을 상세히 설명하면 다음과 같다.Referring to the drawings, the operation of each part in the present invention will be described in detail as follows.

ATM 분할조립층 처리부(301)는 32비트 주소 겸용 데이터 신호(AD31~AD0)와 각종 제어 신호들을 가지고 PCI 버스를 통하여 호스트와 접속되어 통신한다.The ATM subassembly layer processing unit 301 communicates with the host through the PCI bus with the 32-bit address combined data signals AD31 to AD0 and various control signals.

제어 신호에는 PCI 버스의 명령을 나타내는 버스 명령 신호(C/BE3~C/BE0), 주소 겸용 데이터 신호와 버스 명령 신호의 짝수 패리티를 나타내는 패리티 신호(PAR), 액세스의 시작 및 기간을 나타내는 사이클 프레임 신호(FRAME*), 수신자(Target)가 준비되었음을 알리는 타겟 준비신호(TRDY*), 송신자(Initiator)가 준비되었음을 알리는 송신자 준비신호(IRDY*), 수신자가 송신자에게 현재 트랜잭션을 중지할 것을 요구하는 중지 신호(STOP*), 타겟 디바이스 주소영역을 나타내는 디바이스 선택 신호(DEVSEL*), 디바이스 초기화를 나타내는 초기화 디바이스 신호(IDSEL*), 데이터 신호의 패리티 에러를 나타내는 패리티 에러 신호(PERR*), 디바이스 시스템의 에러를 나타내는 시스템 에러 신호(SERR*), PCI 버스의 사용을 요구하는 버스 요구 신호(REQ*), PCI 버스의 사용을 허락하는 버스 허락 신호(GNT*), 호스트에게 인터럽트를 요청하는 인터럽트 신호(INT*), PCI 버스의 클럭을 나타내는 클럭 신호(CLK), PCI 버스의 시스템 리셋을 나타내는 리셋 신호(RST*)가 있다.The control signal includes a bus command signal (C / BE3 to C / BE0) indicating the command of the PCI bus, a parity signal (PAR) indicating the even parity of the address data signal and the bus command signal, and a cycle frame indicating the start and duration of the access. Signal FRAME *, target ready signal TRDY * indicating that the target is ready, sender ready signal IRDY * indicating that the initiator is ready, and receiver requesting the sender to stop the current transaction. Stop signal STOP *, device selection signal DEVSEL * indicating the target device address area, initialization device signal IDSEL * indicating device initialization, parity error signal PERR * indicating parity error of the data signal, device system System error signal (SERR *) indicating an error in the system, bus request signal (REQ *) requiring the use of the PCI bus, and bus permission allowing the use of the PCI bus. A signal (GNT *), an interrupt signal to the host to request an interrupt (INT *), the clock signal (CLK) representing the clock of the PCI bus, and the reset signal indicating the reset of the PCI bus system (RST *).

그리고, ATM 분할조립층 처리부와 연결된 각 장치들에게 여러가지 제어신호를 보내 준다.In addition, various control signals are sent to the devices connected to the ATM split layer processing unit.

메모리저장부(302)는, 상기 ATM 분할조립층 처리부(301)와 17비트 메모리 주소 신호(SA16~SA0)와 32비트 메모리 데이터 신호(SD31~SD0) 및 메모리에 데이터를 쓰기 위한 메모리 데이터 쓰기 신호(RWE*), 메모리의 데이터를 읽기 위한 메모리 데이터 읽기 신호(ROE*), 메모리를 선택하기 위한 메모리 선택 신호(RCS*)로 연결되어, 메모리에 패킷 데이터나 ATM 셀 데이터 및 각종 사용자 데이터를 저장하거나 ATM 분할조립층 처리부(301)에 메모리에 있는 데이터를 보내 주는 곳으로 32비트 워드 단위로 512k 바이트를 저장할 수 있다.The memory storage unit 302 includes the ATM partition layer processing unit 301, a 17-bit memory address signal SA16 to SA0, a 32-bit memory data signal SD31 to SD0, and a memory data write signal for writing data to the memory. (RWE *), memory data read signal (ROE *) to read data from memory, memory select signal (RCS *) to select memory, and store packet data, ATM cell data and various user data in memory Alternatively, the data may be stored in a 32-bit word unit in which the data in the memory is sent to the ATM partition layer processor 301.

ATM 물리층 처리부(303)는 상기 ATM 분할조립층 처리부(301)와 UTOPIA 버스 및 유틸리티 버스를 통하여 연결되고, 여러가지 제어신호들로 연결되어 상호 통신한다.The ATM physical layer processing unit 303 is connected to the ATM splitting layer processing unit 301 through a UTOPIA bus and a utility bus, and is connected with various control signals to communicate with each other.

제어신호에는, 송신하는 데이터를 나타내는 송신데이터 신호(TxD7~TxD0), 송신하는 셀의 시작을 알리는 송신셀 시작신호(TxSOC*), 데이터 송신이 가능함을 알 리는 송신 가능 신호(TxEN*), 송신 데이터가 버퍼에 가득 차 있음을 나타내는 송신 채움 신호(TxFULL*), 송신 데이터의 클럭을 나타내는 송신데이터 클럭 신호(TxCLK), 송신 데이터의 패리티를 나타내는 송신 패리티 신호(TxPAR)로 서로 연결되어 있고, 수신데이터 신호(RxD7~RxD0)와 수신 제어 신호들인 수신하는 셀의 시작을 알리는 수신셀 시작신호(RxSOC*), 데이터 수신이 가능함을 알리는 수신 가능 신호(RxEN*), 수신 데이터가 버퍼에 비어 있음을 나타내는 수신 비움 신호(TxEMPTY*), 수신 데이터의 클럭을 나타내는 수신데이터 클럭 신호(RxCLK)로 서로 연결되어 있으며, 유틸리티 버스의 8비트 주소 겸용 데이터 신호(UAD7~UAD0)와 제어 신호들인 데이터 읽기 신호(URD*), 데이터 쓰기 신호(UWR*), 주소 래치 신호(UALE*), 칩 선택 신호(UCS1*~UCS0*)가 있다.The control signal includes a transmission data signal (TxD7 to TxD0) indicating the data to be transmitted, a transmission cell start signal (TxSOC *) indicating the start of a transmitting cell, a transmission possible signal (TxEN *) indicating that data can be transmitted, A transmission fill signal TxFULL * indicating that the transmission data is full in the buffer, a transmission data clock signal TxCLK indicating the clock of the transmission data, and a transmission parity signal TxPAR indicating the parity of the transmission data, Receive cell start signal RxSOC * to indicate the start of the receiving cell, which is the receive data signals RxD7 to RxD0 and the receive control signals, receiveable signal RxEN * to indicate that data can be received, and receive data is empty in the buffer. Received empty signal (TxEMPTY *), which represents the signal, and the receive data clock signal (RxCLK) that represents the clock of the received data. AD7 ~ UAD0, control signals such as data read signal (URD *), data write signal (UWR *), address latch signal (UALE *), and chip select signal (UCS1 * ~ UCS0 *).

명령 및 상태 저장부(304)는 유틸리티 버스의 주소 겸용 데이터 신호(UAD7~UAD0) 및 데이터 쓰기 신호(UWR*), 및 데이터 읽기 신호(URD*)를 통하여 ATM 분할조립층 처리부(301)와 연결되어 있어 호스트로부터의 명령을 저장하고, ADSL 처리부(305)로부터의 상태가 읽혀진다. 외부 데이터 신호(D7~D0), 외부 데이터 읽기 신호(RD*), 및 외부 데이터 쓰기 신호(WR*)를 통하여 ADSL 처리부와 연결되어 저장되어 있는 상태의 내용을 읽어가거나, 명령의 내용을 써 넣는다.The command and state storage unit 304 is connected to the ATM subassembly processing unit 301 through the address combined data signals UAD7 to UAD0 and the data write signal UWR * and the data read signal URD * of the utility bus. The command from the host is stored, and the state from the ADSL processing unit 305 is read. Reads the contents of the state stored in connection with the ADSL processing unit or writes the contents of the commands through the external data signals D7 to D0, the external data read signal RD *, and the external data write signal WR *. .

ADSL 처리부(305)는 상기 ATM 물리층 처리부(303)와 직렬 송신데이터 신호(TDAT), 직렬 송신데이터 클럭 신호(TCLK), 직렬 수신데이터 신호(RDAT), 직렬 수신데이터 클럭 신호(RCLK)로 연결되어, ATM 셀 데이터를 송수신하며, 외부 8비트 데이터 신호(D7~D0), 외부 데이터 읽기 신호(RD*), 및 외부 데이터 쓰기 신호(WR*)로 명령 및 상태 저방부와 연결되어 호스트로부터의 명령을 받거나 상태를 전달해 주며, ADSL 프레임 신호로 ADSL 선로와 접속되어 TTL 레벨의 데이터를 ADSL 프레임화 및 디프레임화, ADSL 코딩 및 디코딩하는 ADSL 처리를 해 주는 기능을 수행하고, 비동기 송수신 데이터로 터미널과 RS-232C 정합을 갖는다.The ADSL processor 305 is connected to the ATM physical layer processor 303 by a serial transmission data signal TDAT, a serial transmission data clock signal TCLK, a serial reception data signal RDAT, and a serial reception data clock signal RCLK. , Transmits and receives ATM cell data, and connects to the command and the state by the external 8-bit data signal (D7 ~ D0), external data read signal (RD *), and external data write signal (WR *). It receives and transmits status, and is connected with ADSL line as ADSL frame signal to perform ADSL processing for ADSL framing and deframe, ADSL coding and decoding of TTL level data. Has RS-232C matching.

도면을 참조하여 본 발명의 전체적인 동작과정을 상세히 설명하면 다음과 같다.The overall operation of the present invention will be described in detail with reference to the drawings.

송신시에는 호스트부(210)로부터 PCI 버스를 통해서 받은 패킷 형태의 데이터를 ATM 분할조립층 처리부(301)에서 가상 경로 연결별로 메모리저장부에 쌓았다가 ATM 셀 단위로 분할하여 UTOPIA 버스를 통하여 ATM 물리층 처리부(303)로 전달 해 준다.At the time of transmission, the packet type data received from the host unit 210 through the PCI bus is accumulated in the memory storage unit for each virtual path connection by the ATM partition assembly layer processing unit 301, divided into ATM cells, and divided by the ATM cell unit to the ATM physical layer through the UTOPIA bus. Transfer to the processing unit 303.

ATM 물리층 처리부(303)에서는 수신된 ATM 셀을 ATM 물리층 송신 처리를 하고 직렬 데이터로 ADSL 처리부(305)로 전달해 준다.The ATM physical layer processing unit 303 performs the ATM physical layer transmission processing on the received ATM cell and transmits the serial ATM data to the ADSL processing unit 305 as serial data.

ADSL 처리부(305)에서는 TTL 레벨의 데이터를 ADSL 프레임화 및 ADSL로 코딩하는 ADSL 처리를 하여 ADSL 선로로 출력한다.The ADSL processing unit 305 performs ADSL processing for converting TTL level data into ADSL framing and ADSL, and outputs the ADSL line.

이때, 명령 및 상태 저방부(304)는 ATM 분할조립층 처리부(301)를 통하여, 호스트로부터의 명령을 저장하고, ADSL 처리부(305)에 저장되어 있는 상태의 내용을 읽어가거나 명령의 내용을 써넣는다.At this time, the command and state storage unit 304 stores a command from the host through the ATM splitting layer processing unit 301, reads the contents of the state stored in the ADSL processing unit 305, or writes the contents of the command. Put it in.

수신시에는, ADSL 선로에서 받은 데이터를 ADSL 처리부(305)에서 ADSL 디코 딩 및 ADSL 디프레임화하여 TTL 레벨의 데이터로 변환하여 ATM 물리층 처리부(303)로 보내준다.At the time of reception, the data received from the ADSL line is ADSL decoded and ADSL deframed by the ADSL processor 305, converted into TTL level data, and sent to the ATM physical layer processor 303.

ATM 물리층 처리부(303)에서는 ADSL 처리부(305)로부터 받은 직렬 데이터를 ATM 물리층 수신 처리를 하고 ATM 셀 단위로 만들어서 ATM 분할조립층 처리부(301)로 전달해 준다.The ATM physical layer processing unit 303 performs the ATM physical layer reception process on the serial data received from the ADSL processing unit 305, and transmits the serial data in the ATM cell unit to the ATM partition assembly layer processing unit 301.

ATM 분할조립층 처리부(301)에서는 ATM 물리층 처리부(303)로부터 UTOPIA 버스를 통하여 ATM 셀 단위로 받은 데이터를 가상 경로별로 메모리저장부에 쌓았다가 패킷 형태로 조립하여 PCI 버스를 통해서 호스트부(210)로 전달해 준다.The ATM splitting layer processing unit 301 accumulates data received in the ATM cell unit from the ATM physical layer processing unit 303 through the UTOPIA bus in a memory storage unit for each virtual path, and assembles it in a packet form to host the unit 210 through the PCI bus. Pass it on.

상기와 같이 구성된 ADSL 가입자 단말 정합장치는 ADSL 선로의 가입자로서 ATM 교환기에 연결되고, 다양한 속도의 데이터를 제공하여 원거리에 있는 가입자도 고속의 ATM 멀티미디어 서비스를 제공 받을 수 있다.The ADSL subscriber station matching device configured as described above is connected to an ATM switch as a subscriber of the ADSL line, and provides subscribers of a high speed ATM multimedia service by providing data of various speeds.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains, and the above-described embodiments and accompanying It is not limited to the drawing.

상기한 바와 같은 본 발명에 따른면, 기존의 이더넷 카드, ATM/이더넷 데이터 변환장치 및 ADSL 처리장치를 하나의 PCI 버스 카드 형태인 ATM 단말 정합장치 로 구현함으로써, ADSL 선로의 접속을 직접 할 수 있도록 하고, 단말장치의 구조를 간소화하며, 가입자 단말장치의 호스트가 주변장치들을 제어 및 관리하여 원거리의 ATM 가입자에게 고속의 데이터 전송 속도를 가지는 다양한 멀티미디어 응용 프로그램을 서비스 할 수 있는 우수한 효과가 있다.According to the present invention as described above, by implementing the existing Ethernet card, ATM / Ethernet data conversion device and ADSL processing device as an ATM terminal matching device in the form of one PCI bus card, so that the ADSL line can be connected directly. In addition, the structure of the terminal device can be simplified, and the host of the subscriber station device can control and manage peripheral devices to serve various multimedia applications having a high data transfer speed to a remote ATM subscriber.

Claims (5)

비동기식 전달 모드용 비대칭 디지털 가입자선 가입자 단말 정합장치에 있어서,An asymmetric digital subscriber line subscriber station matching device for asynchronous delivery mode, 호스트와 통신을 하며, 주변장치들에게 제어신호를 보내 주는 비동기식 전달 모드(ATM) 분할조립층 처리수단;An asynchronous delivery mode (ATM) split granulation layer processing means for communicating with a host and sending control signals to peripheral devices; 상기 비동기식 전달 모드 분할조립층 처리수단의 제어를 받아 각종 데이터를 저장하는 메모리저장수단;Memory storage means for storing various data under the control of the asynchronous transfer mode divisional assembly layer processing means; 호스트와 상호 통신하며, 입력되는 셀을 처리 하여 상기 비동기식 전달 모드 분할조립층 처리수단으로 전달해 주는 비동기식 전달 모드 물리층 처리수단;Asynchronous delivery mode physical layer processing means for communicating with a host and processing an input cell and delivering the received cell to the asynchronous delivery mode divisional assembly layer processing means; 상기 비동기식 전달 모드 물리층 처리수단과 연결되어 데이터를 상호 변환해 주며, 터미널과 정합하는 비대칭 디지털 가입자선 처리수단; 및An asymmetric digital subscriber line processing means connected to the asynchronous delivery mode physical layer processing means to mutually convert data and match with a terminal; And 상기 비동기식 전달 모드 분할조립층 처리수단 및 상기 비동기식 전달 모드 물리층 처리 수단에 연결되어, 호스트로 부터의 명령 내용을 저장하고, 상기 비대칭 디지털 가입자선 처리수단의 상태 내용을 저장하는 명령 및 상태 저장수단Command and state storage means connected to said asynchronous delivery mode divisional assembly layer processing means and said asynchronous delivery mode physical layer processing means to store contents of instructions from a host and to store state contents of said asymmetric digital subscriber line processing means; 을 포함하는 비동기식 전달 모드용 비대칭 디지털 가입자선 가입자 단말 정합장치.Asymmetric digital subscriber line subscriber station matching device for asynchronous delivery mode comprising a. 제 1 항에 있어서,The method of claim 1, 상기 비동기식 전달 모드(ATM) 분할조립층 처리수단은,The asynchronous transfer mode (ATM) split granulation layer processing means, 주소 겸용 데이터 신호와 각종 제어 신호들을 가지고, 프로세서 제어 인터페이스(PCI) 버스를 통하여 호스트와 접속되어 통신하는 것을 특징으로하는 비동기식 전달 모드용 비대칭 디지털 가입자선 가입자 단말 정합장치.An asymmetric digital subscriber line subscriber station matching device for an asynchronous delivery mode having an address data signal and various control signals, and connected to and communicating with a host through a processor control interface (PCI) bus. 제 1 항에 있어서,The method of claim 1, 상기 메모리 저장수단은,The memory storage means, 메모리 전용의 주소 버스와 데이터 버스를 통해 상기 비동기식 전달 모드(ATM) 분할 조립층 처리부와 연결돠어, 상기 비동기식 전달 모드 분할 조립층 처리부의 제어를 받아, 호스트로부터 수신한 패킷이나, 상기 비동기식 전달 모드 물리층 처리부로부터 수신한 비동기식 전달 모드 셀 및 각종 사용자 데이터를 저장하는 것을 특징으로하는 비동기식 전달 모드용 비대칭 디지털 가입자선 가입자 단말 정합장치.A packet is received from the host under the control of the asynchronous delivery mode division assembly layer processing unit by being connected to the asynchronous delivery mode (ATM) division assembly layer processing unit through a memory dedicated address bus and a data bus, and the asynchronous delivery mode physical layer. An asymmetric digital subscriber line subscriber station matching device for the asynchronous delivery mode, characterized in that for storing the asynchronous delivery mode cell and various user data received from the processing unit. 제 1 항에 있어서,The method of claim 1, 상기 비동기식 전달 모드(ATM) 물리층 처리 수단은,The asynchronous delivery mode (ATM) physical layer processing means, 상기 비동기식 전달 모드 분할조립층 처리부와 범용 시험운용 물리층 비동기 식 전달 모드 정합 버스 및 유틸리티 버스로 연결되고, 유틸리티 버스를 통해서 호스트와 상호 통신하며, 상기 비대칭 디지털 가입자선(ADSL) 처리부로부터 입력되는 비동기식 전달 모드 셀을 비동기식 전달 모드 물리층 표준 규격에 따라 처리를 하여 범용 시험운용 물리층 비동기식 전달 모드 정합 버스를 통해서 상기 비동기식 전달 모드 분할조립층 처리부로 전달해 주거나, 그 역의 기능을 처리해 주는 것을 특징으로하는 비동기식 전달 모드용 비대칭 디지털 가입자선 가입자 단말 정합장치.It is connected to the asynchronous delivery mode splitting assembly processing unit and the universal test operation physical layer asynchronous delivery mode matching bus and utility bus, and communicates with the host through the utility bus, the asynchronous delivery input from the asymmetric digital subscriber line (ADSL) processing unit Asynchronous delivery, characterized in that the mode cell is processed according to the asynchronous delivery mode physical layer standard specification and delivered to the asynchronous delivery mode divisional assembly layer processing unit through the universal test operation physical layer asynchronous delivery mode matching bus, or the reverse function. Asymmetric digital subscriber line subscriber station matching device for mode. 제 1 항에 있어서,The method of claim 1, 상기 명령 및 상태 저장수단은,The command and state storage means, 유틸리티 버스의 주소 겸용 데이터 신호, 데이터 쓰기 신호, 및 데이터 읽기 신호를 통하여 상기 비동기식 전달 모드(ATM) 분할조립층 처리부와 연결되어 호스트로부터의 명령을 저장하며, 외부 데이터 신호, 외부 데이터 읽기 신호, 및 외부 데이터 쓰기 신호를 통하여 상기 비대칭 디지털 가입자선(ADSL) 처리부와 연결되어 비대칭 디지털 가입자선 처리부에 저장되어 있는 상태의 내용과 비대칭 디지털 가입자선 처리부의 명령 내용을 저장하는 것을 특징으로하는 비동기식 전달 모드용 비대칭 디지털 가입자선 가입자 단말 정합장치.It is connected to the asynchronous transfer mode (ATM) partition assembly processor through the address bus data signal, the data write signal, and the data read signal of the utility bus, and stores an instruction from the host, an external data signal, an external data read signal, and For the asynchronous delivery mode, the contents of the state stored in the asymmetric digital subscriber line processing unit and the contents of the command stored in the asymmetric digital subscriber line processing unit are connected to the asymmetric digital subscriber line processing unit through an external data write signal. Asymmetric digital subscriber line subscriber station matching device.
KR1019980049233A 1998-11-17 1998-11-17 Adsl subscriber terminal interface apparatus for atm KR100275528B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980049233A KR100275528B1 (en) 1998-11-17 1998-11-17 Adsl subscriber terminal interface apparatus for atm

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980049233A KR100275528B1 (en) 1998-11-17 1998-11-17 Adsl subscriber terminal interface apparatus for atm

Publications (2)

Publication Number Publication Date
KR20000032682A KR20000032682A (en) 2000-06-15
KR100275528B1 true KR100275528B1 (en) 2000-12-15

Family

ID=19558617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049233A KR100275528B1 (en) 1998-11-17 1998-11-17 Adsl subscriber terminal interface apparatus for atm

Country Status (1)

Country Link
KR (1) KR100275528B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699470B1 (en) * 2000-09-27 2007-03-26 삼성전자주식회사 Device for Processing multi-layer packet
KR100846540B1 (en) * 2003-06-03 2008-07-15 주식회사 케이티 System for managing Internet Protocol - Asymmetric/Very high data rate Digital Subscriber Line divice

Also Published As

Publication number Publication date
KR20000032682A (en) 2000-06-15

Similar Documents

Publication Publication Date Title
US5632016A (en) System for reformatting a response packet with speed code from a source packet using DMA engine to retrieve count field and address from source packet
US6073205A (en) System and method of write posting in a universal serial bus system
US4695952A (en) Dual redundant bus interface circuit architecture
US4456957A (en) Apparatus using a decision table for routing data among terminals and a host system
US5745790A (en) Method and apparatus for reporting the status of asynchronous data transfer
US4945473A (en) Communications controller interface
EP0774717A1 (en) Apparatus and method for providing a generic interface between a host system and an asynchronous transfer mode core functional block
US6760333B1 (en) Hybrid digital subscriber loop and voice-band universal serial bus modem
KR100444702B1 (en) Dsl modem supporting high-speed usb interface
WO1998028693A1 (en) Method and apparatus for implementing a wireless universal serial bus host controller
US4156931A (en) Digital data communications device with standard option connection
EP0752665B1 (en) Method and apparatus for coordinating data transfer between hardware and software
JP2541767B2 (en) Smart bus control unit
US6804243B1 (en) Hardware acceleration for segmentation of message packets in a universal serial bus peripheral device
JP4555902B2 (en) Bus system and bus interface to connect to the bus
US7215670B1 (en) Hardware acceleration for reassembly of message packets in a universal serial bus peripheral device
EP0244544B1 (en) Very high speed line adapter for a communication controller
US7006498B2 (en) System for transmitting local area network (LAN) data frames through an asynchronous transfer mode (ATM) crossbar switch
US6535522B1 (en) Multiple protocol interface and method for use in a communications system
KR100275528B1 (en) Adsl subscriber terminal interface apparatus for atm
KR100269260B1 (en) Subscriber termianl device for atm
CN1950810B (en) Backward-compatible parallel DDR bus for use in host-daughtercard interface
CN112147918B (en) Asynchronous data interaction method and system based on ARM + FPGA + DSP architecture
KR100237371B1 (en) Apparatus of line interface and hdsl processing for atm terminal interface card
WO2001031459A9 (en) Wireless universal serial bus system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090901

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee