KR100273714B1

KR100273714B1 - 희망신호 방향추정기

Info

Publication number: KR100273714B1
Application number: KR1019970053822A
Authority: KR
Inventors: 카쓰히코 히라마쓰
Original assignee: 모리시타 요이찌; 마쯔시다 덴키 산교 가부시키가이샤
Priority date: 1996-10-20
Filing date: 1997-10-20
Publication date: 2001-01-15
Also published as: EP0837340A2; CN1180963A; DE69732752D1; DE69732752T2; EP0837340B1; EP0837340A3; CN1104780C; JPH10177064A; JP3464879B2; KR19980032988A; US5841400A

Abstract

원하는 희망신호가 제1 및 제2안테나에 수신된다. 제1 및 제2안테나는 제1 및 제2신호변환 회로에 의해 직교검파되어 제1 및 제2기저대역 신호로 변환된다. 복소공역 회로는 제2기저대역 신호의 복소공역을 계산함으로써 복소공역 신호를 발생시킨다. 제1기저대역 신호와 복소공역 신호는 승산기에 의해 곱해진다. 방향 추정 회로는 승산기의 출력신호에 대한 역탄젠트 및 역코사인 계산을 함으로써 희망신호의 방향을 추정한다.

Description

희망신호 방향추정기

본 발명은 원하는 신호, 즉 희망하는 신호(desired signal, 이하 희망신호라 함)의 방향을 추정하는 희망신호 방향추정기에 관한 것이다. 특히, 본 발명은 안테나 사이의 상호 상관계수의 계산이나 역행렬 계산 등의 계산량이 큰 계산을 하지 않는 희망신호 방향추정기에 관한 것이다.

신호의 주기 정상성(cyclostationarity)을 효과적으로 이용하는 희망신호의 방향추정기가 현재 공지되어 있다(예를 들면, H. Tsuji et at. “Estimation of Direction of Desired Signals using Cyclostationarity”, Technical Report of IEICE, RCS96∼77, pp.77∼82, August 1996 and J. Xin et al, “Regularization Approach for Detection of Cyclostationary signals in Antenna Array Processing”, Technical Report of IEICE, RCS96∼76, pp.69∼76, August 1996). 간단히 말해, 이러한 희망신호의 방향추정기는 다음과 같이 각 어레이 안테나의 수신된 신호를 사용하여 희망신호의 방향을 추정할 수 있다. 신호원 신호를 s(t)라고 하고 신호원 신호 s(t)의 방향을 θ라고 하면, 등간격으로 선형적으로 배열된 m어레이 안테나의 I번째 안테나에 의해 시각 t에서 수신된 신호 x_i(t)는 다음과 같이 표시된다.

x_i(t) = s(t) · exp{jπ(i-1) · sinθ} (1-1)

여기서, i=1, 2,..., m.

희망신호가 특정한 사이를 주파수 α 이고 x(·)가 주기 정상성 과정(cyclostationary process)이고 주기 상관 함수(cyclic correlation function)가 R_x(τ)이면, y(t)=x(t+T)의 주기 상관 함수는 R_y(τ)=R_x(τ)·exp(j2π α T)로 표시되며, 여기서 t 는 래그 상수(lag constant)이다. 각 안테나의 주기 자기상관 함수(CACF: cyclic auto-correlation function)를 이러한 특성을 이용해서 계산하면, 다음 식과 같이 표시된다.

여기서, n=0, 1,..., L-1 및 m=0, 1,..., m-1

안테나 출력 x_m(n)이 또 다른 m-1 안테나 출력에 의해 예측될 수 있으면, 안테나 출력 x_m(n)은 다음 식으로 표시된다.

여기서, a^c _i는 예측계수(prediction coefficient)이다.

상기에서 설명한 식을 합하면 아래와 같이 표현된다.

선형시스템이 식 (1-4)로 표현되는 경우, 일반적으로 예측계수는 평균제곱 오차(mean square error)가 최소화되도록 계산된다. 만일 N=2L₀-1이면, 제곱 예측오차를 최소화하는 관점에서 얻어진 선형 예측계수 벡터는 다음 식으로 표현된다.

따라서, 위에서 언급한 식(1-6)으로부터 예측계수를 계산할 때, 다음 식에 의해 표현되는 값 P(θ)에서의 각 θ를 계산함으로써 희망신호의 방향을 추정할 수 있다.

그러나, 앞에서 언급한 희망신호 방향추정기는 안테나 출력 사이의 상호 상관계수의 계산과 역행렬 계산을 필요로 하기 때문에 계산량이 증가하는 것을 피할 수 없다.

본 발명의 목적은 작은 계산량으로 희망신호의 방향을 추정할 수 있는 희망 신호 방향추정기를 제공하는 것이다.

상기한 목적을 달성하기 위해, 제1도에서와 같이 공지된 심벌 열(symbol series) P가 통상의 통신에서는 데이터 열(D)의 앞에 위치하므로, 본 발명에 따른 희망신호 방향추정기는 안테나 출력사이의 상호 상관계수의 계산이나 역행렬 계산 등의 계산량이 많은 계산을 하는 대신에, 지연검파(delayed detection)의 계산과 같은 작은 양의 계산을 실행함으로써 희망신호의 방향을 추정한다.

본 발명의 제1 희망신호 방향추정기는

희망신호를 수신하는 제1 및 제2안테나,

제1 및 제2안테나의 출력신호를 직교검파(orthogonal-detecting)하고, 검파된 출력신호를 제1 및 제2기저대역 신호로 변환하는 제1 및 제2신호변환 회로,

제2기저대역 신호의 복소공역(complex conjugation)을 계산하여 복소공역 신호를 발생하는 복소공역 회로,

제1기저대역 신호와 복소공역 신호를 곱하는 승산기, 및

상기 승산기로부터의 출력신호에 대해 역탄젠트(inverse tangent) 계산과 역코사인(inverse cosine) 계산을 함으로써 희망신호의 방향을 추정하는 방향추정 회로로 이루어진다.

본 발명에 따른 제2희망신호 방향추정기는 희망신호를 수신하는 제1 내지 제3안테나,

제1 내지 제3안테나의 출력신호를 직교검파하고, 검파된 출력신호를 제1 내지 제3기저대역 신호로 변환하는 제1 내지 제3신호변환 회로,

제2 및 제3기저대역 신호의 복소공역을 계산함으로써 제1 및 제2복소공역 신호를 발생하는 제1 및 제2복소공역 회로,

제1기저대역 신호와 제1복소공역 신호를 곱하는 제1승산기,

제2기저대역 신호와 제2복소공역신호를 승산하는 제2승산기,

제1승산기의 출력신호와 제2승산기의 출력신호를 가산하는 가산기, 및

가산기로부터의 출력신호에 대해 역탄젠트 계산 및 역코사인 계산을 함으로써 희망신호의 방향을 추정하는 방향추정 회로로 이루어진다.

본 발명에 따른, 전력(power)이 동일한 다수의 공지된 심벌을 가지는 희망신호의 방향을 추정하는 희망신호 방향추정기는,

희망신호를 수신하는 제1 및 제2안테나,

제1 및 제2안테나의 출력신호를 직교검파하고, 검파된 출력신호를 제1 및 제2기저대역 신호로 변환하는 제1 및 제2신호변환 회로,

공지된 심벌에 대응하는 제2기저대역 신호의 복소공역을 계산함으로써 복소공역 신호를 발생하는 복소공역 회로,

공지된 심벌에 대응하는 제1기저대역 신호와 복소공역 신호를 곱하는 승산기,

2개 이상의 공지된 심벌에 대한 승산기의 출력신호를 적산하는 심벌수 적산기(symbol number accumulation), 및

심벌수 적산기의 출력신호에 대하여 역탄젠트와 역코사인 계산을 실행함으로써 희망신호의 방향을 추정하는 방향추정 회로로 이루어진다.

본 발명에 따른, 전력이 동일한 다수의 공지된 심벌을 가진 제4희망신호 방향추정기는,

희망신호를 수신하는 제1 내지 제3안테나,

공지된 심벌에 대응하는 제2 및 제3기저대역 신호의 복소공역을 계산함으로써 제1 및 제2복소공역신호를 발생하는 제1 및 제2복소공역 회로,

공지된 심벌에 대응하는 제1기저대역 신호와 제1복소공역 신호를 곱하는 제1승산기,

공지된 심벌에 대응하는 제2기저대역 신호와 제2복소공역 신호를 곱하는 제2승산기,

제1승산기의 출력신호와 제2승산기의 출력신호를 가산하는 가산기,

2개 이상의 공지된 심벌에 대한 가산기의 출력신호를 적산하는 심벌수 적산기,

심벌수 적산기에 대해 역탄젠트 계산 및 역코사인 계산을 실행함으로써 희망신호의 방향을 추정하는 방향추정기로 이루어져 있다.

부호분할 다중접속(CDMA) 방식의 통신에 이용되는 희망신호의 방향을 추정하기 위한 제5희망신호 방향추정기는,

희망신호를 수신하는 제1 내지 제3안테나,

제1 내지 제3기저대역 신호를 역확산하는 제1 내지 제3역확산 회로,

역확산된 제2 및 제3기저대역 신호의 복소공역을 계산함으로써 제1 및 제2복소공역 신호를 발생하는 제1 및 제2복소공역 회로,

역확산된 제1기저대역 신호와 제1복소공역 신호를 곱하는 제1승산기,

역확산된 제2기저대역 신호와 제2복소공역 신호를 곱하는 제2승산기,

가산기의 출력신호에 대해 역탄젠트 계산과 역코사인 계산을 수행함으로써 희망신호의 방향을 추정하는 방향추정회로로 이루어진다.

본 발명에 따라, 송신 심벌의 포락선(envelope)이 일정한 변조방식의 통신에 이용되는 다수의 공지된 심벌과 다수의 데이터를 가진 희망신호의 방향을 추정하는 제6희망신호 방향추정기는,

희망신호를 수신하는 제1 내지 제3안테나,

공지된 심벌과 데이터에 대응하는 제2 및 제3기저대역 신호의 복소공역을 계산함으로써 제1 및 제2복소공역 신호를 발생하는 제1 및 제2복소공역 회로,

공지된 심벌 및 데이터에 대응하는 제1기저대역 신호와 제1복소공역 신호를 곱하는 제1승산기,

공지된 심벌 및 데이터에 대응하는 제2기저대역 신호와 제2복소공역 신호를 곱하는 제2승산기,

상기 제1승산기의 출력과 상기 제2승산기의 출력을 가산하는 가산기,

2개 이상의 공지된 심벌과 2개 이상의 데이터에 대한 가산기의 출력신호를 적산하는 심벌수 적산기, 및

심벌수 적산기의 출력신호에 대해 역탄젠트 계산과 역코사인 계산을 실행함으로써 희망신호의 방향을 추정하는 방향추정회로로 이루어져 있다.

본 발명에 따라, 송신신호의 포락선이 일정한 변조방식에 따른 통신에 이용되며, 다수의 공지된 심벌 및 다수의 데이터를 포함하는 희망신호의 방향을 추정하는 제7희망신호 방향추정기는,

희망신호를 수신하는 제1 내지 제3안테나,

공지된 심벌 및 데이터에 대응하는 제2 및 제3기저대역 신호의 복소공역을 계산함으로써 제1 및 제2복소공역 신호를 발생하는 제1 및 제2복소공역 회로,

공지된 심벌 및 데이터에 대응하는 제2 기저대역 신호와 제2복소공역 신호를 곱하는 제2승산기,

제1승산기의 출력과 제2승산기의 출력을 가산하는 가산기,

2개 이상의 공지된 심벌 및 2개 이상의 데이터에 대한 가산기의 출력신호를 적산하는 심벌수 적산기,

2개 이상의 슬롯(slot) 동안 심벌수 적산기의 출력신호를 평균하는 슬롯평균 회로, 및

슬롯평균 회로의 출력신호에 역탄젠트 계산과 역코사인 계산을 수행함으로써 희망신호의 방향을 추정하는 방향추정 회로로 이루어진다.

제7희망신호 방향추정기는,

심벌수 적산기의 출력신호로부터의 하나의 슬롯의 방향벡터의 전력을 계산하는 전력계산 회로와,

전력계산 회로의 출력신호를 소정의 문턱값(threshold value)과 비교하고, 전력계산 회로의 출력신호가 소정의 문턱값보다 클 때 심벌수 적산기의 출력신호를 슬롯평균 회로에 입력하는 비교회로를 더 포함하여, 본 발명에 따른 제8희망신호 방향추정기가 이루어진다.

희망신호의 방향을 이용하여 송신신호의 송신방향을 제어하는, 본 발명에 따른 송수신 장치는,

제1 내지 제8희망신호 방향추정기 중 하나의 방향추정기,

송신신호를 위상을 제어하는 위상 시프터(phase shifter),

희망신호 방향추정기에 의해 추정된 희망신호의 방향을 기반으로 하여 위상 시프터를 제어함으로써 송신신호의 위상을 결정하는 송신 지향성(directivity) 제어회로, 및

상기 위상 시프터의 출력신호가 입력되는 송신안테나로 이루어진다.

제1도는 일반적인 통신에서의 공지된 심벌 열을 도시한 도면.

제2도는 본 발명에 따른 희망신호 방향추정기를 도시한 블록도.

제3도는 본 발명의 제2실시예에 따른 희망신호 방향추정기를 도시한 블록도.

제4도는 본 발명의 제3실시예에 따른 희망신호 방향추정기를 도시한 블록도.

제5도는 본 발명의 제4실시예에 따른 희망신호 방향추정기를 도시한 블록도.

제6도는 본 발명의 제5실시예에 따른 희망신호 방향추정기를 도시한 블록도.

제7도는 본 발명의 제6실시예에 따른 희망신호 방향추정기를 도시한 블록도.

제8도는 제7도에 도시된 희망신호 방향추정기에서의 변조시스템에 따른 신호 포맷을 도시한 블록도.

제9도는 본 발명의 제7실시예에 따른 희망신호 방향추정기를 도시한 블록도.

제10도는 본 발명의 제8실시예에 따른 희망신호 방향추정기를 도시한 블록도.

제11도는 제5도에 도시된 희망신호 방향추정기와 유사한 구성을 가지는 방향추정부를 지닌 송수신 장치의 실시예를 도시한 블록도.

[제1 실시예]

제2도에 도시되어 있듯이, 본 발명의 제1실시예를 따른 희망신호 방향추정기(10)는 제1 및 제2안테나(11₁, 11₂), 제1 및 제2수신RF 유닛(12₁, 12₂), 제1 내지 제4아날로그/디지털 변환기(A/D변환기(13₁∼13₄)), 복소공역 회로(14), 승산기(15) 및 방향추정 회로(16)로 이루어진다.

제1수신RF 유닛(12₁)은, 제1안테나(11₁)로부터 출력된 고주파 수신신호의 주파수를 다운변환(down-convert)하면서, 다운변환된 제1고주파 수신신호를 직교검파하여, 제1고주파 수신신호를 제1기저대역 신호(제1동위상성분 신호(I₁) 및 제2직교성분 신호(Q₁))로 변환시킨다. 제2수신 RF유닛(12₂)은, 제2안테나(11₁)로부터 출력된 제2고주파 수신신호를 다운변환하면서, 다운변환된 제2고주파 수신신호를 직교검파 하여, 제2고주파 수신신호를 제2기저대역 신호(제2동위상 신호(I₂) 및 제2직교성분 신호(Q₂))로 변환시킨다. 제1 및 제2A/D변환기(13₁, 13₂)는 제1수신RF 유닛(12₁)으로부터 출력된 아날로그 제1동위상성분 신호(I₁) 및 아날로그 제1직교성분 신호(Q₁)를 제1디지털 동위상성분 신호(ID₁) 및 제1디지털 직교성분 신호(DQ₁)로 변환시킨다. 제3 및 제4A/D변환기(13₃, 13₄)는 제2수신RF 유닛(12₂)으로부터 출력된 아날로그 제2동위상성분 신호(I₂) 및 아날로그 제2직교성분신호(Q₂)를 제2디지털 동위상성분 신호(ID₂) 및 제2디지털 직교성분 신호(DQ₂)로 변환시킨다. 복소공역회로(14)는 제4A/D변환기(13₄)로부터 출력된 제2디지털 직교성분 신호(DQ₂)의 코드를 반전시킴으로써 제2디지털 동위상 신호(DI₂)와 제2디지털 직교성분 신호(DQ₂)의 복소공역을 계산하도록 되어, 복소공역 신호를 발생한다.

승산기(15)는 제1 및 제2A/D변환기(13₁, 13₂)로부터 출력된 제1디지털 동위상성분 신호(DI₁) 및 제2디지털 직교성분 신호(DQ₁)와, 복소공역 회로(14)로부터 출력된 복소공역 신호를 곱하도록 되어 있다. 특히, 제1디지털 동위상성분 신호 DI₁및 제2디지털 직교성분 신호 DQ₁에 의해 표현되는 제1디지털 기저대역 신호를 a₁(n)으로 하고, 제2디지털 동위상 신호(DI₂)와 제2디지털 직교성분 신호(DQ₂)에 의해 표현되는 제2디지털 기저대역 신호의 복소공역신호를 a₂*(n)로 하면, 승산기(15)의 승산결과 M은 다음 식과 같이 표현된다.

M= a₁(n)×a^* ₂(n) (2-1)

마찬가지로, 식(2-1)에 대한 계산은 하나의 안테나에서 수신된 신호로부터 얻어진 디지털 기저대역 신호 a(n)와, 이 디지털 기저대역 신호 a(n)를 1 심벌만큼 지연시켜 얻은 복소공역 신호 a*(n-1)의 승산(다음 식 참조)과 유사하다.

a(n)×a^*(n-1) (2-2)

승산기(15)는 위에서 언급한 식(2-1)에 의해 표현되는 승산결과 M의 실수부를 나타내는 실수부 신호(M_r)와 승산 결과 M의 허수부를 나타내는 허수부 신호(M_I)를 출력하도록 되어있다. 방향추정 회로(16)는 승산기(15)로부터 출력된 실수부 신호(M_r) 및 허수부 신호(M_I)를 사용하여 다음 절차에 따라 희망신호의 방향을 추정하도록 되어있다.

일반적으로, 다수의 안테나가 λ/2(λ는 희망신호의 파장)의 간격으로 배치되고, 시간 t에서의 공지된 심벌을 x⁰(t)라 하고, 넓은 쪽(broadside) 방향으로부터 시계방향으로의 각도를 θ 라 하면, i번째 안테나(어레이 안테나의 i번째 소자)로부터 출력된 수신신호의 기저대역 신호 x_i(t)는 다음 식과 같이 표현된다.

x_i(t)=x⁰(t) · exp(jπ · cogΘ) (2-3)

이러한 기저대역 신호 x_i(t)와 인접한 안테나로부터 출력된 수신신호의 기저대역신호에 대하여, 식 (2-1)의 계산을 실행하면, 계산결과 y_i(n)은 다음 식과 같이 표현되는 각도 θ 의 함수가 된다.

y_i(n) = x_i+1(n)×x^* _i(n)

={x⁰(n)·e^{jπ(i+1)·cosΘ}}{x⁰(n)^*·e^-jπi·cosΘ} (2-4)

=x⁰(n)·(x⁰(n))^*·e^jπ·cosΘ

각도 θ에 대해서 상기 식 (2-4)를 풀면, 각도 θ는 다음 식으로 표현된다.

여기서, Im(·)는 허수부를 생성하는 계산이고 Re(·)는 실수부를 생성하는 계산이다. 따라서, 위에서 언급한 식 (2-5)의 오른쪽에 대해 역탄젠트 계산과 역코사인 계산을 수행함으로써, 희망신호 방향의 순시값 θ를 계산할 수 있다.

제2도에 나타낸 것과 같이 2개의 안테나가 있는 경우, 만일 i=0 이면, 식 (2-5)로부터의 희망신호 방향의 순시값을 계산할 수 있다. 마찬가지로, 다수의 안테나가 항상 λ/2의 간격으로 배치될 필요가 없다. 다수의 안테나가 서로 근접하가만 하면, λ/4와 같은 간격으로 배치될 수도 있다. 일반적으로, 다수의 안테나가 λ/n으로 배치되면, 다음 식이 위에서 언급한 식 (2-3) 대신에 이용될 수 있다.

x_i(t) = x⁰(t)·exp(j2πi/n·cos Θ) (2-6)

[제2 실시예]

본 발명의 제1실시예에 따른 희망신호 방향추정기(10)와 같이, 하나의 안테나의 출력신호의 기저대역 신호의 복소공역과, 이와 다른 안테나의 출력신호의 기저대역 신호의 복소공역이, 인접한 안테나의 출력사이에서 서로 곱해지면, 승산결과가 위에서 언급한 식 (2-4)에 표시된 바와 같이 안테나수 i의 함수로 되지 않는다. 따라서, 식 (2-4)에서와 같이 인접 안테나에 대한 승산 결과가 가산되는, 식 (3-1)에 의해 표현된 가산된 값 z는 다수의 안테나를 이용하여 계산되어, 식 (3-2)을 기반으로 희망신호의 방향을 계산할 수 있다.

희망신호의 방향이 안테나의 수의 증가에 따라 계산될 때 신호전력이 안테나의 수에 응답하여 증가된다고 하더라도, 이것들이 가산되어도 가우시안 잡음(Gaussian noise)이 증가하지 않으므로, S/N비(신호 대 잡음비)을 향상시킬 수 있다.

제3도에 나타낸 바와 같이, 본 발명의 제2실시예를 따른 희망신호 방향추정기(200)는 제1 내지 제M안테나(211₁∼211_M), 제1 내지 제M번째 수신RF 유닛(212₁∼212_M), 제1 내지 제2M번째 아날로그/디지털 변환기(A/D 변환기)(213₁∼123_2M), 제1 내지 제M-1번째 복소공역 회로(214₁∼214_M-1), 제1 내지 제M-1번째 승산기(215₁∼215_M-1), 제1 및 제2가산기(217₁, 217₂) 및 방향추정 회로(216)로 이루어진다.

제1 내지 M번째 안테나(211₁∼211_N)로부터 출력된 고주파 수신신호를 다운변환하여, 제1 내지 제M번째 수신RF 유닛(212₁∼212_M)은 다운변환된 고주파 수신신호를 직교검파하고, 고주파 수신신호를 기저대역의 제1 내지 M번째 동위상성분 신호(I₁∼I_N)및 제1 내지 제M번째 직교성분 신호(Q₁∼Q_N)로 변환시킨다.

제1 내지 제2M번째 A/D변환기(213₁∼213₂)는 아날로그 제1 내지 제M번째 동위상성분 신호(I₁∼I_N)및 아날로그 제1 내지 제M번째 직교성분 신호(Q₁∼Q_N)를 제1 내지 제M번째 디지털 동위상신호(DI₁∼DI_M)및 제1 내지 제M번째 직교성분 신호(DQ_I∼DQ_M)로 각각 변환시킨다. 예를 들어, 제1 및 제2A/D변환기(213₁, 213₂)는 제1수신 RF 유닛(212₁)으로부터 출력된 아날로그 제1동위상성분 신호(I₁)및 아날로그 제1직교성분 신호(Q₁)를 제1디지털 동위상 신호(DI₁)및 제1디지털 직교성분 신호(DQ₁)로 각각 변환시킨다.

i번째(i=1 에서 M-1)의 복소공역 회로(214_I)는 2(i+1)번째 A/D변환기(213_2(i+1))로부터 출력된 i+1번째 디지털 직교성분 신호(DQ_i+1)의 코드를 반전시킴으로써 i+1번째 디지털 동위상성분 신호(DI_i+1) 및 i+1번째 디지털 직교성분 신호(DQ_i+1)의 복소공역을 계산한 다음, i번째 복소공역 신호를 발생시킨다. 예를 들어, 제1복소공역 회로(214₁)는 제4A/D변환기로부터 출력된 제2디지털 직교성분 신호(DQ₂)를 반전시킴으로써, 제2디지털 동위상성분 신호(DI₂) 및 제2디지털 직교성분 신호(DQ₂)의 복소공역을 계산한 다음, 제1복소공역 신호를 발생시킨다.

i번째 승산기(215_I)(i=1 에서 M-1)는 2i-1 및 2i번째 A/D 변환기(213_2i-1, 213_2i)로부터 출력된 i번째 동위상성분 신호(DI_i)와 i번째 디지털 직교성분 신호(DQ_i)와 i번째 복소공역 신호(124_i)로부터 출력된 i번째 복소공역 신호를 벡터적으로 곱하도록 되어있다(위에서 언급한 식 (2-1)을 참조). 예를 들면, 제1승산기(215₁)는 제1 및 제2A/D 변환기(213₁, 213₂)로부터 출력된 제1디지털 동위상성분 신호(DI₁) 및 제1디지털 직교성분 신호(DQ₁)와 제1복소공역 회로(214₁)로부터 출력된 제1복소공역 신호를 벡터적으로 곱한다. 마찬가지로, 제1 내지 M-1번째 승산기(215₁∼215_M+1)는 제1 내지 제M번째 승산기(215₁∼215_M-1)에서 승산된 결과(215₁∼215_M-1)에 대한, 제1 내지 M-1번째 실수부 신호(M_R1-M_R(M-1)) 및 제1 내지 제M-1번째 허수부 신호(M_I1-M_I(M-1))를 출력한다.

제1가산기(217₁)는, 제1 내지 제M-1번째 승산기(215₁-2l5_M-1)로부터 출력된 제1 내지 제M번째 실수부 신호(M_R1∼M_R(M-1))를 더함으로써, 실수부 가산신호(M_R)를 출력하도록 되어있다. 제2가산기(217₁)는 제1 내지 제M-1번째 승산기(215_I∼215_M-1)로 부터 출력된 M-1번째 허수부 신호(M_I1∼M_I(M-1))를 가산함으로써 허수부 가산신호(M₁)를 출력하도록 되어 있다.

방향추적 회로(216)는 위에서 언급한 식 (3-2)을 기반으로 제1가산기(217₁)로부터 출력된 실수부 가산신호(M_R)와 제2가산기(217₂)로부터 출력된 허수부 가산신호(M_I)를 사용함으로써 회 망신호의 방향을 추정하도록 되어있다.

[제3 실시예]

위에서 설명했듯이, 제1 및 제2실시예를 따른 추정기(10, 200)는 공지된 심벌 열 P(제1도 참조) 중에서 하나의 심벌을 사용함으로써 희망신호의 방향을 추정하는 반면, 다수의 심벌이 이용해서 추정의 정확도(accuracy)를 향상시킬 수 있다. 특히, 제1실시예를 따른 추정기(10)에서 알 수 있듯이, 하나의 안테나의 출력신호에서의 기저대역 신호의 복소공역 신호와, 이와 다른 안테나의 출력신호에서의 기저대역 신호의 복소공역 신호가, 인접한 안테나 사이에서 곱해지면, 승산결과는 위에서 언급한 식 (2-4)에 나타난 바와 같이 안테나수 i의 함수가 되지는 않지만, 수신 심벌의 전력과 방향의 함수가 된다. 따라서, 수신 심벌의 전력이 동일한 공지의 심벌 열 P를 사용함에 의하여 서로 다른 심벌 시간동안에도 식 (2-4)의 전력이 동일하기 때문에, 만일 N 심벌에 대해 각각 구해진 결과를 더한 식 (4-1)에 나타난 가산된 값 z가 구해지면, 식 (4-2)을 토대로 한 희망신호의 방향을 계산할 수 있다.

위에서 설명했듯이, 심벌의 수가 증가하는 동안 희망신호의 방향이 계산되면, 신호전력은 가산수(the number of additions)에 따라 증가할지라도, 가우시안 잡음의 전력은 이것들이 가산되어도 변하지 않는다. 따라서 S/N비를 향상시킬 수 있다.

본 발명의 제3실시예를 따른 희망신호 방향추정기(100)는 위에서 언급한 추정기로서, 제1 및 제2심벌수 적산기(118₁, l18₂)가 제4도에서와 같이 승산기(115)와 방향추정 회로(116) 사이에 배치되었다는 점에서, 제2도에 나타낸 제1실시예의 추정기(10)와는 다르다. 따라서, 제1 및 제2안테나(111₁, 111₂), 제1 및 제2수신RF 유닛(112₁, 112₂), 제1 내지 제4아날로그/디지털 변환기(A/D 변환기)(113₁∼113₄), 복소공역 회로(114) 및 승산기(115)는, 제2도에 나타낸 제1 및 제2안테나(11₁, 11₂), 제1 및 제2수신RF 유닛(12₁, 12₂), 제1 내지 제4아날로그/디지털 변환기(A/D 변환기)(13₁, 13₂), 복소공역 회로(14) 및 승산기(15)와 동일한 기능을 하기 때문에 여기서는 설명을 생략하고, 제1 및 제2심벌수 적산기(118₁, l18₂) 및 방향추정 회로(116)에 대해서는 다음에 설명한다.

제1심벌수 적산기(118₁)는 승산기(115)로부터 출력된 실수부 신호(M_R)를 소정의 심벌수 N까지 적산하도록 되어있다. 제2심벌수 적산기(118₂)는 승산기(115)로부터 출력된 허수부 신호(M_I)를 소정의 심벌수 N까지 적산하도록 되어있다. 방향 추정 회로(116)는 제1 및 제2심벌수 적산기(118₁, 118₂)로부터 출력된, 소정의 심벌수 N의 허수부 신호(M_I)의 적산결과 z_I와 소정의 심벌수 N의 실수부 신호(M_R)의 적산결과 z_R을 이용하여, 위에서 언급한 식 (4-1) 및 (4-2)을 토대로 희망신호의 방향 θ을 추정하도록 되어있다.

[제4 실시예]

본 발명의 제4실시예를 따른 희망신호 방향추정기(300)는 제2실시예의 추정기(200)와 제3실시예의 추정기(100)의 조합으로서, 안테나의 수와 심벌의 수가 증가하는 동안 희망신호의 방향을 계산함으로써 S/N비를 향상시킬 수 있다. 마찬가지로, 안테나의 수를 M이라 하고 심벌의 수를 N이라 하면, 전력의 가산된 값 z와 희망신호의 방향 θ는 다음 식으로 표현된다.

제5도에 도시되어 있듯이, 본 실시예를 따른 추정기(300)는, 제1심벌수 적산기(318₁)가 제1가산기(317₁)와 방향추정기(316) 사이에 배치되어 있다는 점과, 제2심벌수 적산기(318₂)가 제2가산기(317₂)와 방향추정 회로(316) 사이에 배치되어 있다는 점이, 제3도에 도시된 제2실시예의 추정기(200)와 다르다. 따라서, 제1 내지 제M번째 안테나(311₁∼311_M), 제1 내지 제M번째 수신RF 유닛(312₁∼312_M), 제1 내지 제2M번째 아날로그/디지털 변환기(A/D 변환기)(313₁∼313_2M), 제1 내지 제M-1번째 복소공역 회로(314₁∼314_M-1), 제1 내지 제M-1번째 승산기(315₁∼315_M-1), 제1 및 제2가산기(317₁∼317₂)는, 제3도에 도시되어 있는 제1 내지 제M번째 안테나(211₁∼211_M), 제1 내지 제M번째 수신RF 유닛(212₁, 212_M), 제1 내지 제2M번째 아날로그/디지털 변환기(A/D 변환기)(213₁∼213_M), 제1 내지 제M-1번째 복소공역 회로(214₁∼214_M-1), 제1 내지 제M-1번째 승산기(215₁∼215_M-1), 제1 및 제2 가산기(217₁, 217₂)와 기능이 동일하기 때문에, 여기서는 설명을 생략하고, 제1 및 제2심벌수 적산기(318₁, 318₂) 및 방향추정 회로(316)는 다음에 설명한다.

제1심벌수 적산기(318₁)는 제1가산기(317₁)로부터 출력된 실수부 가산신호(M_R)를 소정의 심벌수 N까지 적산하도록 되어있다. 제2심벌수 적산기(318₂)는 제2가산기(317₂)로부터 출력된 허수부 가산신호(M_I)를 소정의 심벌수 N까지 적산하도록 되어있다. 방향추정 회로(316)는 소정의 심벌수 N의 실수부 가산신호(M_R)의 적산된 결과(z_R)와, 제1 및 제2심벌수 적산기(318₁, 318₂)로부터 출력된 소정의 심벌수 N의 허수부 가산신호(M_i)의 적산결과(z_I)를 사용함으로써, 위에서 언급한 식 (5-1) 및 (5-2)을 기반으로 희망신호의 방향 θ를 추정하도록 되어있다.

[제5 실시예]

본 발명의 희망신호 방향추정기(500)는 CDMA(code division multiplex access)방식의 통신에 이용된다. 제6도에 도시되어 있듯이, 이러한 추정기(500)는 제1 내지 제M안테나(511₁∼511_M), 제1 내지 제M번째 수신RF 유닛(512₁∼512_M), 제1 내지 제2M번째 아날로그/디지털 변환기(A/D 변환기)(513₁∼523_2M), 제1 내지 제2M번째 역확산 회로(514₁∼514_M-1), 제1 내지 제M-1번째 승산기(515₁∼515_M-1), 제1 및 제2가산기(517₁, 517₂) 및 방향추정 회로(216)로 이루어진다.

제1 내지 제M번째 안테나(511₁∼511_M)로부터 출력된 고주파 수신신호를 다운변환하여, 제1 내지 제M번째 수신RF 유닛(212₁∼212_M)은 다운변환된 고주파 수신신호를 직교검파하고, 고주파 수신신호를 기저대역의 제1 내지 제M번째 동위상성분 신호(I₁∼I_N) 및 제1∼제M번째 직교성분 신호(Q₁∼Q_N)로 각각 변환시킨다.

제1 내지 제2M번째 A/D변환기(213₁∼213₂)는 아날로그 제1 내지 제M번째 동위상성분 신호(I₁∼I_N)및 아날로그 제1 내지 제M번째 직교성분 신호(Q₁∼Q_N)를 제1 내지 제M번째 디지털 동위상신호(DI₁∼DI_M)및 제1 내지 제M번째 직교성분 신호(DQ_I∼DO_M)로 각각 변환시킨다. 예를 들어, 제1 및 제2A/D변환기(513₁, 513₂)는 제1수신 RF 유닛(512₁)으로부터 출력된 아날로그 제1동위상성분 신호(I₁) 및 아날로그 제1직교성분 신호(Q₁)를 제1디지털 등위상 신호(DI₁) 및 제1디지털 직교성분 신호(DQ₁)로 각각 변환시킨다.

CDMA 통신시스템에 따른 통신에서는, 송신신호가 소정의 확산코드에 의해 확산된 다음 송신되기 때문에, 송신신호는 수신기 측에서의 확산코드와 같은 역확산 코드를 사용하여 역확산된다. 제1 내지 제2M번째 역확산 회로(519₁∼519_2M)는 제1 내지 제2M번째 A/D 변환기(513₁∼513_2M)로부터 출력된 제1 내지 제M번째 디지털 동위상성분 신호(DI₁∼DI_M) 및 제1 내지 제M번째 디지털 직교성분 신호(DQ₁∼DQ_M)를 각각 역확산시키도록 되어있다. 확산 송신신호가 s⁰(일반적으로, 확산된 신호는 칩(chip)이라고 하고, 확산된 신호 및 확산되지 않은 신호는 심벌(symbol)이라고 함)이면, 반파장 간격의 등간격으로 선형적으로 위치한 어레이 안테나 중 i번째 안테나에서 수신된 수신신호 si는, s⁰가 송신심벌이고 θ가 넓은 쪽 방향으로부터 시계방향으로의 각이라 하면, 다음 식으로 표현된다.

s_i(kT₁)=s⁰(kT₁)·e^jπi·cosθ(6-1)

마찬가지로, 어레이 안테나가 위해서 설명했듯이 반파장의 간격으로 위치되어 있지만, 이들이 서로 근접해 있는 한 λ /n의 간격으로 위치할 수도 있다. 이 경우에, 수신신호 s_i는 다음 식으로 표현된다.

s_i(kT₁)=s⁰(kT₁)·e^{j2π/n·cosθ}(6-2)

확산코드 길이가 P이면 역확산 처리는 다음 식으로 실행된다.

여기서, a (p)(p=0 ∼ P-1)는 역확산 코드(확산코드)를 나타낸다. 또한, 칩 s와 심벌 x에 대하여, 칩 s는 심벌 x만큼 크게 P배로 확산되어 T₂=P ×T₁이다. 위에서 언급한 식 (6-3)에서, x⁰은 송신심벌을 나타낸다.

위에서 언급했듯이, CDMA방식에 따른 통신에서도, 방향의 벡터가 역확산 처리의 결과로 남아있다. 따라서, 방향의 벡터를 이용함으로써 희망신호의 방향을 추정할 수 있다.

i번째(i=1 ∼ M-1) 복소공역 회로(514)는, 2(i+1)번째의 역확산회로(519_2(i+1))로부터 출력된 i+1번째 디지털 직교성분 신호(DQ_i+1)의 역확산 처리결과의 코드를 반전시킴으로써, i+1번째 디지털 동위상신호(DI_i+1)의 역확산 처리결과와 i+1번째 디지털 직교성분 신호(DQ_i+1)의 역확산 처리 결과의 복소공역을 계산하도록 되어있어, i번째 복소공역을 발생시킨다. 예를 들면, 제1복소공역 회로(514₁)는 제4역확산 회로(519₄)로부터 출력된 제2디지털 직교성분 신호(DQ₂)의 역확산 처리결과의 코드를 반전시킴으로써, 제2디지털 동위상성분 신호(DI₂)와 제2디지털 직교성분 신호(DQ₂)의 역확산 처리결과의 복소공역을 계산한다.

i번째(i=1∼M-1) 승산기(515_i)는 i번째 및 i+1번째 역확산 회로(519_i, 519_i+1)로부터 출력된 i번째 디지털 동위상성분 신호(DI_i)의 역확산처리 결과 및 i번째 디지털 직교성분 신호(DQ_i)의 역확산 처리결과와, i번째 복소공역 회로(514_i)로부터 출력된 i번째 복소공역의 역확산 처리결과를 벡터적으로 승산하도록 되어있다(위에서 언급한 식 (2-1)을 참조). 예를 들면 제1승산기(515₁)는, 제1 및 제2역확산회로(219₁, 219₂)로부터 출력된 제1디지털 동위상성분 신호(DI₁)의 역확산 처리결과 및 제1디지털 직교성분 신호(DQ₁)의 역확산 결과와, 제1복소공역 회로(514₁)로부터 출력된 제1복소공역 신호를 벡터적으로 곱하도록 되어있다. 마찬가지로, 제1 내지 제M-1번째 승산기(515₁∼515_M-1)는 제1 내지 제M-1번째 승산기(515₁∼515_M-1)에서의 승산결과(M₁∼M_M-1)의 제1 내지 제M-1번째 실수부 신호(Mn_R1∼M_R(M-1))와 제1 내지 제M-1번째 허수부 신호(M_I1∼M_I(M-1))를 출력하도록 되어있다.

i번째의 승산기(515_i)의 벡터 승산결과는 다음 식과 같이 표현된다.

y_i(n) = x_i+1(n)×x^* _i(n)

={x⁰(n)·e^{jπ(i+1)·cosθ}}{x⁰(n)^*·e^-jπi·cosθ} (6-4)

=x⁰(n)·(x⁰(n))^*·e^jπ·cosθ

여기서, x⁰(n)×(x⁰(n))^*은 송신심벌의 전력을 나타낸다. 식 (6-4)가 안테나 수 i의 항을 갖고 있지 않기 때문에, 승산된 결과는 안테나의 모든 조합에 더해질 수 있다.

제1가산기(517₁)는 제1 내지 제M-1번째 승산기(515₁∼515_m-1)로부터 출력된 제1 내지 제M-1번째 실수부 신호(M_R1-M_R(M-1))를 가산하고, 실수부 가산신호(M_R)를 출력한다. 제2가산기(517₁)는 제1 내지 제M-1번째 승산기(515₁∼515_M-1)로부터 출력된 제1 내지 제M-1번째 허수부 신호(M_I1∼M_I(M-1))를 가산한 다음 허수부 가산신호(M_I)를 출력한다. M이 안테나의 수이고 N이 심벌의 수라고 하여 얻어진 희망신호의 전력의 가산값 z 및 방향 θ 는 다음 식과 같이 표현된다.

위에서 언급한 식 (6-6)에서, Re(·)는 실수부를 생성하는 계산을 나타내고, 그 계산결과는 실수부 가산신호(M_R)에 대응한다. 또한, Im(·)는 허수부를 생성하는 계산을 나타내고 그 계산결과는 허수부 가산신호(M_I)에 대응한다. 방향추정 회로(516)는 제1가산기(517₁)로부터의 실수부 가산신호(M_R)와 제2가산기(517₂)로부터 출력된 허수부 가산신호(M_I)를 사용하여 역탄젠트 계산과 역코사인 계산을 수행하고, 위에서 언급한 식 (6-6)을 기반으로 희망신호의 방향 θ 를 추정한다.

위에서 설명했듯이, CDMA에 따른 통신에 있어서도, 역확산 심벌에 대한 복소공역 계산과 승산을 수행함으로써, 즉, 인접 안테나의 출력 사이에서 지연된 검파 계산과 유사한 계산을 실행함으로써 희망신호의 방향벡터가 계산된다. 또한 가산회로에서 안테나 조합의 가산을 수행함으로써 S/N비를 향상시킴과 동시에 역탄젠트 계산 및 역코사인 계산으로 희망신호의 방향을 추정할 수 있다.

위에서 설명했듯이, 본 실시예를 따른 추정기에서는, CDMA방식에 따른 통신에서의 칩 속도로 상기 계산이 수행되는 것이 아니라 심벌속도로 수행되기 때문에, 1/확산비로 계산속도를 줄일 수 있다. 또한, 역확산처리가 확산 코드와 동일한 역확산 코드를 사용해서 실행되기 때문에, 희망파와 동일한 방향의 간섭파(간섭신호)에 대해서도, 1/처리이득(1/process gain)으로 간섭파의 전기전력을 감소시킬 수 있다. 결국, 간섭파의 방향과 관계없이 희망신호의 방향을 추정할 수 있다.

[제6 실시예]

제8도에서와 같이 신호점(signal point)이 배치되어 있는 QPSK(quadrature phase shift keying) 변조시스템에서, 진폭을 A로하고, 위상을 φ(n)={± π /4, ± 3π /4} 로 하면, 송신심벌은 다음 식으로 표현된다.

s(n) =A·e^jφ(n)(7-1)

넓은 쪽 방향으로부터의 시계방향으로의 각이 θ이면, 반파장의 등간격으로 선형적으로 배치된 어레이 안테나의 i번째 안테나의 수신신호는 다음과 같이 표현된다.

x_i(n) = s(n)·e^jπi·cosθ(7-2)

=A·e^jφ(n). e^jπi·cosθ

마찬가지로, 어레이 안테나는 위에서 설명했듯이, 반파장 간격으로 배치되어 있으나, 서로 근접하고 있다면 λ /n의 간격으로 배치될 수 있다. 이 경우에, 위에서 언급한 식(7-2)의 제2위상에 대한 항은 e^{j2π i/n·cosθ}로 표현된다.

하나의 안테나의 출력신호와 나머지 다른 안테나의 출력신호의 복소공역이 인접한 안테나 사이에서 곱해지면, 다음 식에서와 같이, 승산결과 y;(n)은 안테나수 i와 송신심벌의 위상 φ 의 함수가 되지 않는다.

y_i(n) = x_i+1(n)×x^* _i(n)

={A·e^jφ(n)·e^{jπ(i+1)·cosθ}}·{A·e^jφ(n)·e^jπi·cosθ} (7-3)

·{A ·e^-jφ(n)·e^-jπi·cosθ}·e^-jr}

=A²·e^jπ·cosθ

따라서, 인접한 안테나 사이에서 위에서 언급한 식 (7-3)에 의해 얻어진 승산 결과는 송신 심벌의 전력이 일정한 변조시스템이 이용되는 경우에 가산될 수 있다. 따라서, 모든 안테나에서 상기한 식 (7-3)에서 얻어진 승산 결과를 모든 심벌에 걸쳐 가산하여 희망신호의 방향을 추정하면, SN비를 향상시킬 수 있다.

본 발명의 제6실시예를 따른 희망신호 추정기(600)는 위에서 언급한 추정기와 같다. 제7도에 도시되어 있듯이, 추정기(600)는 제1 내지 제M번째 안테나(611₁∼611_M), 제1 내지 제M번째 수신RF 유닛(612₁∼612_M), 제1 내지 제M번째 아날로그/디지털 변환기(A/D 변환기)(613₁∼613_2M), 제1 내지 제M-1번째 복소공역 회로(614₁∼614_M-1), 제1 내지 제M-1번째 승산기(615₁∼615_M-1), 제1 및 제2가산기(617₁, 617₂), 제1 및 제2심벌수 적산기(618₁, 618₂), 방향추정 회로(616)로 이루어져 있다.

본 실시예를 따른 추정기(600)의 작동은 제5도에 도시된 제4실시예에 따른 추정기(300)의 작동과 유사하지만, 제4실시예에 따른 추정기(300)와는 다음과 같은 차이가 있다.

1. 제1심벌수 적산기(618₁)는 공지된 심벌 열(P) 및 데이터 열(D)의 간격동안에 얻어진 심벌의 수에, 제1가산기(617₁)로부터 출력된 실수부 가산신호(M_R)를 적산한다. 또한, 제2심벌수 적산기(618₂)는 공지된 심벌 열(P) 및 데이터 열(D)의 간격동안 얻어진 심벌의 수에, 제2가산기(617₂)로부터 출력된 허수부 가산신호(M_R)를 적산한다.

2. 방향추정회로(616)는 제1 및 제2심벌수 적산기(618₁, 618₂)의 실수부 가산신호(M_R)의 적산결과와 허수부 가산신호(M_I)의 적산결과를 이용하여, 위에서 언급한 식 (7-1) 내지 (7-3)을 기반으로 희망신호의 방향 θ을 추정한다.

마찬가지로, 상기 설명에서는 QPSK 변조시스템이 변조시스템으로 이용되지만, 송신 심벌의 포락선이 일정하다면 QPSK 이외의 변조시스템일 수도 있다.

[제7 실시예]

제8도에 도시되어 있는 것처럼 신호점이 배치된 QPSK변조시스템에서, 진폭이 A이고 위상이 φ (n)={±π /4, ± 3π /4)라고 하면, 송신 심벌은 다음과 같은 식으로 표현된다.

s(n)=A·e^jφ(n)(8-1)

슬롯의 모든 시작 부분에서의 초기위상이 γ 이고 넓은 쪽 방향으로부터 시계 방향으로의 각도가 θ 이면, 반파장의 등간격으로 선형적으로 배치된 어레이 안테나의 i번째 안테나에서 수신된 수신신호는 다음 식과 같이 표현된다.

x_i(n) = s(n)·e^jπi·cosθ·e^jγ

=A·e^jφ(n)·e^jπi·cosθ·e^jγ(8-2)

마찬가지로, 어레이 안테나는 위에서 설명했듯이, 반파장의 간격으로 배치되어 있으나, 어레이 안테나가 서로 인접한다면, λ /n의 간격으로 배치될 수 있다.

이 경우에, 위에서 언급한 식 (8-2)의 제2위상 항은 e^{j2πi/n·cosθ}로 표현된다.

하나의 안테나의 출력신호의 복소공역 신호와 이와 다른 안테나의 출력신호가 인접한 안테나 사이에서 곱해지면, 다음 식에서와 같이, 승산된 y_i(n)은 안테나 수 i, 송신 심벌의 위상 φ 및 슬롯의 모든 시작 부분의 초기위상 γ의 함수가 아니다.

y_i(n) = x_i+1(n)×x^* _i(n)

={A·e^jφ(n)·e^{jπ(i+1)·cosθ}}·e^jγ} (8-3)

=A²·e^jπ·cosθ

따라서, 송신 심벌의 전력이 일정한 변조시스템이 이용될 경우 인접한 안테나 사이에서 상기한 식 (8-3)에 의해 얻어진 승산결과가 가산될 수 있다. 따라서, 희망신호의 방향이 모든 안테나에 모든 심벌에 걸쳐 상기한 식 (8-3)에서 얻어진 승산결과를 가산함으로써 추정된다면, SN비를 향상시킬 수 있다. 또한, 슬롯의 평균값이 희망신호 방향의 변경에 따를 수 있는 기간동안 계산되면, SN비를 향상시킬 수 있다.

본 발명의 제7실시예의 추정기(700)는 위에서 설명한 추정기와 같다. 제9도에 도시되어 있듯이, 이 추정기(700)는 제1슬롯 평균회로(720₁)가 제1심벌수 적산기(718₁)와 방향추정 회로(716)사이에 배치되어 있고, 제2슬롯평균회로(720₂)는 제2심벌수 적산회로(718₂)와 방향추정 회로(716)사이에 배치되어 있다는 점에서 제7도에 도시된 제6실시예의 추정기(600)와는 다르다.

따라서, 제1 내지 제M번째 안테나(711₁∼711_M), 제1 내지 제M번째 수신RF 유닛(712₁∼712_M), 제1 내지 제2M번째 아날로그/디지털 변환기(A/D 변환기)(713₁∼713_2M), 제1 내지 제M-1번째 복소공역 회로(714₁∼714_M-1),제1 내지 제M-1번째 승산기(715₁∼715_M-1), 제1 및 제2가산기(717₁, 717₂), 제1 및 제2심벌수 적산기(718₁,718₂)는, 제1 내지 제M번째 안테나(611₁∼611_M), 제1 내지 제M번째 수신RF 유닛(612₁∼612_M), 제1 내지 제M번째 아날로그/디지털 변환기(A/D 변환기)(613₁∼613_2M), 제1 내지 제M-1번째 복소공역 회로(614₁∼614_M-1), 제1 내지 제M-1번째 승산기(615₁∼615_M-1), 제1 및 제2가산기(617₁, 617₂), 제1 및 제2심벌수 적산기(618₁, 618₂)와 그 기능이 동일하므로 여기서는 설명을 생략하고, 제1 및 제2슬롯평균 회로(720₁, 720₂) 및 방향추정 회로(716)에 대해서만 설명한다.

제1슬롯평균 회로(720₁)는 제1심벌수 적산기(718₁)로부터 출력된 실수부 가산신호(M_R)의 적산된 결과를 평균한다. 제2슬롯평균 회로(720₂)는 제2심벌수 적산기(718₁)로부터 출력된 허수부 가산신호(M_I)의 적산결과를 평균한다. 제1 및 제2슬롯평균 회로(720₁, 720₂)에서의 평균처리의 평균길이는 희망신호의 방향이 변하는 속도보다 작은 것이 바람직하다. 또한 평균처리의 구체적인 방법으로는, 이동평균(moving averaging) 및 망각계수(oblivion coefficient)를 이용하는 방법이 있다.

방향추정 회로(716)는 제1 및 제2슬롯평균 회로(720₁, 720₂)로부터의 출력신호를 이용함으로써 상기한 식 (8-1) 내지 (8-3)을 기반으로 희망신호의 방향 θ을 추정하도록 되어 있다.

상기한 바와 같이 QPSK 변조방식을 변조시스템으로 이용하였지만, 본 발명은 이로 제한되지 않고, 송신심벌의 포락선이 일정하다면 상기 변조시스템은 QPSK 변조시스템 이외의 변조시스템이라도 상관없다.

[제8 실시예]

제7실시예를 따른 희망신호 방향추정기(700)는 다수의 슬롯에 걸쳐 방향벡터(상기한 식 (6-5)의 z에 해당)를 갱신함으로써 SN비를 향상시킬 수 있다.

그러나, 무선통신에서 수신신호의 레벨이 전파거리(propagation distance)나 페이딩(fading)에 따라 변동된다. 또한, 잡음이 수신기의 수신RF 유닛에서 수신신호의 레벨에 가산된다. 잡음이 수신신호보다 클 때, 희망신호의 방향 벡터는 동일한 방향으로 지향하지 않아서, 방향벡터가 1 슬롯만큼 가산되면 가산된 방향벡터는 잡음이 작은 경우에 얻어진 것보다 작아진다.

따라서, 본 발명의 제8실시예를 따른 추정기(800)는 1 슬롯기간에 대한 방향벡터의 전력(상기 식 (6-5)의 z에 해당)을 계산하고 계산된 전력을 소정의 문턱값(threshold value)과 비교하고, 계산된 전력이 소정의 문턱 값보다 클 때, 방향벡터를 갱신함으로써 SN비를 향상시킨다.

제10도에 도시되어 있듯이, 본 실시예의 추정기(800)는 제1 및 제2심벌수 적산기(818₁, 818₂)로부터의 출력신호가 입력되는 전력계산 회로(812), 전력계산 회로(821)로부터의 출력신호가 입력되는 비교기(822), 제1심벌수 적산기(818₁)와 제1슬롯평균 회로(820₁)사이에 배치되고 비교기(822)로부터의 출력신호에 응답하여 개폐되는 제1스위치(823₁)와, 제2심벌수 적산기(818₂)와 제2슬롯평균 회로(820₂)사이에 배치되고 비교기(822)로부터의 출력신호에 응답하여 개폐되는 제2스위치(823₂)를 포함한다는 점이, 제9도에 도시된 제7실시예와 다르다. 따라서, 제1 내지 제M번째 안테나(811₁∼811_M), 제1 내지 제M번째 수신RF 유닛(812₁∼812_M), 제1 내지 제2M번째 아날로그/디지털 변환기(A/D 변환기)(813₁∼813_2M), 제1 내지 제M-1번째 복소공역 회로(814₁∼814_M-1), 제1 내지 제M-1번째 승산기(815₁∼815_M-1), 제1 및 제2가산기(817₁, 817₂), 제1 및 제2심벌수 적산기(818₁, 818₂), 제1 및 제2슬롯평균 회로(820₁, 820₂), 및 방향추정 회로(816)는, 제1 내지 제M번째 안테나(711₁∼711_M), 제1 내지 제M번째 수신RF 유닛(712₁∼712_M), 제1 내지 제2M번째 아날로그/디지털 변환기(A/D 변환기)(713₁∼713_2M), 제1 내지 제M-1번째 승산기(715₁∼715_M-1), 제1 및 제2가산기(717₁, 717₂), 제1 및 제2심벌수 적산기(718₁, 718₂), 제1 및 제2슬롯평균 회로(720₁, 720₂), 및 방향 추정회로(716)의 기능과 동일하므로, 여기서는 설명하지 않았다. 전력계산 회로(821), 비교기(822) 및 제1 및 제2스위치(823₁, 823₂)에 대해서는 아래에서 설명한다.

전력계산 회로(823)는 제1 및 제2심벌수 적산기(818₁, 818₂)로부터의 출력신호를 사용함으로써 1슬롯 기간의 방향벡터 전력을 계산하도록 되어있다. 비교기(822)는 전력계산 회로(821)에 의해 계산된 1슬롯 주기의 방향벡터 전력을 소정의 문턱값과 비교하고, 1슬롯 기간의 방향벡터 전력이 소정의 문턱 값보다 클 때, 제1 및 제2스위치(823₁, 823₂)를 닫는다. 따라서, 1슬롯 주기의 방향 벡터 전력이 문턱값보다 작을 때에는, 제1 및 제2심벌수 적산기(818₁, 818₂)로부터의 출력신호가 제1 및 제2슬롯평균 회로(720₁, 720₂)에 입력되지 않아서 방향벡터가 갱신되지 않는다.

[송수신장치의 실시예]

제5도에 도시된 제4실시예를 따른 추정기(300)와 유사한 구성을 하는 희망신호 방향추정부(900)와, 추정부(900)에 의해 추정된 희망신호의 방향 θ 을 이용하여 송신신호의 송신방향을 제어하는 송신부(1000)를 포함하는 송수신 장치(400)에 대하여, 제11도를 참조하여 설명한다.

제11도에 도시되어 있듯이, 송수신 장치(400)의 추정유닛(900)은 제1 내지 제M번째 안테나(911₁, 911₂), 제1 내지 제M번째 수신RF 유닛(912₁∼912_M), 제1 내지 제2M번째 아날로그/디지털 변환기(A/D 변환기)(913₁∼913_2M), 제1 내지 제M-1번째 복소공역 회로(914₁∼914_M-1), 제1 내지 제M-1번째 승산기(915₁∼915_M-1), 제1 및 제2가산기(917₁, 917₂), 제1 및 제2심벌수 적산기(918₁, 918₂), 및 방향추정 회로(916)로 이루어져 있다. 송수신 장치(400)의 송신유닛(1000)은 송신지향성(transmission directivity) 제어회로(1010), 맵핑(mapping)회로(1000), 제1 및 제2디지털/아날로그 변환기(D/A 변환기)(1012₁, 1012₂), 송신RF 유닛(1013), 제1 내지 제M번째 위상 시프터(1014₁∼1014_M), 어레이 안테나를 구성하는 제1 내지 제1-M번째 송신안테나(1015₁∼1015_M)를 포함한다. 추정부(900)의 작동은 제4실시예를 따른 상기한 추정기(300)와 유사하므로 여기서는 설명하지 않았다. 그러나, 송신부(1000)의 작동에 대해서는 아래에서 설명한다.

송신신호 T는 맵핑회로(1011)에 의해 맵핑되어 동위상성분 신호(T₁)와 직교성분 신호(T_Q)로 변환된다. 동위상성분 신호(T₁)와 직교성분 신호(T_Q)는 제1 및 제2A/D 변환기(1012₁, 1012₂)에 의해 아날로그 동위상성분 신호(AT₁)와 아날로그 직교성분 신호(AT_Q)로 변환된다. 아날로그 동위상성분 신호(AT₁)와 아날로그 직교성분 신호(AT_Q)는 송신RF 유닛(1013)에 의해 고주파 송신신호(AT)로 변환된다. 송신지향성 제어회로(1010)는 방향추정 회로(916)에 의해 추정된 희망신호의 방향 θ 을 이용하여 제1 내지 제M번째 위상 시프터(1014₁∼1014_M)의 제어신호를 계산하고, 계산된 제어신호는 제1 내지 제M번째 위상 시프터(1014₁∼1014_M)에 입력된다. 고주파 송신신호(AT)는 제1 내지 제M번째 위상 시프터(1014₁∼1014_M)에 의해 위상제어(phase-controlled)된 다음, 제1 내지 제M번째 송신 안테나(1015₁∼1015_M)로부터 전송되어서, 무선파의 위상이 희망신호의 방향 θ 에 지향되도록 제1 내지 제M번째 안테나(1051₁∼1051_M)로부터 전송된 무선파를 제어한다.

마찬가지로, 본 실시예의 송수신장치(400)는, 제5도에 도시된 상기한 제4실시예에 따른 추정기(300)와 유사한 구성을 가진 추정유닛(900)을 이용하고 있지만, 본 발명은 이것으로 제한되지 않고, 송수신 장치(400)는 제2도에 도시된 제1실시예의 추정기(10), 제3도에 도시된 제2실시예의 추정기(200), 제4도에 도시된 제3실시예의 추정기(100), 제6도에 도시된 제5실시예의 추정기(500), 제7도에 도시된 제6실시예의 추정기(600), 제9도에 도시된 제7실시예의 추정기(700), 또는 제10도에 도시된 제8실시예의 추정기(800)와 유사한 구성을 가진 추정유닛을 이용할 수도 있다.

첨부한 도면을 참고로 하여 본 발명의 바람직한 실시예를 설명하였지만, 본 발명은 상기한 실시예에 제한되지 않으며, 이 기술분야의 전문가라면, 첨부한 청구 범위에서 정해지는 본 발명의 범위로부터 벗어나지 않는 여러 수정과 변경을 할 수 있을 것이다.

본 발명에 따른 희망신호 방향추정기는, 안테나 출력 사이의 상호 상관계수의 계산이나 역행렬 계산 등의 계산량이 많은 계산을 하는 대신에, 지연검파의 계산과 같은 작은 양의 계산을 실행함으로써, 작은 계산량만으로 희망신호의 방향을 추정할 수 있다. 또한, 추정의 정확도와 신호 대 잡음비도 향상시킬 수 있다.

Claims

전력이 동일한 다수의 공지된 심벌을 가진 희망신호의 방향을 추정하는 희망신호 방향추정기에 있어서, 상기 희망신호를 수신하는 제1 및 제2안테나, 상기 제1 및 제2안테나의 출력신호를 직교검파하고, 검파된 출력신호를 제1 및 제2기저대역 신호로 변환하는 제1 및 제2신호변환 회로, 상기 공지된 심벌에 대응하는 상기 제2기저대역 신호의 복소공역을 계산함으로써 복소공역 신호를 발생하는 복소공역 회로, 상기 공지된 심벌에 대응하는 상기 제1기저대역 신호와 상기 복소공역 신호를 곱하는 승산기, 2개 이상의 공지된 심벌에 대한 상기 승산기의 출력신호를 적산하는 심벌수 적산기, 및 상기 심벌수 적산기의 출력신호에 대하여 역탄젠트 계산 및 역코사인 계산을 실행함으로써 상기 희망신호의 방향을 추정하는 방향추정 회로를 포함하는 것을 특징으로 하는 희망신호 방향추정기.
전력이 동일한 다수의 공지된 심벌을 가진 희망신호의 방향을 추정하는 희망신호 방향추정기에 있어서, 상기 희망신호를 수신하는 제1 내지 제3안테나, 상기 제1 내지 제3안테나의 출력신호를 직교검파 하여, 검파된 출력신호를 제1 내지 제3기저대역 신호로 변환하는 제1 내지 제3신호변환 회로, 상기 공지된 심벌에 대응하는 상기 제2 및 제3기저대역 신호의 복소공역을 계산함으로써 제1 및 제2복소공역신호를 발생하는 제1 및 제2복소공역 회로, 상기 공지된 심벌에 대응하는 상기 제1기저대역 신호와 상기 제1복소공역신호를 곱하는 제1승산기, 상기 공지된 심벌에 대응하는 상기 제2기저대역 신호와 상기 제2복소공역신호를 곱하는 제2승산기, 상기 제1승산기의 출력신호와 상기 제2승산기의 출력신호를 가산하는 가산기, 2개 이상의 공지된 심벌에 대한 상기 가산기의 출력신호를 적산하는 심벌수 적산기, 및 상기 심벌수 적산기에 대하여 역탄젠트 계산 및 역코사인 계산을 실행함으로써 상기 희망신호의 방향을 추정하는 방향추정기를 포함하는 것을 특징으로 하는 희망신호 방향추정기.
부호분할 다중접속방식에 따른 통신에 이용되는 희망신호의 방향을 추정하기 위한 희망신호 방향추정기에 있어서, 상기 희망신호를 수신하는 제1 내지 제3안테나, 상기 제1 내지 제3안테나의 출력신호를 직교검파 하여, 검파된 출력신호를 제1 내지 제3기저대역 신호로 변환하는 제1 내지 제3신호변환 회로, 상기 제1 내지 제3기저대역 신호를 역확산하는 제1 내지 제3역확산 회로, 상기 역확산된 제2 및 제3기저대역 신호의 복소공역을 계산함으로써 제1 및 제2복소공역 신호를 발생하는 제1 및 제2복소공역 회로, 상기 역확산된 제1기저대역 신호와 상기 제1복소공역 신호를 곱하는 제1승산기, 상기 역확산된 제2기저대역 신호와 상기 제2복소공역 신호를 곱하는 제2승산기, 상기 제1승산기의 출력신호와 상기 제2승산기의 출력신호를 가산하는 가산기, 및 상기 가산기의 출력신호에 대하여 역탄젠트 계산 및 역코사인 계산을 수행함으로써 상기 희망신호의 방향을 추정하는 방향추정 회로를 포함하는 것을 특징으로 하는 희망신호 방향추정기.
송신심벌의 포락선이 일정한 변조방식의 통신에 이용되며, 다수의 공지된 심벌과 다수의 데이터를 가지는 희망신호의 방향을 추정하는 희망신호 방향추정기에 있어서, 상기 희망신호를 수신하는 제1 내지 제3안테나, 상기 제1 내지 제3안테나의 출력신호를 직교검파 하여, 검파된 출력신호를 제1 내지 제3기저대역 신호로 변환하는 제1 내지 제3신호변환 회로, 상기 공지된 심벌과 상기 데이터에 대응하는 상기 제2 및 제3기저대역 신호의 복소공역을 계산함으로써 제1 및 제2복소공역 신호를 발생하는 제1 및 제2복소공역 회로, 상기 공지된 심벌과 상기 데이터에 대응하는 상기 제1기저대역 신호와 상기 제1복소공역 신호를 곱하는 제1승산기, 상기 공지된 심벌과 상기 데이터에 대응하는 상기 제2기저대역 신호와 상기 제2복소공역 신호를 곱하는 제2승산기, 상기 제1승산기의 출력신호와 상기 제2승산기의 출력신호를 가산하는 가산기, 2개 이상의 상기 공지된 심벌과 2개 이상의 상기 데이터에 대한 상기 가산기의 출력신호를 적산하는 심벌수 적산기, 및 상기 심벌수 적산기의 출력신호에 대한 역탄젠트 계산 및 역코사인 계산을 실행함으로써 상기 희망신호의 방향을 추정하는 방향추정 회로를 포함하는 것을 특징으로 하는 희망신호 방향추정기.
송신신호의 포락선이 일정한 변조방식에 따른 통신에 이용되며, 다수의 공지된 심벌과 다수의 데이터를 가진 희망신호의 방향을 추정하는 희망신호 방향추정기에 있어서, 상기 희망신호를 수신하는 제1 내지 제3안테나, 상기 제1 내지 제3안테나의 출력신호를 직교검파 하여, 검파된 출력신호를 제1 내지 제3기저대역 신호로 변환하는 제1 내지 제3신호변환 회로, 상기 공지된 심벌과 상기 데이터에 대응하는 상기 제2 및 제3기저대역 신호의 복소공역을 계산함으로써 제1 및 제2복소공역 신호를 발생하는 제1 및 제2복소공역 회로, 상기 공지된 심벌과 상기 데이터에 대응하는 상기 제1기저대역 신호와 상기 제1복소공역 신호를 곱하는 제1승산기; 상기 공지된 심벌과 상기 데이터에 대응하는 상기 제2기저대역 신호와 상기 제2복소공역 신호를 곱하는 제2승산기, 상기 제1승산기의 출력과 상기 제2승산기의 출력을 가산하는 가산기, 2개 이상의 상기 공지된 심벌과 2개 이상의 상기 데이터에 대한 가산기의 출력신호를 적산하는 심벌수 적산기, 2개 이상의 슬롯 기간 동안 상기 심벌수 적산기의 출력신호를 평균하는 슬롯평균 회로, 및 상기 슬롯평균 회로의 출력신호에 역탄젠트 계산 및 역코사인 계산을 수행함으로써 상기 희망신호의 방향을 추정하는 방향추정 회로를 포함하는 것을 특징으로 하는 희망신호 방향추정기.
제5항에 있어서, 상기 심벌수 적산기의 출력신호로부터의 1 슬롯의 방향벡터의 전력을 계산하는 전력계산회로, 및 상기 전력계산 회로의 출력신호를 소정의 문턱값과 비교하고, 산기 전력계산회로의 출력신호가 소정의 문턱값보다 클 때 상기 심벌수 적산기의 출력신호를 상기 슬롯평균 회로에 입력하는 비교회로를 더 포함하는 것을 특징으로 하는 희망신호 방향추정기.