KR100273336B1 - Invertor of switch detctor error prevent circuit - Google Patents

Invertor of switch detctor error prevent circuit Download PDF

Info

Publication number
KR100273336B1
KR100273336B1 KR1019930010875A KR930010875A KR100273336B1 KR 100273336 B1 KR100273336 B1 KR 100273336B1 KR 1019930010875 A KR1019930010875 A KR 1019930010875A KR 930010875 A KR930010875 A KR 930010875A KR 100273336 B1 KR100273336 B1 KR 100273336B1
Authority
KR
South Korea
Prior art keywords
signal
output
gate
switch
interrupt
Prior art date
Application number
KR1019930010875A
Other languages
Korean (ko)
Other versions
KR950002182A (en
Inventor
최재영
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019930010875A priority Critical patent/KR100273336B1/en
Publication of KR950002182A publication Critical patent/KR950002182A/en
Application granted granted Critical
Publication of KR100273336B1 publication Critical patent/KR100273336B1/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE: A detection and malfunction preventing circuit is provided to perform a stable inverter operation by varying the level of an interrupt signal after delaying for a predetermined time period upon detecting that a switch is pressed. CONSTITUTION: A signal delaying block(12) outputs function selecting signals(V1-V3) to a microcomputer(14) in response to the selection of switches(SW1-SW3) by a signal switching block(11). An interrupt block(13) maintains the level of an interrupt signal(INT) outputted to the microcomputer(14) in response to the logical operation of the outputs(V1-V3) of the signal delaying block(12), and has an AND gate(AN1), a clock generating block(15), inverters(IN1,IN2) and an OR gate(OR1). The AND gate(AN1) logically multiplies the outputs(V1-V3) from the signal delaying block(12). The clock generating block(15) outputs a high-potential signal(V5) in response to a low-potential output(V4) of the AND gate(AN1). The inverters(IN1,IN2) buffer the output(V4) of the AND gate(AN1). The OR gate(OR1) logically sums the output(V5) of the clock generating block(15) to output the interrupt signal(INT).

Description

인버터의 스위치 감지 오동작 방지 회로Switch detection malfunction prevention circuit of inverter

제1도는 종래 인버터의 스위치 감지 회로도.1 is a switch detection circuit diagram of a conventional inverter.

제2도는 제1도에 있어서, 스위치 감지시 신호 흐름도.2 is a signal flow diagram in FIG.

제3도는 제1도에 있어서, 스위치 눌림에 따른 파형도.3 is a waveform diagram according to FIG.

제4도는 제3도에 있어서, 부분 파형도.4 is a partial waveform diagram of FIG.

제5도는 본 발명 인버터의 스위치 감지 오동작 방지 회로도.5 is a switch detection malfunction prevention circuit diagram of the inverter of the present invention.

제6도는 제5도에 있어서, 각부의 파형도.6 is a waveform diagram of each part in FIG. 5;

제7도는 제5도에 있어서, 스위치 감지시 신호 흐름도.7 is a signal flow diagram in FIG.

제8도, 제9도는 제5도에 있어서, 스위치 눌림에 따른 파형도.8 and 9 are waveform diagrams according to the pressing of the switch in FIG.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

1,11 : 신호 스위칭부 2,12 : 신호 지연부1,11: signal switching unit 2,12: signal delay unit

3,13 : 인터럽트부 4,14 : 마이크로 컴퓨터3,13: interrupt unit 4,14: microcomputer

15 : 클럭발생부 AN1: 앤드게이트15: clock generator AN 1 : end gate

OR1: 오아게이트 IN1,IN2: 인버터OR 1 : Oagate IN 1 , IN 2 : Inverter

SW1~SW3: 스위치 R1~R7: 저항SW 1 to SW 3 : switch R 1 to R 7 : resistance

C1~C4: 콘덴서C 1 ~ C 4 : Capacitor

본 발명은 인버터의 판넬용 스위치 감지에 관한 것으로 특히, 스위치가 눌릴 때 발생되는 이중 접촉에 의한 채터링(Chattering) 현상을 제거하여 마이크로 프로세서의 오동작을 방지하는 인버터의 스위치 감지 오동작 방지 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to switch sensing for a panel of an inverter, and more particularly, to a switch sensing malfunction prevention circuit of an inverter which prevents malfunction of a microprocessor by removing a chattering phenomenon due to a double contact generated when a switch is pressed. .

제1도는 종래 인버터의 스위치 감지 회로도로서 이에 도시된 바와같이, 스위치(SW1~SW3)의 눌림으로 기능을 선택하는 신호 스위칭부(1)와, 이 신호 스위칭부(1)의 스위치(SW1~SW3) 눌림에 의해 충,방전을 수행하여 기능선택신호(V1~V3)를 마이크로 컴퓨터(4)에 출력하도록 콘덴서(C1~C3)및 저항(R1~R6)으로 구성된 신호 지연부(2)와, 이 신호 지연부(2)의 출력(V1~V3)을 앤드게이트(AN1)를 통해 논리곱하여 상기 마이크로 컴퓨터(4)에 인터럽트신호(INT)를 출력하는 인터럽트부(3)로 구성된 것으로, 이와같은 종래 회로의 동작과정을 제2도 스위치 감지시 신호 흐름도, 제3도 스위치 눌림에 따른 파형도 및 제4도 부분 파형도를 참조하여 설명하면 다음과 같다.1 is a switch sensing circuit diagram of a conventional inverter, as shown therein, a signal switching unit 1 for selecting a function by pressing switches SW 1 to SW 3 , and a switch SW of the signal switching unit 1. 1 ~ SW 3 ) Capacitors (C 1 ~ C 3 ) and resistors (R 1 ~ R 6 ) to perform charge and discharge by pressing to output the function selection signal (V 1 ~ V 3 ) to the microcomputer (4). And a signal delay section 2 composed of the signal delay section 2 and the outputs V 1 to V 3 of the signal delay section 2 are ANDed through the AND gate AN 1 to provide an interrupt signal INT to the microcomputer 4. It is composed of an interrupt unit 3 for outputting, and the operation of the conventional circuit will be described with reference to the signal flow diagram when detecting the second degree switch, the waveform diagram according to the third degree switch press, and the partial waveform diagram of FIG. 4. Same as

인버터의 전원이 온되면 마이크로 컴퓨터(4)는 인터럽트신호(INT)가 입력되는지 판별하는데 신호 스위칭부(1)의 스위치(SW1~SW3)중 하나라도 눌러지면 예를 들어, 스위치(SW1)가 눌린 경우 저항(R1)을 통해 전압(Vcc)이 접지됨과 동시에 콘덴서(C1)의 충전전위(V1)가 저항(R4)을 통해 방전된다.When the inverter is powered on, the microcomputer 4 determines whether the interrupt signal INT is input. If any one of the switches SW 1 to SW 3 of the signal switching unit 1 is pressed, for example, the switch SW 1. When is pressed, the voltage Vcc is grounded through the resistor R 1 and the charge potential V 1 of the capacitor C 1 is discharged through the resistor R 4 .

이때, 신호 지연부(2)의 저전위 출력(V1)이 입력된 인터럽트부(3)는 앤드게이트(AN1)가 상기 신호 지연부(2)의 출력(V1~V3)을 논리곱하여 저전위의 인터럽트신호(INT)를 마이크로 컴퓨터(4)에 출력하게 된다.At this time, the interrupt unit 3, to which the low potential output V 1 of the signal delay unit 2 is input, has an AND gate AN 1 logicing the outputs V 1 to V 3 of the signal delay unit 2. The multiplication is performed to output the low potential interrupt signal INT to the microcomputer 4.

이에 따라, 인터럽트된 마이크로 컴퓨터(4)는 소정시간(4μsec) 대기한 후 인터럽트부(3)의 출력(INT)를 재 점검하여 계속 저전위 상태이면 핀(A0,A1,A2)을 순차적으로 점검하는데 저전위 상태인 핀에 해당 기능을 수행한 후 메인루틴으로 복귀하게 된다.Accordingly, the interrupted microcomputer 4 waits for a predetermined time (4 μsec) and then rechecks the output (INT) of the interrupt unit 3 to keep the pins A 0 , A 1 , and A 2 in a low potential state. In order to check sequentially, after performing the corresponding function on the pin with low potential, it returns to the main routine.

즉, 인터럽트 상태에서 마이크로 컴퓨터(4)는 핀(A0)의 레벨을 검출하여 저전위이면 선택기능(F1)을 수헹하고 상기 핀(A0)이 고전위일때 핀(A1)이 저전위이면 선택기능(F2)을 수행하며 상기 핀(A0),(A1)이 고전위일때 핀(A2)이 저전위이면 선택기능(F3)을 수행하게 된다.That is, the microcomputer 4 is the pin (A 0), to detect the level when the low voltage of the selected function (F 1) the suheng and the pin (A 0) when the high potential pin (A 1) is low in the interrupt status If it is a potential, the selection function F 2 is performed. When the pins A 0 and A 1 are high potential, the selection function F 3 is performed if the pin A 2 is low potential.

이때, 제3도를 참조하여 설명하면 신호 스위칭부(1)의 스위치(SW1)가 눌리면 신호지연부(2)의 기능선택신호(V1)가 제3도 (a)에 도시된 바와같이 고전위에서 저전위가 되고 이를 판별한 마이크로프로세서(4)가 선택기능(F1)을 실행함에 따라 출력핀은 제3도 (b)에 도시된 바와같이 고전위에서 저전위 상태가 된다.In this case, referring to FIG. 3, when the switch SW 1 of the signal switching unit 1 is pressed, the function selection signal V 1 of the signal delay unit 2 is shown in FIG. As the microprocessor 4 becomes a low potential at the high potential and performs the selection function F 1 , the output pin becomes a low potential at the high potential as shown in FIG.

그러나, 종래 회로는 스위치를 눌렀을 때 이중 접촉이 발생되면 제3도의 시간축을 확대한 제4도에 도시된 바와같이 이상 파형이 형성되어 마이크로 컴퓨터(4)가 스위치가 두번 눌린것으로 판별함으로 선택 기능을 2회 수행하게 되거나 다른 기능의 선택으로 오인할 수 있다.However, in the conventional circuit, when a double contact occurs when a switch is pressed, an abnormal waveform is formed as shown in FIG. 4, which enlarges the time axis of FIG. 3, and the microcomputer 4 determines that the switch is pressed twice. This can be done twice or be mistaken for a choice of other functions.

따라서, 스위치의 이중 접촉에 의해 마이크로 컴퓨터가 오동작할 경우 인버터 전체 동작의 신뢰성을 저하시키는 문제점이 있었다.Therefore, when the microcomputer malfunctions due to the double contact of the switch, there is a problem of lowering the reliability of the entire operation of the inverter.

본 발명은 이러한 종래의 문제점을 해결하기 위하여 스위치의 눌림을 감지하면 소정시간 지연한 후 인터럽트 신호 레벨을 변화시킴으로써 정확한 기능선택을 설정하여 안정된 인버터 동작을 수행하는 인버터의 스위치 감지 오동작 방지회로를 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In order to solve the above problems, the present invention has been proposed to create a switch detection malfunction prevention circuit of an inverter that performs a stable inverter operation by setting an accurate function selection by changing the interrupt signal level after a predetermined time delay when a switch is pressed. When described in detail with reference to the accompanying drawings as follows.

제5도는 본 발명 인버터의 스위치 감지 오동작 방지 회로도로서 이에 도시한 바와같이, 스위치(SW1~SW3)의 기능을 선택하는 신호스위칭부(11)와, 이 신호 스위칭부(11)의 스위치(SW1~SW3) 눌림에 의해 충,방전을 수행하여 기능선택신호(V1~V3)를 마이크로 컴퓨터(14)에 출력하도록 콘덴서(C1~C3)및 저항(R1~R6)으로 구성된 신호지연부(12)와, 이 신호 지연부(12)의 출력(V1~V3)을 논리곱하여 저전위이면 소정시간 지연시켜 상기 마이크로 컴퓨터(14)를 인터럽트 상태가 되게 하는 인터럽트부(13)로 구성한 것으로, 상기 인터럽트부(13)는 신호지연부(12)의 출력(V1~V3)을 논리곱하는 앤드게이트(AN1)와, 이 앤드게이트(AN1)의 출력(V4)을 소정시간 지연시키는 인버터(IN1)(IN2)와, 상기 앤드게이트(AN1)의 저전위출력(V4)에 소정시간 지연한 후 저전위신호(V5)를 출력하는 클럭발생부(15)와, 이 클럭발생부(15)의 출력(V5)과 상기 인버터(IN2)의 출력(V6)을 논리합하는 오아게이트(OR1)로 구성한다.5 is a switch detection malfunction prevention circuit diagram of the inverter of the present invention, as shown therein, a signal switching unit 11 for selecting the functions of the switches SW 1 to SW 3 , and a switch of the signal switching unit 11 ( Capacitors (C 1 to C 3 ) and resistors (R 1 to R 6 ) to perform the charging and discharging by pressing SW 1 to SW 3 ) to output the function selection signals (V 1 to V 3 ) to the microcomputer 14. ) is composed of signal delay unit 12, an output of the signal delay unit 12 (V 1 ~ V 3) by logic multiplying the delay is low-potential predetermined time to interrupt the microcomputer 14 causes the interrupt status The interrupt unit 13 includes an AND gate AN 1 that logically multiplies the outputs V 1 to V 3 of the signal delay unit 12, and an output of the AND gate AN 1 . (V 4) of the inverter (iN 1) (iN 2), and the aND gate after a predetermined time delay to the low-potential output (V 4) of the (aN 1) low potential signal (V 5 for a predetermined time delay ) Constitutes the output (V 5) and Iowa gate (OR 1) a logical sum of the output (V 6) of the inverter (IN 2) of the clock generator 15, a clock generating portion 15 for outputting a .

도면의 미설명 부호 C4,R7은 클럭발생부(15)의 출력주기 조정을 위한 콘덴서와 저항이다.Reference numerals C 4 and R 7 in the drawings are capacitors and resistors for adjusting the output period of the clock generator 15.

본 발명은 실험을 통해 얻은 데이타에 의해 몇가지 기준이 설정되는데 제3도의 파형도에서 신호 스위칭부(11)의 스위치(SW1~SW3)를 아무리 빨리 눌러도 30~40msec 이내에 신호 파형이 변화되지 않으며 이중 접촉에 의해 신호 파형이 이상 형태를 이루는 시간도 제4도의 파형도에 도시된 바와같이 0.5msec 이상이 되지 않는다. 즉, 실험결과에 근거하면 스위치(SW1~SW3)가 눌려진 후 0.5msec가 경과되면 어느 경우든 안정된 동작을 이루기때문에 소정시간(0.5msec~30msec) 이내에 스위치의 눌림을 인식하면 된다.According to the present invention, several criteria are set by the data obtained through experiments, and no matter how quickly the switches SW 1 to SW 3 of the signal switching unit 11 are pressed in the waveform diagram of FIG. 3 , the signal waveform does not change within 30 to 40 msec. The time that the signal waveform forms an abnormal shape by the double contact also does not exceed 0.5 msec as shown in the waveform diagram of FIG. That is, based on the experimental results, since 0.5msec has elapsed after the switches SW 1 to SW 3 are pressed, stable operation is achieved in any case, so that the switch is recognized within a predetermined time (0.5msec to 30msec).

따라서, 클럭발생부(15)의 주기(T)를 1msec로 설정한다.Therefore, the period T of the clock generator 15 is set to 1 msec.

이와같이 구성한 본 발명 인버터의 스위치 감지 오동작 방지 회로의 작용및 효과를 제6도 각부의 파형도, 제7도 스위치 감지시 신호 흐름도및 제8도, 제9도 스위치 눌림에 따른 파형도를 참조하여 상세히 설명하면 다음과 같다.The operation and effects of the switch sensing malfunction prevention circuit of the inverter of the present invention configured as described above are described in detail with reference to the waveform diagram of each part of FIG. 6, the signal flow chart when sensing the switch of FIG. 7, and the waveform diagrams of FIG. 8 and FIG. The explanation is as follows.

인버터의 전원이 온되면 마이크로 컴퓨터(14)는 인터럽트신호(INT)가 입력되는지 판별하는데 신호 스위칭부(11)의 스위치(SW1~SW3)가 눌리지 않으면 신호 지연부(12)는 전압(Vcc)이 콘덴서(C1~C3)에 충전됨으로 기능선택신호(V1~V3)가 고전위가 되어 마이크로 컴퓨터(14)의 포트(A0~A2)에 입력되어진다.When the inverter is powered on, the microcomputer 14 determines whether the interrupt signal INT is input. If the switches SW 1 to SW 3 of the signal switching unit 11 are not pressed, the signal delay unit 12 is connected to the voltage Vcc. ) Is charged in the capacitors C 1 to C 3 so that the function selection signals V 1 to V 3 become high potentials and are input to the ports A 0 to A 2 of the microcomputer 14.

그리고, 신호지연부(12)의 고전위 출력(V1~V3)이 입력된 인터럽트부(12)는 상기 신호(V1~V3)를 논리곱한 앤드게이트(AN1)가 고전위 신호(V4)를 출력하여 그 신호(V4)가 인버터(IN1)(IN2), 오아게이트(OR1)를 순차적으로 통해 마이크로 컴퓨터(14)에 고전위의 인터럽트 신호(INT)를 출력하게 된다.In addition, the interrupt unit 12 to which the high potential outputs V 1 to V 3 of the signal delay unit 12 are input, the AND gate AN 1 , which is the AND of the signals V 1 to V 3 , is a high potential signal. Outputs (V 4 ) and the signal (V 4 ) outputs the high-potential interrupt signal (INT) to the microcomputer (14) through the inverter (IN 1 ) (IN 2 ) and the OR gate (OR 1 ) in sequence. Done.

이때, 신호스위칭부(11)의 스위치(SW1~SW3)중 하나라도 눌려지면 예를들어, 스위치(SW1)가 눌린 경우 저항(R1)에 인가된 전압(Vcc)이 접지됨과 동시에 콘덴서(C1)의 충전전위(V1)가 저항(R4)을 통해 방전됨으로 신호지연부(12)는 저전위인 기능선택신호(V1)와 고전위인 기능선택신호(V2)(V3)를 인터럽트부(13)와 마이크로 컴퓨터(14)에 출력하게 된다.At this time, when any of the switches SW 1 to SW 3 of the signal switching unit 11 is pressed, for example, when the switch SW 1 is pressed, the voltage Vcc applied to the resistor R 1 is grounded and Since the charging potential V 1 of the capacitor C 1 is discharged through the resistor R 4 , the signal delay unit 12 has a low potential function selection signal V 1 and a high potential function selection signal V 2 . 3 ) is output to the interruption section 13 and the microcomputer 14.

이에따라, 인터럽트부(13)는 신호지연부(12)의 저전위출력(V1)이 입력된 앤드게이트(AN1)가 저전위신호(V4)를 출력하여 클럭발생부(15)가 고전위신호(V5)를 오아게이트(OR1)의 일측에 입력하고 상기 앤드게이트(AN1)의 저전위신호(V4)는 인버터(IN1)(IN2)를 통해 상기 오아게이트(OR1)의 타측에 입력됨으로 마이크로 프로세서(14)에 입럭되는 인터럽트신호(INT)는 고전위상태를 유지한다.Accordingly, in the interrupter 13, the AND gate AN 1 , to which the low potential output V 1 of the signal delay unit 12 is input, outputs the low potential signal V 4 , so that the clock generator 15 is high. The upper signal V 5 is input to one side of the oragate OR 1 , and the low potential signal V 4 of the AND gate AN 1 is transmitted to the oragate OR through an inverter IN 1 (IN 2 ). The interrupt signal INT, which is input to the other side of 1 ) and input to the microprocessor 14, maintains a high potential state.

즉, 클럭발생부(15)는 콘덴서(C4)와 저항(R7)에 의해 반주기(T)가 결정되는데 그 관계식은 아래와 같고 스위치(SW1~SW3)를 누르는 시간이 아무리 빨라도 30msec 이상이며 스위치의 이중 접촉에 의한 이상동작 시간도 0.5msec 이내임으로 반주기(T)를 약 1msec로 설정할 경우 상기 콘덴서(C4)와 저항(R7) 값은 아래와 같다.That is, the clock generator 15 has a half period (T) determined by the capacitor (C 4 ) and the resistor (R 7 ). The relation is as follows. No matter how fast the time of pressing the switches SW 1 to SW 3 is 30 msec or more. Since the abnormal operation time due to the double contact of the switch is also within 0.5 msec, when the half period (T) is set to about 1 msec, the values of the capacitor C 4 and the resistance R 7 are as follows.

따라서, 스위치(SW1)의 이중접촉에 의하여 신호 지연부(12)의 기능선택신호(V1)가 제6도 (a)의 파형과 같으면 인터럽트부(13)의 앤드게이트(AN1) 출력(V4)이 저전위가 될때 클럭발생부(15)는 제6도 (b)에 도시한 바와같이 주기(2T)인 신호(V5)를 오아게이트(OR1)의 일측에 출력함으로 고전위인 인터럽트신호(INT)가 일정시간(2T) 지속되어진다.Therefore, when the function selection signal V 1 of the signal delay unit 12 is the same as the waveform of FIG. 6A by the double contact of the switch SW 1 , the output of the AND gate AN 1 of the interrupt unit 13 is output. When (V 4 ) becomes low potential, the clock generator 15 outputs a signal V 5 , which is a period 2T, to one side of the oragate OR 1 as shown in FIG. 6B. The interrupt signal INT is maintained for a predetermined time (2T).

그리고, t0시점에서 스위치(SW1)이 눌려지면t1시점까지 오아게이트(OR1)의 출력(INT)이 고전위를 유지하고 t1시점이후에 클럭발생부(15)외 출력(V5)이 저전위가 되어 인터럽트부(13)의 출력(INT)은 제6도 (d)에 도시한 바와같은 파형으로 마이크로 컴퓨터(14)에 출력되어진다.Then, the switch in the t 0 point (SW 1) output outside the output (INT) to maintain the high potential and the clock after t 1 point generation unit 15 in the pressed t 1 Iowa gate (OR 1) to the point (V 5 ) becomes low potential, the output INT of the interrupt section 13 is output to the microcomputer 14 in a waveform as shown in FIG.

이에 따라, 인터럽트부(13)의 저전위출럭(INT)이 입력된 마이크로 컴퓨터(14)는 신호지연부(12)의 출력(V1~V3)을 순차적으로 점검하는데 저전위상태인 신호의 해당 기능을 수행한 후 메인 루틴으로 복귀하게 된다.Accordingly, the microcomputer 14 to which the low potential clock INT of the interrupter 13 is inputted sequentially checks the outputs V 1 to V 3 of the signal delay unit 12, so that the low potential signal INT After executing the function, you will return to the main routine.

즉, 인터럽트 상태에서 마이크로 컴퓨터(14)는 핀(A0)의 레벨을 검출하여 저전위이면 선택기능(F1)을 수행하고 상기 핀(A0)이 고전위일때 핀(A1)이 저전위이면 선택기능(F2)을 수행하며 상기 핀(A0)(A1)이 고전위일때 핀(A1)이 저전위이면 선택기능(F3)을 수행하게 된다.That is, the microcomputer 14 pin (A 0), to detect the level when the low voltage of the selected function performed by (F 1) and the pin (A 0) is when the high potential pin (A 1) is low in the interrupt status potential is selected to perform the function (F 2) and the pin (a 0) (a 1) is a high potential when the pin (a 1) is a low potential and performs the selected function (F 3).

제8도, 제9도는 스위치 눌림에 따른 파형도로서 제8도, 제9도 (a)는 스위치(SW1)의 이중접속에 의한 이상파형을 보인 것이고 제8도 (b)는 상기 스위치(SW1)의 접촉시 저전위에 의해 고전위신호를 출력하는 클럭발생부(15)의 출력(V5)을 보인 것이며 제9도 (b)는 마이크로 컴퓨터(14)의 기능수행에 따른 파형도로서 오동작이 발생되지 않았음을 보여준다.8 and 9 are waveform diagrams according to the pressing of the switch. FIGS. 8 and 9 (a) show an abnormal waveform by double connection of the switch SW 1 and FIG. 8 (b) shows the switch ( The output V 5 of the clock generator 15 outputting the high potential signal by the low potential upon contact with SW 1 ) is shown. FIG. 9 (b) is a waveform diagram according to the performance of the microcomputer 14. It shows that no malfunction occurred.

상기에서 상세히 설명한 바와같이 본 발명 인버터의 스위치 감지 오동작 방지회로는 임의의 스위치가 눌렸을때 인터럽트 신호를 일정시간 유지함으로써 스위치의 이중접촉에 의한 오동작을 방지하게 된다. 따라서, 본 발명을 적용하면 인버터 동작의 신뢰도가 향상시킬수 있고 스위치 인식 프로그램도 간략화시킬수 있는 효과가 있다.As described in detail above, the switch sensing malfunction prevention circuit of the inverter of the present invention maintains the interrupt signal for a predetermined time when an arbitrary switch is pressed to prevent the malfunction due to the double contact of the switch. Therefore, applying the present invention can improve the reliability of the inverter operation and can simplify the switch recognition program.

Claims (2)

신호 스위칭부(11)의 스위치(SW1~SW3) 선택에 따라 기능선택신호(V1~V3)를 마이크로 컴퓨터(14)에 출력하는 신호 지연부(12)와, 이 신호 지연부(12)의 출력(V1~V3)를 논리연산함에 따라 상기 마이크로 컴퓨터(14)에 출력되는 인터럽트신호(INT)의 레벨을 일정시간 유지하는 인터럽트부(13)로 구성함을 특징으로 하는 인버터의 스위치 감지오동작 방지회로.A signal delay unit 12 for outputting the function selection signals V 1 to V 3 to the microcomputer 14 in accordance with the selection of the switches SW 1 to SW 3 of the signal switching unit 11; And an interrupt unit (13) which maintains the level of the interrupt signal (INT) output to the microcomputer (14) by performing a logical operation on the outputs (V 1 to V 3 ) of 12). Switch detection malfunction prevention circuit. 제1항에 있어서, 인터럽트부(13)는 신호 지연부(12)의 출력(V1~V3)을 논리곱하는 앤드게이트(AN1)와, 이 앤드게이트(AN1)의 저전위출력(AN1)에 따라 일정시간동안 고전위신호(V5)를 출력하는 클럭발생부(15)와, 상기 앤드게이트(AN1)의 출력(V4)을 버퍼링하는 인버터(IN1)(IN2)와, 이 인버터(IN2)의 출력(V6)과 상기 클럭발생부(15)의 출력(V5)을 논리합하여 인터럽트신호(INT)를 출력하는 오아게이트(OR1)로 구성함을 특징으로 하는 인버터의 스위치 감지 오동작 방지 회로.The method of claim 1, wherein the interruption unit 13 is a low-potential output of the signal delay unit (12) output (V 1 ~ V 3), the AND gate multiplying logic (AN 1), and the AND gate (AN 1) of the ( calendar and clock generator 15 for outputting a high potential signal (V 5) for a time, an inverter (iN 1) for buffering the output (V 4) of the aND gate (aN 1) according to aN 1) (iN 2 ), and that an output (V 6) and Iowa gate (OR 1) the logical sum of the output (V 5) of the clock generating portion 15 for outputting an interrupt signal (INT) of the inverter (iN 2) Switch detection malfunction prevention circuit of the inverter.
KR1019930010875A 1993-06-15 1993-06-15 Invertor of switch detctor error prevent circuit KR100273336B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930010875A KR100273336B1 (en) 1993-06-15 1993-06-15 Invertor of switch detctor error prevent circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930010875A KR100273336B1 (en) 1993-06-15 1993-06-15 Invertor of switch detctor error prevent circuit

Publications (2)

Publication Number Publication Date
KR950002182A KR950002182A (en) 1995-01-04
KR100273336B1 true KR100273336B1 (en) 2000-12-15

Family

ID=19357421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010875A KR100273336B1 (en) 1993-06-15 1993-06-15 Invertor of switch detctor error prevent circuit

Country Status (1)

Country Link
KR (1) KR100273336B1 (en)

Also Published As

Publication number Publication date
KR950002182A (en) 1995-01-04

Similar Documents

Publication Publication Date Title
US5126588A (en) Digital push-pull driver circuit
US4982116A (en) Clock selection circuit
KR100273336B1 (en) Invertor of switch detctor error prevent circuit
US5371498A (en) Circuit for recognizing key inputs
US3942037A (en) MOS edge sensing circuit
US4551716A (en) Display control for electronic calculator
KR100201562B1 (en) Duty detecting apparatus of pwm signal
JPH06236230A (en) Coordinate detecting device
JPH07130082A (en) Zero-cross detection circuit
KR100287770B1 (en) Power On / Off Signal Generator
JP3116706B2 (en) Trigger input circuit
JPS6313551Y2 (en)
KR910004402Y1 (en) Switching circuit
KR100397880B1 (en) Digital circuit
JP2931745B2 (en) Output circuit
JP3357789B2 (en) Key scan circuit
EP0335376A2 (en) Portable electronic calculator
JP3577767B2 (en) Vehicle speed determination method when power is turned on for power steering control device
JPH07210120A (en) Controller driver ic for driving display panel
KR950001131Y1 (en) Pulse edge delay circuit
JPH10215152A (en) Driving circuit for switching element
SU1603367A1 (en) Element of sorting network
JP2864714B2 (en) Edge detection circuit
JPH025146A (en) One-chip microcomputer
KR970063102A (en) How to control the operation after V

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080723

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee