KR100272285B1 - Driving apparatus of seven segments display - Google Patents
Driving apparatus of seven segments display Download PDFInfo
- Publication number
- KR100272285B1 KR100272285B1 KR1019980035905A KR19980035905A KR100272285B1 KR 100272285 B1 KR100272285 B1 KR 100272285B1 KR 1019980035905 A KR1019980035905 A KR 1019980035905A KR 19980035905 A KR19980035905 A KR 19980035905A KR 100272285 B1 KR100272285 B1 KR 100272285B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- input
- shift register
- segment display
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 두개의 입력신호를 이용하여 4 디지트 7 세그먼트 디스플레이를 구동할 수 있는 7 세그먼트 디스플레이 구동장치에 관한 것이다.The present invention relates to a seven-segment display driving apparatus capable of driving a four-digit seven-segment display using two input signals.
본 발명에 따른 7 세그먼트 디스플레이 구동장치는 제1 및 제2 입력라인에 접속되어 제1 입력라인을 통해 입력되는 디바이스 어드레스를 판독하여 제1 및 제2 입력라인을 통해 입력되는 데이터신호와 클럭신호를 출력하기 위한 디바이스 어드레스 해독수단과, 데이터신호에 포함된 플래그비트를 판독하여 데이터신호 및 클럭신호를 출력하는 데이터 해독수단과, 데이터 해독수단으로부터 직렬로 입력되는 데이터신호를 쉬프트시켜 7 세그먼트 디스플레이에 병렬로 출력하기 위한 제1 쉬프터레지스터군과, 데이터 해독수단으로부터 입력되는 데이터 신호를 쉬프트시켜 n개의 디지트 중 어느 하나를 지정하는 데이터를 출력하기 위한 제2 쉬프트레지스터군을 구비하는 것을 특징으로 한다.The seven-segment display driving apparatus according to the present invention is connected to the first and second input lines, and reads the device address input through the first input line to read data signals and clock signals input through the first and second input lines. A device address decoding means for outputting, a data decoding means for reading a flag bit included in the data signal and outputting a data signal and a clock signal, and shifting the data signal serially inputted from the data decoding means in parallel to the seven-segment display. And a second shift register group for shifting the data signal input from the data decoding means and outputting data specifying any one of the n digits.
본 발명에 의하면, 마이크로 컨트롤러에 요구되는 포트수를 줄임으로써 마이크로 컨트롤러에 의한 제어가 용이해질 뿐만 아니라 구동장치의 구성이 간단해지게 된다.According to the present invention, by reducing the number of ports required for the microcontroller, not only the control by the microcontroller is easy but also the configuration of the driving apparatus is simplified.
Description
본 발명은 7 세그먼트 디스플레이 구동장치에 관한 것으로, 특히 두개의 입력신호를 이용하여 4 디지트 7 세그먼트 디스플레이를 구동할 수 있는 7 세그먼트 디스플레이 구동장치에 관한 것이다.The present invention relates to a seven segment display driver, and more particularly, to a seven segment display driver capable of driving a four digit seven segment display using two input signals.
통상적으로, 7 세그먼트 디스플레이는 0∼9의 숫자나 알파벳을 표시하기 위한 값이 싼 디스플레이 중의 하나이다. 여기서, 문자는 각각의 세그먼트의 조합을 이용하여 표시하며 각 세그먼트는 발광 다이오드(LED)로 형성되어 있다. 7 세그먼트 디스플레이는 도 1에 도시된 바와 같이 독립적으로 구동되는 a∼h의 세그먼트로 합성되어 하나의 디지트를 표시하게 된다.Typically, a seven segment display is one of cheap displays for displaying numbers 0-9. Here, letters are displayed using a combination of the respective segments, and each segment is formed of a light emitting diode (LED). The seven-segment display is synthesized into segments of a to h that are driven independently as shown in FIG. 1 to display one digit.
도 2를 참조하면, 4 디지트를 표시하기 위한 종래의 7 세그먼트 디스플레이의 구동장치가 도시되어 있다. 도 2에 도시된 7 세그먼트 디스플레이 구동장치는 4 디지트를 표시하기 위한 7 세그먼트 디스플레이(2)와, 디지트 선택신호(D0, D1, D2, D3) 및 데이터신호(Q0∼Q7)와 클럭신호를 발생하는 마이컴(4)과, 마이컴(2)으로부터의 세그먼트 제어신호(Q0∼Q7)를 쉬프트시켜 7 세그먼트 디스플레이(2)로 출력하기 위한 8단 쉬프트 레지스터(6)와, 마이컴(2)의 디지트 선택신호(D0, D1, D2, D3)에 의해 7 세그먼트 디스플레이(2)의 각 디지트를 구동하기 위한 제1 내지 제4 트랜지스터(T0, T1, T2, T3)를 구비한다.Referring to Fig. 2, there is shown a drive of a conventional seven segment display for displaying four digits. The seven-segment display driver shown in FIG. 2 generates a seven-segment display 2 for displaying four digits, digit select signals D0, D1, D2, D3, data signals Q0 to Q7, and a clock signal. 8-speed shift register 6 for shifting the microcomputer 4, the segment control signals Q0 to Q7 from the microcomputer 2 to the 7-segment display 2, and the digit selection of the microcomputer 2 First to fourth transistors T0, T1, T2, and T3 for driving respective digits of the seven-segment display 2 by signals D0, D1, D2, and D3 are provided.
도 2에 도시된 7 세그먼트 디스플레이 구동장치에서 7 세그먼트 디스플레이(2)는 4개의 디지트를 표시한다. 마이컴(4)은 7 세그먼트 디스플레이(2)의 각 디지트를 선택하기 위한 디지트 선택신호(D0, D1, D2, D3)와 각 디지트의 세그먼트를 구동하기 위한 데이터신호(Q0∼Q7)와 클럭신호를 출력한다. 마이컴(4)의 디지트 선택신호(D0, D1, D2, D3)의 출력단에 각각 접속된 제1 내지 제4 트랜지스터(T0, T1, T2, T3)는 해당 디지트 선택신호(D0, D1, D2, D3)가 하이상태인 경우 턴-온(Turn-on) 상태가 되어 7 세그먼트 디스플레이(2)의 각 디지트를 구동하게 된다. 쉬프터 레지스터(6)는 8개의 쉬프터 레지스터가 직렬로 연결되어 마이컴(4)으로부터 입력되는 데이터신호(Q0∼Q7)를 클럭신호에 따라 쉬프트시키게 된다. 8단의 쉬프트 레지스터(6)가 데이터로 차게 되면 8개의 데이터신호(Q0∼Q7)가 상기 디지트 선택신호(D0, D1, D2, D3)와 동시에 7 세그먼트 디스플레이(2)로 동시에 출력되게 된다. 7 세그먼트 디스플레이(2)의 디지트 선택신호(D0, D1, D2, D3)에 따라 4개의 디지트 중 어느 하나가 선택되어 쉬프트 레지스터(6)로부터 입력되는 데이터신호에 해당하는 문자를 표시하게 된다.In the seven segment display driving apparatus shown in FIG. 2, the seven segment display 2 displays four digits. The microcomputer 4 uses the digit selection signals D0, D1, D2, and D3 for selecting each digit of the seven-segment display 2, the data signals Q0 to Q7 and the clock signal for driving the segments of each digit. Output The first through fourth transistors T0, T1, T2, and T3 connected to the output terminals of the digit selection signals D0, D1, D2, and D3 of the microcomputer 4 respectively correspond to the corresponding digit selection signals D0, D1, D2, When D3) is in a high state, it is turned to a turn-on state to drive each digit of the 7-segment display 2. In the shifter register 6, eight shifter registers are connected in series to shift the data signals Q0 to Q7 input from the microcomputer 4 in accordance with a clock signal. When the eight-stage shift register 6 is filled with data, eight data signals Q0 to Q7 are simultaneously output to the seven-segment display 2 together with the digit select signals D0, D1, D2, and D3. According to the digit selection signals D0, D1, D2, and D3 of the seven-segment display 2, one of the four digits is selected to display a character corresponding to the data signal input from the shift register 6.
이와 같이, 종래의 7 세그먼트 디스플레이의 각 디지트는 마이컴에 병렬로 접속되어 구동되고 있다. 이에 따라, 4 디지트를 표시하기 위한 7 세그먼트 디스플레이를 구동하고자 하는 경우 마이컴은 6개의 포트를 필요로하게 된다. 이에 따라, 종래에는 7 세그먼트 디스플레이를 구동하기 위한 회로가 복잡하다는 단점이 있다.As described above, each digit of the conventional seven-segment display is driven in parallel with a microcomputer. As a result, the microcomputer needs six ports in order to drive a 7-segment display for displaying 4 digits. Accordingly, there is a disadvantage in that a circuit for driving a 7-segment display is complicated in the related art.
따라서, 본 발명의 목적은 7 세그먼트 디스플레이를 구동장치 구성을 간단히 할 수 있는 7 세그먼트 디스플레이 구동장치는 제공하는 것이다.Accordingly, an object of the present invention is to provide a seven segment display driving apparatus which can simplify the driving configuration of the seven segment display.
도 1은 7 세그먼트 디스플레이를 나타낸 도면.1 shows a seven segment display.
도 2는 종래의 4 디지트 7 세그먼트 디스플레이 구동장치의 구성을 나타낸 회로도.2 is a circuit diagram showing the configuration of a conventional 4-digit 7-segment display driver.
도 3은 본 발명의 실시 예에 따른 4 디지트 7 세그먼트 디스플레이 구동장치의 구성을 나타낸 회로도.3 is a circuit diagram showing the configuration of a 4-digit 7-segment display driving apparatus according to an embodiment of the present invention.
도 4는 데이터신호와 클럭신호에 포함된 스타트신호와 스톱신호를 나타낸 신호파형도.4 is a signal waveform diagram illustrating a start signal and a stop signal included in a data signal and a clock signal.
<도면의 주요부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>
2 : 4 디지트 7 세그먼트 디스플레이 4 : 마이컴2: 4 digit 7 segment display 4: Microcomputer
6 : 쉬프트레지스터 12 : 디바이스 어드레스 해독기6: shift register 12: device address decoder
14 : 데이터 해독기 16 : 선택스위치14: data decoder 16: selection switch
18 : 제1 쉬프트레지스터군 20 : 제2 쉬프트레지스터군18: first shift register group 20: second shift register group
22 : 3상태 버퍼22: tri-state buffer
상기 목적을 달성하기 위하여, 본 발명에 따른 7 세그먼트 디스플레이 구동장치는 제1 및 제2 입력라인에 접속되어 제1 입력라인을 통해 입력되는 디바이스 어드레스를 판독하여 제1 및 제2 입력라인을 통해 입력되는 데이터신호와 클럭신호를 출력하기 위한 디바이스 어드레스 해독수단과, 데이터신호에 포함된 플래그비트를 판독하여 데이터신호 및 클럭신호를 출력하는 데이터 해독수단과, 데이터 해독수단으로부터 직렬로 입력되는 데이터신호를 쉬프트시켜 7 세그먼트 디스플레이에 병렬로 출력하기 위한 제1 쉬프터레지스터군과, 데이터 해독수단으로부터 입력되는 데이터 신호를 쉬프트시켜 n개의 디지트 중 어느 하나를 지정하는 데이터를 출력하기 위한 제2 쉬프트레지스터군을 구비하는 것을 특징으로 한다.In order to achieve the above object, the seven-segment display driving apparatus according to the present invention is connected to the first and second input lines and reads the device address input through the first input line and inputs the first and second input lines. Device address decoding means for outputting a data signal and a clock signal, data decoding means for reading a flag bit included in the data signal and outputting a data signal and a clock signal, and a data signal input in series from the data decoding means. A first shift register group for shifting and outputting in parallel to a seven-segment display; and a second shift register group for shifting a data signal input from the data decoding means and outputting data specifying any one of n digits. Characterized in that.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시예를 도 3 및 도 4를 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 and 4.
도 3은 본 발명의 실시 예에 따른 7 세그먼트 디스플레이 구동장치를 도시한 회로도이다. 도 3에 도시된 7 세그먼트 디스플레이 구동장치는 4 디지트를 표시하기 위한 것으로서, 입력라인에 직렬로 접속된 디바이스 어드레스 해독기(12), 데이터 해독기(14)와, 데이터 해독기(14)의 제어신호에 따라 데이터 해독기(14)의 출력단과 제1 쉬프트레지스터군(18) 또는 제2 쉬프트레지스터군(20)을 선택적으로 접속시키기 위한 선택 스위치(16)와, 데이터 해독기(14)로부터 선택스위치(16)를 경유하여 입력되는 데이터를 쉬프트시켜 출력하는 제1 쉬프트레지스터군(18)과, 데이터 해독기(14)로부터 선택스위치(16)를 경유하여 입력되는 4비트 데이터를 쉬프트시켜 출력하는 제2 쉬프트레지스터군(18)을 구비한다.3 is a circuit diagram illustrating a seven-segment display driving apparatus according to an exemplary embodiment of the present invention. The seven-segment display driving device shown in FIG. 3 is for displaying four digits, and according to the control signals of the device address decoder 12, the data decoder 14, and the data decoder 14 connected in series with the input line. A selector switch 16 for selectively connecting the output terminal of the data decoder 14 and the first shift register group 18 or the second shift register group 20, and the select switch 16 from the data decoder 14. A first shift register group 18 for shifting and outputting data input via the second shift register group for shifting and outputting 4-bit data input from the data decoder 14 via the selection switch 16 ( 18).
도 3의 7 세그먼트 디스플레이 구동장치에서 디바이스 어드레스 해독기(12)는 마이컴(도시하지 않음)으로부터 제1 입력라인(11)를 통해 입력되는 데이터신호와 제2 입력라인(3)을 통해 입력되는 클럭신호에 포함된 스타트(Start) 신호의 입력여부를 확인한다. 예를 들어, 제1 입력라인(11)을 경유한 데이터신호가 도 4에 도시된 바와 같이 하강 에지상태이고 제2 입력라인(13)을 경유한 클럭신호가 하이상태인 경우 디바이스 어드레스 해독기(12)는 스타트 신호로 감지하게 된다. 이어서, 디바이스 어드레스 해독기(12)는 제1 입력라인(1)을 통해 입력되는 디바이스 어드레스를 해독하여 디바이스 어드레스가 맞는지를 확인한다. 이 경우, 잘못된 디바이스 어드레스가 입력되면 선택되지 않는다. 반면에, 디바이스 어드레스가 맞으면 디바이스 어드레스 해독기(12)는 제1 및 제2 입력라인(11, 13)을 통해 입력되는 데이터신호와 클럭신호를 데이터 해독기(14)로 출력한다. 이때, 데이터는 통상 다음 표 1와 같은 내용의 16비트로 구성된다.In the seven-segment display driving apparatus of FIG. 3, the device address decoder 12 is a data signal input from a microcomputer (not shown) through the first input line 11 and a clock signal input through the second input line 3. Check whether the start signal included in the input is input. For example, when the data signal via the first input line 11 is in the falling edge state as shown in FIG. 4 and the clock signal via the second input line 13 is in the high state, the device address decoder 12 ) Is detected as a start signal. Subsequently, the device address decoder 12 reads the device address input through the first input line 1 and checks whether the device address is correct. In this case, if an incorrect device address is input, it is not selected. On the other hand, if the device address is correct, the device address decoder 12 outputs the data signal and the clock signal input through the first and second input lines 11 and 13 to the data decoder 14. At this time, the data is usually composed of 16 bits, as shown in Table 1 below.
데이터 해독기(14)는 디바이스 어드레스 해독기(12)로부터 입력되는 16비트 데이터 중 첫번째 비트를 체크하여 선택 스위치(16)를 제어하게 된다. 상세히 하면, 데이터 해독기(14)는 16비트 중 첫번째 비트가 '0'인 경우 제1 쉬프트레지스터군(18) 용 데이터가 없슴을 인식하여 선택 스위치(16)가 제2 쉬프트레지스터군(20)에 연결된 제2 접점(B)에 접속되도록 한다. 이 경우, 데이터 해독기(14)로부터의 데이터 및 클럭신호는 선택 스위치(16)를 경유하여 제2 쉬프트레지스터군(20)으로 출력되어 제2 쉬프트레지스터군(20)을 구동시키게 된다. 반면에, 첫번째 비트가 '1'인 경우 데이터 해독기(14)는 제1 쉬프트레지스터군(18) 용 데이터가 있슴을 인식하여 선택 스위치(16)가 제1 쉬프트레지스터군(18)에 연결된 제1 접점(A)에 접속되도록 한다. 이 경우, 데이터 해독기(14)로부터의 8비트의 데이터가 클럭신호와 함께 선택 스위치(16)를 경유하여 제1 쉬프트레지스터군(18)으로 출력되어 제1 쉬프트레지스터군(18)을 구동시키게 된다. 제1 쉬프트레지스터군(18)은 선택 스위치(16)를 경유해 직렬로 입력되는 8비트의 데이터를 클럭신호에 따라 쉬프트시켜 8비트의 데이터를 동시에 7 세그먼트 디스플레이(도시하지 않음)로 출력하게 된다. 이를 위하여, 제1 쉬프트레지스터군(18)은 직렬로 접속된 8개의 쉬프트레지스터(18)로 구성된다. 이 8단의 쉬프트레지스터(18) 각각은 선택 스위치(16)을 경유하여 입력되는 클럭신호에 따라 8비트의 데이터를 1비트씩 쉬프트시켜 8번째 쉬프트레지스터(18)까지 데이터가 가득 차게 되면 동시에 총 8비트의 데이터(Q0∼Q7)를 출력하게 된다. 제1 쉬프트레지스터군(18)으로부터 출력되는 8개의 출력신호(Q0∼Q7)는 7 세그먼트 디스플레이(도시하지 않음)를 구동하게 된다. 여기서, Q7은 7 세그먼트 디스플레이의 점을 표시하기 위한 데이터이다.The data decoder 14 checks the first bit of the 16-bit data input from the device address decoder 12 to control the selection switch 16. In detail, the data decoder 14 recognizes that there is no data for the first shift register group 18 when the first bit of the 16 bits is '0', so that the selection switch 16 sends the second shift register group 20 to the second shift register group 20. It is connected to the connected second contact (B). In this case, the data and clock signals from the data decoder 14 are output to the second shift register group 20 via the selection switch 16 to drive the second shift register group 20. On the other hand, when the first bit is '1', the data decoder 14 recognizes that there is data for the first shift register group 18, so that the selection switch 16 is connected to the first shift register group 18. It is to be connected to the contact (A). In this case, 8 bits of data from the data decoder 14 are outputted to the first shift register group 18 via the selection switch 16 together with the clock signal to drive the first shift register group 18. . The first shift register group 18 shifts 8-bit data serially input via the selector switch 16 according to a clock signal to simultaneously output 8-bit data to a 7-segment display (not shown). . For this purpose, the first shift register group 18 is composed of eight shift registers 18 connected in series. Each of the eight stage shift registers 18 shifts the eight bits of data one bit in accordance with the clock signal input via the selector switch 16, and when the data reaches the eighth shift register 18, Eight bits of data Q0 to Q7 are output. The eight output signals Q0 to Q7 output from the first shift register group 18 drive a seven segment display (not shown). Here, Q7 is data for displaying the point of a 7-segment display.
한펀, 9번째 비트가 '0'인 경우 데이터 해독기(14)는 다음에 들어오는 4비트가 제2 쉬프트레지스터군(20)에 의해 4개의 디지트 중 어느 하나를 지정하는 데이터임을 인식하여 선택 스위치(16)가 제2 쉬프트레지스터군(20)에 접속된 제2 접점(B)에 접속되도록 한다. 이 경우, 데이터 해독기(14)로부터의 4비트의 제2 데이터 신호가 제2 클럭신호와 함께 선택 스위치(16)를 경유하여 제2 쉬프트레지스터군(20)으로 출력되어 제2 쉬프트레지스터군(20)을 구동시키게 된다. 제2 쉬프트레지스터군(20)은 선택 스위치(16)를 경유해 직렬로 입력되는 4비트의 제2 데이터신호를 가지고 제2 클럭신호에 따라 '0'을 쉬프트시켜 가면서 7 세그먼트 디스플레이(도시하지 않음)로 출력하여 디지트 1에서 4까지 순차적으로 구동할 수 있게 된다.If the ninth bit is '0', the data decoder 14 recognizes that the next four bits are the data specifying one of the four digits by the second shift register group 20, and the selection switch 16 ) Is connected to the second contact point B connected to the second shift register group 20. In this case, the 4-bit second data signal from the data decoder 14 is output to the second shift register group 20 via the selection switch 16 together with the second clock signal, so that the second shift register group 20 is applied. ) Will be driven. The second shift register group 20 has a four-bit second data signal input in series via the selector switch 16, and shifts '0' according to the second clock signal to display a seven segment display (not shown). ) Can be driven sequentially from digits 1 to 4.
그리고, 7 세그먼트 디스플레이가 애노드(Anode) 타입인 경우 제1 쉬프트레지스터군(18), 제2 쉬프트레지스터군(20)의 출력단에 3상태 버퍼(22)를 추가로 접속시킬 수 있다.In addition, when the 7-segment display is an anode type, the tri-state buffer 22 may be further connected to the output terminals of the first shift register group 18 and the second shift register group 20.
끝으로, 디바이스 어드레스 해독기(12)는 마이컴(도시하지 않음)으로부터 제1 입력라인(11)를 통해 입력되는 데이터신호와 제2 입력라인(3)을 통해 입력되는 클럭신호에 포함된 스탑(Stop) 신호의 입력여부를 확인한다. 예를 들어, 제1 입력라인(11)을 경유한 데이터신호가 도 4에 도시된 바와 같이 상승 에지상태이고 제2 입력라인(13)을 경유한 클럭신호가 하이상태인 경우 디바이스 어드레스 해독기(12)는 스탑 신호로 감지하게 된다.Finally, the device address decoder 12 may include a stop included in the data signal input from the microcomputer (not shown) through the first input line 11 and the clock signal input through the second input line 3. ) Check the signal input. For example, when the data signal via the first input line 11 is in a rising edge state as shown in FIG. 4 and the clock signal via the second input line 13 is in a high state, the device address decoder 12 ) Is detected as a stop signal.
결과적으로, 본 발명에 따른 구동장치는 마이크로 컨트롤러에 접속된 다른 디바이스 어드레스를 갖는 소자와 데이터신호라인과 클럭신호라인을 병행하여 사용할 수 있게 된다. 또한, 마이크로 컨트롤러를 이용하여 4 디지트 7 세그먼트 디스플레이를 구동하기 위해서 종래의 구동장치는 마이크로 컨트롤러에 6개의 포트가 필요한 반면에 본 발명의 구동장치는 2개의 포트만 필요하게 된다. 다시 말하여, 종래보다 회로구성이 간단해지게 된다.As a result, the driving apparatus according to the present invention can use the data signal line and the clock signal line in parallel with elements having different device addresses connected to the microcontroller. In addition, in order to drive a 4-digit 7-segment display using a microcontroller, the conventional driving apparatus requires six ports on the microcontroller, while the driving apparatus of the present invention requires only two ports. In other words, the circuit configuration becomes simpler than before.
이상 상술한 바와 같이, 본 발명에 따른 7 세그먼트 디스플레이 구동장치에 의하면, 마이크로 컨트롤러에 요구되는 포트수를 줄임으로써 마이크로 컨트롤러에 의한 제어가 용이해질 뿐만 아니라 구동장치의 구성이 간단해지게 된다. 더불어, 주변 응용회로의 구성이 용이해지게 된다. 또한, 마이크로 컨트롤러에 접속된 데이터신호라인과 클럭신호라인을 다른 디바이스 어드레스를 갖는 소자와 병행하여 사용할 수 있게 된다.As described above, according to the seven-segment display driving apparatus according to the present invention, by reducing the number of ports required for the microcontroller, not only the control by the microcontroller is easy but also the configuration of the driving apparatus is simplified. In addition, the configuration of the peripheral application circuit becomes easy. In addition, the data signal line and the clock signal line connected to the microcontroller can be used in parallel with elements having different device addresses.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035905A KR100272285B1 (en) | 1998-09-01 | 1998-09-01 | Driving apparatus of seven segments display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035905A KR100272285B1 (en) | 1998-09-01 | 1998-09-01 | Driving apparatus of seven segments display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000018348A KR20000018348A (en) | 2000-04-06 |
| KR100272285B1 true KR100272285B1 (en) | 2000-11-15 |
Family
ID=19549192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980035905A KR100272285B1 (en) | 1998-09-01 | 1998-09-01 | Driving apparatus of seven segments display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100272285B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100738531B1 (en) | 2005-07-22 | 2007-07-11 | 삼성전자주식회사 | Apparatus and Method for Controlling Display Segments |
-
1998
- 1998-09-01 KR KR1019980035905A patent/KR100272285B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100738531B1 (en) | 2005-07-22 | 2007-07-11 | 삼성전자주식회사 | Apparatus and Method for Controlling Display Segments |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000018348A (en) | 2000-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100239413B1 (en) | Driving device of liquid crystal display element | |
| US7773104B2 (en) | Apparatus for driving a display and gamma voltage generation circuit thereof | |
| US7663586B2 (en) | Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument | |
| US4122444A (en) | Apparatus for displaying numerical value information in alternative forms | |
| JP3167435B2 (en) | Driver circuit | |
| CN113838427A (en) | Gate driver, data driver, display device, and electronic apparatus | |
| US7570276B2 (en) | Display driver circuit and drive method thereof | |
| KR100272285B1 (en) | Driving apparatus of seven segments display | |
| US4462026A (en) | Electronic display apparatus using time multiplexed data and control signals | |
| KR890000988A (en) | Microcomputer's operation display device and its operation display method | |
| JP3041556B2 (en) | Light emitting diode display | |
| US4511894A (en) | Electronic display apparatus using time multiplexed data and control signals | |
| CN114746931A (en) | Display device and driving method of display device | |
| KR100520921B1 (en) | Light emitting diode driving circuit for image display panel and light emitting diode display module | |
| KR900006291B1 (en) | Vacuum fluore secent display device's control circuit and method in base program | |
| US4857909A (en) | Image display apparatus | |
| JPH05158427A (en) | Display control circuit | |
| JPH02181782A (en) | Method for lighting 7-segment element group | |
| JPS585787A (en) | Indicator | |
| KR0116375Y1 (en) | Photo driver of dot matrix | |
| KR200347091Y1 (en) | A 16×16 matrix module active circuit of 1/8 duty method | |
| KR200334696Y1 (en) | Light emitting diode driving circuit for image display panel and light emitting diode display module | |
| KR100237584B1 (en) | An apparatus and a method for displaying afterimages through serial-connected leds | |
| JPH0560593B2 (en) | ||
| JPS63292193A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070801 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |