KR100272178B1 - Moulding apparatus of semiconductor package - Google Patents
Moulding apparatus of semiconductor package Download PDFInfo
- Publication number
- KR100272178B1 KR100272178B1 KR1019930023658A KR930023658A KR100272178B1 KR 100272178 B1 KR100272178 B1 KR 100272178B1 KR 1019930023658 A KR1019930023658 A KR 1019930023658A KR 930023658 A KR930023658 A KR 930023658A KR 100272178 B1 KR100272178 B1 KR 100272178B1
- Authority
- KR
- South Korea
- Prior art keywords
- mold
- cavity
- semiconductor package
- lead frame
- support bar
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000000465 moulding Methods 0.000 title claims abstract description 8
- 239000004593 Epoxy Substances 0.000 claims abstract description 5
- 150000001875 compounds Chemical class 0.000 claims abstract description 4
- 239000011347 resin Substances 0.000 abstract description 4
- 229920005989 resin Polymers 0.000 abstract description 4
- 230000006378 damage Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010137 moulding (plastic) Methods 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
제1도는 종래의 반도체 패키지 장치의 평면도.1 is a plan view of a conventional semiconductor package device.
제2도는 제1도에서의 II-II선 단면도.2 is a cross-sectional view taken along the line II-II in FIG.
제3도는 제2도에서의 III-III선 단면도.3 is a cross-sectional view taken along the line III-III in FIG. 2;
제4도는 제2도에서의 IV-IV선 단면도.4 is a cross-sectional view taken along the line IV-IV in FIG.
제5도는 종래의 반도체 패키지의 몰드장치에 의해 제조된 패키지의 일예의 단면도.5 is a cross-sectional view of an example of a package manufactured by a mold apparatus of a conventional semiconductor package.
제6도는 종래의 반도체 패키지의 다른 예를 나타낸 단면도.6 is a cross-sectional view showing another example of a conventional semiconductor package.
제7도는 이 발명에 따른 반도체 패키지의 몰드장치에 형성된 캐비티의 구조에 대한 일예의 단면도.7 is a cross-sectional view of one example of the structure of a cavity formed in a mold apparatus of a semiconductor package according to the present invention.
제8도는 이 발명에 따른 반도체 패키지의 몰드장치내에 형성된 캐비티구조의 다른 예의 단면도.8 is a cross-sectional view of another example of a cavity structure formed in a mold apparatus of a semiconductor package according to the present invention.
제9도는 이 발명에 따른 반도체 패키지의 몰드장치내에 형성된 캐비티 구조의 또다른 예의 단면도이다.9 is a cross-sectional view of another example of a cavity structure formed in a mold apparatus of a semiconductor package according to the present invention.
이 발명은 리드프레임 서포트바를 지지하는 구조를 갖는 반도체 패키지의 몰드장치에 관한 것으로서, 보다 상세하게는 몰딩시 캐비티 공기 통풍구(Cavity Air-Vent)부위의 캐비티 몰드 디자인을 리드프레임 서포트바(Support Bar)를 고정(Clamp)시키도록 형성함으로써, 에폭시 몰드 컴파운드(Epoxy Mold Compound ; 이하, EMC라 약칭함) 플로우(Flow)시 발생되는 다이패드 틸트등의 현상을 방지하는 반도체 패키지의 몰드장치에 관한 것이다.The present invention relates to a mold apparatus of a semiconductor package having a structure supporting a lead frame support bar, and more particularly, to a cavity mold design of a cavity air vent portion during molding. The present invention relates to a mold apparatus of a semiconductor package which prevents a phenomenon such as a die pad tilt generated during epoxy mold compound (hereinafter, referred to as EMC) flow.
반도체 소자는 PCB 기판등에 전기적으로 접속시킬 수 있도록 다수의 리드가 돌출된 채로 에폭시등의 재질로 된 플라스틱 몸체로 캡슐화된다. 이러한 플라스틱 몸체는 EMC등의 플라스틱 수지를 개별소자 및 리드프레임을 내포한 몰드 캐비티속으로 사출하여 형성되는데, 이 과정에서 상기 몰드 캐비티속의 리드프레임의 다이패드 부분을 부상(浮上)시키거나 하강시키는 경우에 발생되어 금속 와이어 노즐이나 패드의 틸트현상이 발생하는 등의 문제점이 종종 발생한다.The semiconductor device is encapsulated in a plastic body made of epoxy or the like with a plurality of leads protruding so as to be electrically connected to a PCB substrate. Such a plastic body is formed by injecting a plastic resin such as EMC into a mold cavity containing an individual element and a lead frame. In this process, the die pad portion of the lead frame of the mold cavity is raised or lowered. In some cases, problems such as tilting of the metal wire nozzle or the pad may occur.
더욱이, 티.에스.오.피(Thin Small Outline Package ; 이하 TSOP라 약칭함)등의 박형 패키지에 있어서는, 구조의 균형(Blance)은 신뢰성에 중요요인(factor)으로 작용하며, 웨이퍼가 6인치에서 8인치로 변경되어짐에 따라 반도체 칩의 두께는 웨이퍼 핸드링(handling)상의 문제로 인하여 자연히 두꺼워질 수 밖에 없는 상황에 놓이게 된다.Moreover, in thin packages such as T.O.P (abbreviated as TSOP), the balance of the structure acts as an important factor for reliability, and the wafer is 6 inches. As the thickness of the semiconductor chip changes from 8 inches to 8 inches, the thickness of the semiconductor chip is inevitably thickened due to wafer handling problems.
이때문에 반도체 패키지 상부 두께는 상대적으로 얇아져야 하고, 그로 인하여 공기 통풍구쪽의 금속 와이어 노출의 문제가 발생하게 되어, 이러한 문제를 해결하기 위한 처리기술이 최근 중요한 관심사로 대두되고 있는 실정이다.For this reason, the thickness of the upper part of the semiconductor package must be relatively thin, thereby causing a problem of metal wire exposure on the air vent side, and a treatment technology for solving such a problem has recently emerged as an important concern.
제1도 내지 제5도는 종래의 반도체 패키지의 몰드 금형장치의 일예를 나타내고 있다.1 to 5 show an example of a mold mold apparatus of a conventional semiconductor package.
제1도에 도시된 바와같이, 사각형상의 반도체 칩(1)이 리드프레임(8)의 중앙부에 위치한 다이패드(3)상에 설치되어 있다. 상기 다이패드(3)는 리드프레임(8)의 외부 프레임(2)과 서포트바(support bar ; 7)를 통하여 접속되고, 지지되어 있다. 다수의 리드(4)들이 상기 반도체 칩(1)의 가로면에 배치되어 있으며, 그것의 각 리드는 반도체칩과 소정거리 이격되어 있는 내부리드(4a)와 그 내부리드(4a)의 단부로부터 확장되어 있는 외부리드(4b)로 구성되어 있다. 상기 리드(4)들은 중앙부에서 댐바(Dambar)(5)에 의해 서로 접속되어 있다. 도시되지는 않았지만 상기 반도체 칩(1)의 표면에 형성된 전극패드는 금(Au)으로 만든 와이어에 의해 대응 내부리드(4a)와 전기적으로 접속된다.As shown in FIG. 1, a rectangular semiconductor chip 1 is provided on the die pad 3 located at the center of the lead frame 8. The die pad 3 is connected to and supported by an outer frame 2 of the lead frame 8 via a support bar 7. A plurality of leads 4 are arranged on the transverse surface of the semiconductor chip 1, each lead of which extends from the inner lead 4a and the ends of the inner lead 4a spaced apart from the semiconductor chip by a predetermined distance. It consists of the external lead 4b. The leads 4 are connected to each other by a dambar 5 at the center. Although not shown, the electrode pad formed on the surface of the semiconductor chip 1 is electrically connected to the corresponding inner lead 4a by a wire made of gold (Au).
제2도는 제1도에서의 II-II선 단면도를 나타낸 도면이다.2 is a cross-sectional view taken along the line II-II in FIG.
제2도에 도시된 바와같이, 몰드(10)는 상부 몰드(10a)와 하부 몰드(10b)로 구성되어 있고, 그들 각각은 사각형상의 캐비티(11a, 11b)를 가짐과 동시에 상기 사각형상의 캐비티와 공간적으로 연결되는 홈으로 된 게이트(12)를 포함하고 있다.As shown in FIG. 2, the mold 10 is composed of an upper mold 10a and a lower mold 10b, each of which has rectangular cavities 11a and 11b and at the same time with the rectangular cavities. It includes a gate 12 having a spatially connected groove.
또한, 캐비티(11a, 11b)의 입구인 상기 게이트(12)의 일부분에는 사각단면형상으로 된 게이트 포트(13)가 형성되어 있다.In addition, a gate port 13 having a rectangular cross-sectional shape is formed in a portion of the gate 12 that is an inlet of the cavities 11a and 11b.
제3도는 제2도에서의 III-III선 단면도이고, 제4도는 제2도에서의 IV-IV선 단면도이다.3 is a cross-sectional view taken along the line III-III in FIG. 2, and FIG. 4 is a cross-sectional view taken along the line IV-IV in FIG.
여기에서, 참조번호(31)은 공기 통풍구측에서 본 상부 캐비티이고, (32)는 하부 캐비티이며, (33)은 공기 통풍구이다. 또한, 제4도에 도시된 바와같이 참조번호(41)은 반도체 패키지 몰드 성형장치의 게이트측에서의 상부 캐비티의 단면부이고, (42)는 하부 캐비티의 단면부이다. 아울러, 참조번호(35),(45)는 서포트바이며, (46)은 게이트이다.Here, reference numeral 31 is an upper cavity viewed from the air vent side, 32 is a lower cavity, and 33 is an air vent. Further, as shown in FIG. 4, reference numeral 41 is a cross section of the upper cavity at the gate side of the semiconductor package mold forming apparatus, and 42 is a cross section of the lower cavity. In addition, reference numerals 35 and 45 denote support bars, and 46 denote gates.
제3도 내지 제5도에서 알 수 있는 바와같이, 게이트(46)로부터 사출되는 용해된 성형용 수지의 플로우시 공기 통풍구측의 리드프레임(51)과 반도체 칩(52)이 부상되어 금속 와이어(53)가 노출되어 있다. 아울러, 반도체 칩(52)이 전체적으로 틸트되어 있다.As can be seen from FIGS. 3 to 5, the lead frame 51 and the semiconductor chip 52 on the air vent side are floated in the flow of the molten molding resin ejected from the gate 46 so that the metal wire ( 53) is exposed. In addition, the semiconductor chip 52 is tilted as a whole.
이러한 문제점을 해결하기 위한 기술적 시도(approach)가 끊임없이 진행되어 왔다. 그 일예로 미합중국 특허번호 제 5,096,853호에는 EMC가 몰드 게이트를 통해 플로우(Flow)될 때 상기 EMC의 불균형(Unblance)를 방지하도록 구성된 몰드 캐비티 게이트 부위의 구조의 디자인(Design)에 관한 것이다. 그것을 제6도에 도시하였다.Technical approaches to solve this problem have been continuously made. For example, US Pat. No. 5,096,853 relates to the design of a structure of a mold cavity gate portion configured to prevent the unblance of the EMC when EMC flows through the mold gate. It is shown in FIG.
제6도에 도시된 바와같이, 서포트바(67)의 바깥쪽 부위인 수지안내부(65)가 게이트(62)의 상부에 위치한 상술한 종래의 예시 도면인 제2도와는 다르게 여기에서는 EMC의 플로우를 조절할 목적으로 중앙부에 위치하고 있는 점이 다르다. 그외의 구조는 동일하여 자세한 설명은 중복을 피하기 위해 생략한다.As shown in FIG. 6, unlike the second exemplary embodiment of the above-described conventional example in which the resin guide portion 65, which is the outer portion of the support bar 67, is located on the upper portion of the gate 62, the EMC guide here The difference is that it is located in the center for controlling the flow. Other structures are the same, and detailed descriptions are omitted to avoid duplication.
그러나, 상기 미국특허는 플로우될 때 EMC의 불균형을 어느 정도 완화시킬 수는 있으나, 리드프레임의 다이패드 부분이 부상으로 인한 금속 와이어 노출 또는 패드의 틸트 현상등의 문제점을 근본적으로 해결할 수는 없었다.However, while the US patent can mitigate the imbalance of EMC to some extent, the die pad portion of the lead frame cannot fundamentally solve problems such as metal wire exposure or pad tilt due to injury.
이 발명은 상기 문제점을 해결하기 위한 것으로서, 그 목적은 캐비티 금형 디자인을 리드프레임 서포트바를 고정시키도록 형성함으로써 EMC 플로우시 발생되는 패키지 구조의 불균형 및 다이패드 틸트현상을 방지하는 반도체 패키지의 몰드장치를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a mold assembly of a semiconductor package which prevents the imbalance and die pad tilt of the package structure generated during EMC flow by forming the cavity mold design to fix the lead frame support bar. In providing.
상기 목적을 달성하기 위한 이 발명에 따른 반도체 패키지의 몰드장치의 특징은, 에폭시 몰드 컴파운드를 사용하여 플라스틱 반도체 패키지를 성형하는 반도체 패키지의 몰드장치에 있어서, 상기 반도체 패키지의 몰드장치내에 있는 캐비티에 리드프레임의 서포트바를 지지하는 돌출부가 형성되어 있는 점에 있다.A feature of a mold apparatus of a semiconductor package according to the present invention for achieving the above object is a mold apparatus of a semiconductor package for molding a plastic semiconductor package using an epoxy mold compound, which leads to a cavity in a mold apparatus of the semiconductor package. The protrusion is provided to support the support bar of the frame.
이하, 이 발명에 따른 반도체 패키지의 몰드장치의 바람직한 하나의 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다.Hereinafter, one preferred embodiment of a mold apparatus of a semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings.
제7도는 이 발명에 따른 반도체 패키지의 몰드장치의 공기 통풍구측에서의 단면도이다.7 is a cross-sectional view at the air vent side of the mold apparatus of the semiconductor package according to the present invention.
제7도에 도시된 바와같이, 종래의 구조를 개선시킨 서포트바를 고정시켜주는 몰드 돌출부(79)가 상기 서포트바(75)를 상,하로 고정시키도록 형성되어 있다. 이러한 구조는 상술한 바 있지만, 사출되는 플라스틱 성형용 수지의 플로우에 전혀 영향을 받지 않아 리드프레임 및 반도체 칩이 부상하거나 하강되지 않게 된다.As shown in FIG. 7, a mold protrusion 79 fixing the support bar having the improved conventional structure is formed to fix the support bar 75 up and down. Although the structure has been described above, the flow of the plastic molding resin to be injected is not affected at all, so that the lead frame and the semiconductor chip do not rise or fall.
아울러, 반도체 칩이 6인치에서 8인치로 웨이퍼가 커짐에 따라 칩 핸드링(handling)의 편의를 위해 칩의 두께가 증가하면, 사출되는 EMC의 플로우가 칩의 밑면부에서 더욱 빨라지게 된다. 따라서, 리드프레임의 부상이 더욱 나타나게 된다. 리드프레임의 다운 셋(Down-Set)이 작을 경우에도 마찬가지로 이러한 현상이 일어난다.In addition, as the semiconductor chip grows from 6 inches to 8 inches, as the thickness of the chip increases for convenience of chip handling, the flow of the injected EMC becomes faster at the bottom of the chip. Therefore, the lead frame is more likely to appear injured. This phenomenon also occurs when the lead-down down-set is small.
이러한 현상을 줄이기 위해 상술한 바와같은 서포트바를 지지해주는 지지돌출부를 서포트바의 위치 지점 상,하부에 형성시켰다.In order to reduce this phenomenon, support protrusions for supporting the support bar as described above are formed above and below the position of the support bar.
실험에 의하면, TSOP용 몰드다이의 캐비티 공기 통풍구에 서포트바를 설치하지 않았을 때의 리드프레임의 상부 표면부까지의 거리와 리드프레임 하부 표면부에서 EMC의 하부 표면부까지의 거리를 공기 통풍구와 게이트 부분에서의 비교 측정한 데이타를 표 1에 나타내었다.Experiments show that the distance from the upper surface of the leadframe to the upper surface of the leadframe and the distance from the lower surface of the EMC to the lower surface of the EMC when the support bar is not installed in the cavity air vent of the TSOP mold die. Comparative measured data in Table 1 is shown.
[표 1]TABLE 1
●(7)(7)
상기 표 1에서 알 수 있는 바와같이, 공기 통풍구 부분이 390~460㎜로 두께 변화가 큰 것은 공기 통풍구 부분에 리드프레임의 서포트바를 지지하는 돌출형 구조가 없기 때문에 리드프레임이 부상하였기 때문이다.As can be seen in Table 1, the change in the thickness of the air vent portion is large 390 ~ 460mm because the lead frame is floating because there is no protruding structure for supporting the support bar of the lead frame in the air vent portion.
이상의 실시예에서는 상부(Top) 및 하부(Bottom) 캐비티에 공기 통풍구가 존재하는 경우에 대해 설명하였지만 제8도 및 제9도에 도시된 바와같이, 공기 통풍구가 상부 캐비티(81a)에 존재하는 경우와 하부 캐비티에 존재하는 경우에서도 마찬가지로 몰드 캐비티의 돌출구조(89),(99)를 형성해주면 동일한 효과를 얻을 수 있음은 당연하다.In the above embodiment, the air vent is present in the top and bottom cavities, but as shown in FIGS. 8 and 9, the air vent is present in the upper cavity 81a. Similarly, when the protrusions 89 and 99 of the mold cavity are similarly formed in the case of the lower cavity and the lower cavity, the same effect can be obtained.
이상 설명한 바와 같이, 이 발명에 따른 반도체 패키지의 몰드장치에 따르면 공기 통풍구 부위에 몰드시 EMC의 플로우의 영향에 의해 리드프레임과 반도체 칩이 부상 또는 하강되는 것을 방지할 수 있는 돌출형의 캐비티 구조를 형성함으로써 패키지 구조의 균형유지, EMC의 보이드(Void) 방지 및 몰드후에 나타나는 다이패드의 틸트 감소등의 효과를 얻을 수 있다.As described above, according to the mold apparatus of the semiconductor package according to the present invention has a protrusion-type cavity structure that can prevent the lead frame and the semiconductor chip from rising or falling under the influence of EMC flow when molding in the air vents By forming, the effect of balancing the package structure, preventing voids of the EMC, and reducing the tilt of the die pad appearing after molding can be obtained.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023658A KR100272178B1 (en) | 1993-11-09 | 1993-11-09 | Moulding apparatus of semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023658A KR100272178B1 (en) | 1993-11-09 | 1993-11-09 | Moulding apparatus of semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950015670A KR950015670A (en) | 1995-06-17 |
| KR100272178B1 true KR100272178B1 (en) | 2000-12-01 |
Family
ID=19367588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930023658A KR100272178B1 (en) | 1993-11-09 | 1993-11-09 | Moulding apparatus of semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100272178B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101226277B1 (en) * | 2011-04-11 | 2013-01-25 | 에스케이하이닉스 주식회사 | Semiconductor package and fabricating method for the same |
| KR101265043B1 (en) | 2010-10-06 | 2013-05-16 | 미쓰비시덴키 가부시키가이샤 | Method of manufacturing semiconductor device |
-
1993
- 1993-11-09 KR KR1019930023658A patent/KR100272178B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101265043B1 (en) | 2010-10-06 | 2013-05-16 | 미쓰비시덴키 가부시키가이샤 | Method of manufacturing semiconductor device |
| KR101226277B1 (en) * | 2011-04-11 | 2013-01-25 | 에스케이하이닉스 주식회사 | Semiconductor package and fabricating method for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950015670A (en) | 1995-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100355796B1 (en) | structure of leadframe for semiconductor package and mold for molding the same | |
| KR100306503B1 (en) | Method and Apparatus for Forming a Panel of Packaged Integrated Circuits | |
| JPH0783036B2 (en) | Carrier tape | |
| US5252783A (en) | Semiconductor package | |
| JPH0888308A (en) | Lead frame manufacture of semiconductor device | |
| US5623163A (en) | Leadframe for semiconductor devices | |
| KR100272178B1 (en) | Moulding apparatus of semiconductor package | |
| CN110349918B (en) | Semiconductor package structure and manufacturing method thereof | |
| JPH06132458A (en) | Resin sealed semiconductor device and lead frame therefor | |
| JPH11330128A (en) | Semiconductor device | |
| JPH04215461A (en) | Package for semiconductor device | |
| KR100983304B1 (en) | Lead frame, semiconductor package manufactured by applying same, and manufacturing method of semiconductor package | |
| KR100374135B1 (en) | Leadfram for manufacturing semiconductor package and its manufacturing method | |
| JPH05102373A (en) | Semiconductor device | |
| JPH0793346B2 (en) | Carrier tape, molding die and method for manufacturing semiconductor device using the same | |
| KR19980034352A (en) | Lead Frame for Semiconductor Chip Package | |
| JPH0787228B2 (en) | IC device | |
| KR830000574B1 (en) | Lead frame for semiconductor device. | |
| JPH0621145A (en) | Semiconductor device | |
| KR19980030989U (en) | Semiconductor package | |
| KR970002139B1 (en) | Lead frame | |
| KR900001988B1 (en) | Leadframe for semiconductor device | |
| JPH05129353A (en) | Semiconductor manufacturing apparatus | |
| KR200169135Y1 (en) | Semiconductor package | |
| KR20000013176A (en) | Molding die including ejector pin using pneumatic pressure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |