KR100270312B1

KR100270312B1 - 분배기와 결합기 구조를 갖는 전력증폭회로

Info

Publication number: KR100270312B1
Application number: KR1019970065732A
Authority: KR
Inventors: 윤찬의; 표현명; 정명남; 이규화
Original assignee: 이계철; 한국전기통신공사
Priority date: 1997-12-04
Filing date: 1997-12-04
Publication date: 2000-10-16
Also published as: KR19990047364A

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야

분배기와 결합기 구조를 갖는 전력증폭 회로에 관한 것임.

2. 발명이 해결하고자 하는 과제

단일 증폭회로를 이용하므로써 전력소모가 크고 증폭특성이 비선형성이며 증폭효율이 낮은 종래기술의 단점을 개선하기 위하여, 각단의 전력증폭 신호를 분배하고 분산된 전력증폭기의 출력신호를 결합하는 구조의 전력증폭회로를 제공함.

3. 발명의 해결방법의 요지

구동증폭기의 출력신호인 전력증폭기의 입력신호를 분배하는 구조를 채용하여 입력신호를 2배 이상으로 용이하게 얻을 수 있도록 하는 한편, 병렬 증폭회로인 구조를 채용하여 각각의 입력신호를 증폭하고, 각각의 증폭회로에서 증폭된 신호를 결합하는 구조를 이용하므로써, 출력이득 및 출력효율이 선형성이면서 매우 높은 증폭효율을 제공하도록 함.

4. 발명의 중요한 용도

FPLMTS/IMT-2000용 단말기의 전력증폭기로 활용할 수 있으며, 무선 근거리통신망(LAN)용 단말기의 핵심소자로 활용할 수 있슴.

Description

분배기와 결합기 구조를 갖는 전력증폭회로

본 발명은 미래공중육상이동통신시스템(Furture Public Land Mobile Telecommunication System; 이하 "FPLMTS"라 함) 또는 제3세대 이동통신시스템(International Mobile Telecommunication-2000; 이하 "IMT-2000"이라 함)용 이동통신 단말기의 무선(RF)송신부 출력단인 전력증폭기 설계기술에 관한 것으로, 특히 출력전력의 최대화의 출력이득효율을 극대화시키는 분배기와 결합기 구조를 갖는 전력증폭회로에 관한 것이다.

일반적으로 휴대통신용 전력증폭기는 핸드셋의 배터리(battery)소모를 적게 하고 높은 증폭효율과 출력전력을 낼 수 있는 특성을 가져야 한다. 또한 휴대전화에 적용하기 위해서 소형, 경량화 되어야 한다. 한편 디지털 신호를 증폭할 경우에, 전력증폭기의 특성에 비선형성이 크면 고조파 왜곡 및 대역외 방사로 인한 인접채널 간섭을 크게 일으키므로, 선형성은 매우 중요한 파라메터가 된다.

또한, 전력증폭기는 휴대폰의 구성부품중 대부부분의 전력을 소모하는 부품이므로 그것의 증폭효율은 한번 충전으로 휴대폰을 사용할 수 있는 시간에 직접적인 영향을 미친다. 그런데 선형성과 증폭효율은 서로 상반되는 성질이 있으므로 이 두가지 파라메터를 동시에 고려하여 적절한 수준에서 설계해야 한다.

아울러, 종래의 이동전화(PCS)용 전력증폭기(1.9GHz 대역)는 통상적으로 낮은 출력전력(250∼300mW)과 낮은 출력이득효율(30%)인 상용부품이 사용되고 있어, 고출력 전력 및 고출력 이득효율을 갖는 전력증폭기가 시급히 요구되는 실정이다.

본 발명은 상기한 바와 같은 요구에 따라 제안된 것으로서, 입력신호를 손실없이 분배시킨 후, 병렬구조의 출력증폭기로 증폭하며, 증폭된 출력신호들은 무손실 결합하여 출력하도록 설계하므로써, 고출력이득 및 고출력이득 효율을 구현하는, 분배기와 결합기 구조를 갖는 전력증폭회로를 제공하는데 그 목적을 두고 있다.

도1은 본 발명의 분배기와 결합기 구조를 채용한 전력증폭 회로의 전체 구성을 나타낸 일실시예 블록도.

도2는 상기 도1의 입력전력 분배기의 일실시예 회로 구성도.

도3은 상기 도1의 입력전력 증폭기의 일실시예 회로 구성도.

도4는 출력전력 결합을 위해 상기 도1의 출력전력 결합기를 이상적인 전송선을 이용하여 구성한 예시도.

도5는 상기 도1의 출력전력 결합기를 럼프트(Lumped)소자로 구성한 일시시예 회로도.

도6은 상기 도1의 출력전력 결합기를 마이크로스트립 라인을 이용하여 구성한 일실시예 회로도.

도7a는 상기 도5의 출력전력 결합기의 입출력 특성도.

도7b는 상기 도6의 출력전력 결합기의 입출력 특성도.

* 도면의 주요부분에 대한 부호의 설명

11, 12 : 입력전력 분배기

3, 14, 15, 16 : 분배기 입력전력에 대한 증폭기

17 : 출력전력 결합기

C21, C22, C31, C51 내지 C55 : 캐패시터

L21, L22, L51 내지 L54 : 인덕터

R21, R31, R41, R42, R51, R61, R62, R63 : 저항

ST21, ST22, ST23 : 마이크로 스트립라인

TSL21 : 설계된 "ㅜ"자형 마이크로 스트립라인

TSL22 : 설계된 "ㅓ"자형 마이크로 스트립라인

TSL23 : 설계된 "ㅗ"자형 마이크로 스트립라인

TML41 내지 TML48 : 이상적인 전송선

WTML41 내지 WTML48 : 설계된 윌킨슨(Wikinson) 마이크로 스트립라인

상기 목적을 달성하기 위하여, 본 발명의 분배기와 결합기 구조를 갖는 전력 증폭 회로는, 입력되는 신호를 입력손실없이 각각 복수의 신호로 분리하여 출력하는 제1 및 제2입력전력 분배 수단과, 상기 제1입력전력 분배 수단의 출력단에 각각 연결되어 있으며 능동소자를 이용하여 최적화된 증폭신호를 제공하는 복수의 제1증폭 수단들과, 상기 제2입력전력 분배 수단의 출력단에 각각 연결되어 있으며 능동소자를 이용하여 최적화된 증폭신호를 제공하는 복수의 제2증폭 수단들과, 상기 다수의 증폭 수단들에서 증폭된 다수의 신호들을 모두 결합하여 출력하는 출력전력 결합 수단을 포함하되, 상기 제1입력전력 분배 수단 및 상기 제2입력전력 분배 수단은 각각, 외부로부터 인가되는 신호를 입력받기 위한 신호입력단; 상기 신호입력단으로 인가되는 신호의 직류전압성분을 블로킹하기 위한 제1 및 제2캐패시터; 상기 신호입력단과 상기 제1캐패시터 및 제2캐패시터를 연결하기 위한 제1우자(ㅜ)형 마이크로스트립 라인; 상기 신호 입력단을 통해 입력되는 한 신호입력을 두 신호로 분기하기 위한 어자(ㅓ)형 마이크로스트립 라인; 상기 어자(ㅓ)형 마이크로스트립 라인의 제1출력측에 연결되어 분기된 무선주파(RF) 신호를 정합하는 제1인덕터; 상기 어자(ㅓ)형 마이크로스트립 라인의 제2출력측에 연결되어 분기된 무선주파(RF) 신호를 정합하는 제2인덕터; 상기 제1인덕터와 제1출력단간에 연결된 제2우자(ㅜ)형 마이크로스트립 라인; 상기 제2인덕터와 제2출력단간에 연결된 제1오자(ㅗ)형 마이크로스트립 라인; 상기 제2우자(ㅜ)형 마이크로스트립 라인 및 상기 제1오자(ㅗ)형 마이크로스트립 라인을 정합하기 위한 저항; 및 상기 각 소자들의 입출력단, 상기 제1, 제2우자(ㅜ)형 마이크로스트립 라인 및 상기 제1오자(ㅗ)형 마이크로스트립 라인들간에 각각 구비되는 다수의 일자형(一) 마이크로스트립 라인을 포함하는 것을 특징으로 한다.

또한, 본 발명의 분배기와 결합기 구조를 갖는 전력증폭 회로는, 입력되는 신호를 입력손실없이 각각 복수의 신호로 분리하여 출력하는 제1 및 제2입력전력 분배 수단과, 상기 제1입력전력 분배 수단의 출력단에 각각 연결되어 있으며 능동소자를 이용하여 최적화된 증폭신호를 제공하는 복수의 제1증폭 수단들과, 상기 제2입력전력 분배 수단의 출력단에 각각 연결되어 있으며 능동소자를 이용하여 최적화된 증폭신호를 제공하는 복수의 제2증폭 수단들과, 상기 다수의 증폭수단들에서 증폭된 다수의 신호들을 모두 결합하여 출력하는 출력전력 결합수단을 포함하되, 상기 다수의 증폭 수단들 각각은, 무선 주파수(RF)의 대역폭을 광대역화하기 위한 수단; 원하는 출력을 내기 위한 분산전력을 증폭시키는 수단; 상기 증폭시키는 수단의 게이트에 전압을 인가하기 위해 직류전원을 피딩하여 공급하는 수단; 입력포트와, 상기 각 수단간을 연결하기 위한 십자(十)형의 분지하는 수단; 상기 증폭시키는 수단의 출력단에 전압을 인가하기 위해 직류전원을 피딩하여 공급하는 수단; 및 상기 각 수단들의 입출력단들간에 각각 구비되는 다수의 일자형(一) 마이크로스트립 라인을 포함하는 것을 특징으로 한다.

또한, 본 발명의 분배기와 결합기 구조를 갖는 전력증폭 회로는 입력되는 신호를 입력손실 없이 각각 복수의 신호로 분리하여 출력하는 제1 및 제2입력전력 분배 수단과, 상기 제1입력전력 분배 수단의 출력단에 각각 연결되어 있으며 능동소자를 이용하여 최적화된 증폭신호를 제공하는 복수의 제1증폭 수단들과, 상기 제2입력전력 분배 수단의 출력단에 각각 연결되어 있으며 능동소자를 이용하여 최적화된 증폭신호를 제공하는 복수의 제2증폭 수단들과, 상기 다수의 증폭 수단들에서 증폭된 다수의 신호들을 모두 결합하여 출력하는 출력전력 결합수단을 포함하되, 상기 출력전력 결합수단은, 각각 두 입력단으로 입력되는 분산증폭된 신호를 결합하는 제1 및 제2입력단 결합수단; 및 상기 제1 및 제2입력단 결합수단으로부터 출력되는 두 결합신호를 다시 결합하여 출력하는 출력단 결합수단을 구비하고 있는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다.

본 발명의 바람직한 실시예에서는 FPLMTS용 단말기 출력을 만족시키기 위하여 4개의 전계효과 트랜지스터(FET)를 병렬로 연결하여 A급 증폭기를 구성하고, 이것들을 출력단에서 결합시켜서 큰 출력과 고효율을 얻도록 최적화하여 설계한다.

예컨대, 본 발명의 바람직한 일예로서 게이트 폭(gate width)이 900㎛인 영국 GEC-Marconi사의 라이브러리 소자를 사용할 수 있는데, 이러한 경우에는 약 570mW의 출력과 약 36%의 효율을 갖는 전력 증폭기를 얻을 수 있었다. 이는 전형적인 윌킨슨(Wilkinson)결합기를 사용하여 출력단을 결합한 것에 비하여 출력전력과 효율면에서 각각 약 87mW와, 약 4.0%가 개선된 결과이다.

한편, 위와 같은 전력증폭기는 FPLMTS용 단말기에 적용되어야 하므로 그 부피를 최소화하여야 한다. 본 발명에서는 출력단을 MMIC(Monolithic Microwave Intergrated Circuits)로 구현할 수 있도록, 전송선 대신 럼프트(lumpod) 소자를 이용하여 최적화된 윌킨슨(Wilkinson)결합기를 구성하는 방안도 제시하고 있는데, 마이크로스트립 라인으로 구성한 최적화된 결합기와 비슷한 특성을 얻을 수 있다.

도1은 본 발명의 분배기와 결합기 구조를 채용한 전력증폭 회로의 전체 구성을 나타낸 일실시예 블록도이다.

도면에 도시한 바와 같이, 본 발명의 분배기와 결합기 구조를 갖는 전력증폭 회로는, 전단인 구동증폭단(도시되지 않음)의 출력신호를 입력받아 입력손실없이 각각 2개의 신호로 분리하여 출력하는 제1 및 제2입력전력 분배기(11, 12)와, 상기 제1입력전력 분배기(11)의 출력단에 각각 연결되어 있으며 능동소자(예컨대, 게이트폭이 900㎛인 FET)를 이용하여 최적화된 증폭신호를 제공하는 제1 및 제2증폭기(13, 14)와, 상기 제2입력전력 분배기(12)의 출력단에 각각 연결되어 있으며 능동소자(예컨대, 게이트폭이 900㎛인 FET)를 이용하여 최적화된 증폭신호를 제공하는 제3 및 제4증폭기(15, 16)와, 상기 제1내지 제4증폭기의 출력단에 그 입력단이 각각 연결되어 상기 각각의 증폭기에서 증폭된 출력신호를 결합하는 출력전력 결합기(17)를 구비하고 있다.

도1에 도시한 바와 같이 전체 전력증폭기의 구성은, 입력전력 분배기(11, 12)의 입력포트1 및 입력포트2로 입력된 전단의 구동증폭기(도시되지 않음)로 부터의 출력신호를 입력받는 구조를 갖는다.

상기 입력전력 분배기(후술되는 도2 참조)는 각각의 입력포트를 통해 입력되는 RF(Radio Frequency)신호를 분배하여 출력함으로써, 병렬구조를 갖는 각 증폭기(13, 14, 15, 16)의 입력단에 인가되어 증폭되도록 한다. 이때, 상기 입력전력 분배기(power divider)(11, 12)는 앞단의 구동증폭기(도시되지 않음)에서 출력되는 신호를 같은 크기로 분배하여 제공하는 기능을 한다.

아울러, 상기 각 증폭기(후술되는 도3 참조)에서 출력된 RF신호는 출력전력 결합기(17)에 입력되어 최종적으로 결합되어 출력되도록 한다.

도2는 상기 도1의 입력전력 분배기의 일실시예 회로 구성도이다.

도면에 도시한 바와 같이, 상기 도1의 입력전력 분배기는, 외부로부터 인가되는 신호를 입력받기 위해 RF패드를 통해 연결된 신호입력단과, 상기 신호입력단으로 인가되는 신호의 직류전압성분을 블로킹하기 위한 제1 및 제2캐패시터와, 상기 신호입력단과 상기 제1캐패시터 및 제2캐패시터를 연결하기 위한 제1우자(ㅜ)형 마이크로스트립 라인과, 상기 신호입력단을 통해 입려되는 한 신호입력을 두 신호로 분기하기 위한 어자(ㅓ)형 마이크로스트립 라인과, 상기 어자(ㅓ)형 마이크로스트립 라인의 제1출력측에 연결되어 분기된 무선주파(RF) 신호를 정합하는 제1인덕터와, 상기 어자(ㅓ)형 마이크로스트립 라인의 제2출력측에 연결되어 분기된 무선주파(RF) 신호를 정합하는 제2인덕터와, 상기 제1인덕터와 제1출력단간에 연결된 제2우자(ㅜ)형 마이크로스트립 라인과, 상기 제2인덕터와 제2출력단간에 연결된 제1오자(ㅗ)형 마이크로스트립 라인과, 상기 제2우자(ㅜ)형 마이크로스트립 라인 및 상기 제1오자(ㅗ)형 마이크로스트립 라인을 정합하기 위한 저항과, 상기 각 소자들의 입출력단, 상기 제1, 제2우자(ㅜ)형 마이크로스트립 라인 및 상기 제1오자(ㅗ)형 마이크로스트립 라인들간에 각각 구비되는 다수의 일자형(一) 마이크로스트립 라인을 구비한다.

상기 도2의 실시예에서, 입력신호 접속단자는 고주파(1955 ±70㎒) 신호를 입력하며 MMIC 온 칩(on-chip)에 포합되어 있으므로 RF패드(F20RPOW)를 통하여 연결하고, 저항(R21), 캐패시터(C21, C22) 및 인덕터(L21, L22)와, 이러한 럼프트(lumped) 소자들을 연결하기 위한 각종 형태(예컨대, 으자(ㅡ)형, 어자(ㅓ)형, 아자(ㅏ)형, 오자(ㅗ)형, 우자(ㅜ)형, 일자(ㅣ)형, 십자(十)형, 등의 형태를 가질 수 있음)의 마이크로 스트립라인(ST21, ST22, TSL21, TSL22, TSL23)을 이용하여, GMMT라이브러리를 써서 구현한 윌킨슨(Wilkinson)분배기 구조로 구성하였다.

회로설계에 사용된 각 소자들의 기능에 관하여 살펴보면, 상기 입력신호 접속단자(P20RPOW)를 통하여 입력된 RF신호는 마이크로스트립 라인(ST21, 세로 × 가로 = 40 × 50㎛)으로 연결되어 마이크로스트립 라인(TSL21, 세로 × 가로 × 아래 = 40 × 50 × 40㎛)을 통하여 병렬구조로 분지된다. 캐패시터(C21, C21)는 각각 직류 블로킹(DC blocking)기능을 하며, 출력단의 드라이버(divider)를 구성하고 있는 인덕터(L21, L22) 및 저항(R21)과 더불어 출력단의 정합회로를 형성하고 분배시키는 역할을 한다.

도3은 상기 도1의 입력전력 증폭기의 일실시예 회로 구성도이다.

도면에 도시한 바와 같이, 상기 입력전력 증폭기는, 무선 주파수(RF)의 대역폭을 광대역화 하기 위한 저항(R31)과, 원하는 출력을 내기 위한 분산전력을 증폭시키는 전계효과 트랜지스터(FET900)와, 상기 전계효과 트랜지스터의 게이트에 전압을 인가하기 위해 직류전원을 피딩하여 공급하는 인덕터(L31)와, 입력포트 및 상기 각 소자들을 연결하기 위한 십자(十)형의 마이크로스트립 라인(TSL31)과, 상기 전계효과 트랜지스터의 출력단에 전압을 인가하기 위해 직류전원을 피딩하여 공급하는 인덕터(L32)와, 상기 각 소자들의 입출력단들간에 각각 구비되는 다수의 일자형(一) 마이크로스트립 라인을 구비하고 있다.

상기 도1의 입력전력 증폭기는, 병렬로 연결된 FET 증폭블럭 한개의 FET가 낼 수 있는 전력이 제한되어 있으므로, 원하는 출력을 내기 위하여 전력을 분산해서 증폭시켜야 한다. 도1에서 각각의 증폭기는 동일한 특성을 갖는다.

도3의 입력포트는 일자형 마이크로스트립 라인을 통하여 십자형인 마이크로스트립 라인(TSL31)에서 3개 방향으로 분지된다. 게이트 폭이 900㎛인 증폭용 FET의(F20DCA)를 통하여 직류전원 피딩 및 입력단 정합용인 인덕터(L31)를 경유하여 공급된다. 그리고, 저항(R31)은 증폭되는 RF주파수의 대역폭을 광대역화하는 역할을 한다. 한편, FET의 드레인에 공급되는 Vds는 직류전원 피딩 및 출력단 정합용인 인덕터(L32)를 경유하여 공급된다.

도4는 이상적인 전송선을 이용하여 출력전력 결합을 위한 상기 도1의 출력전력 결합기의 일실시예 회로 구성도이다.

도면에 도시한 바와 같이, 전송선으로 구성한 윌킨슨(Wilkison)출력단 결합기는, 각각 두 입력단으로 입력되는 증폭된 신호를 결합하는 제1 및 제2입력단 결합부(410, 420)와, 상기 제1 및 제2입력단 결합부(410, 420)로부터 출력되는 두 결합신호를 다시 결합하여 출력하는 출력단 결합부(430)를 구비하고 있다.

상기 제1입력단 결합부(410)는 입력포트1 및 입력포트2간에 연결된 저항(R41), 상기 입력포트1에 대하여 상기 저항(R41)과 병렬로 연결된 전송선(TML41), 상기 입력포트2에 대하여 상기 저항(R41)과 병렬로 연결된 전송선(TML42), 및 상기 두 전송선(TML41, TML42) 출력측 공통접점에 연결된 전송선(TML45)으로 이루어진다.

상기 제2입력단 결합부(420)는 입력포트3 및 입력포트4에 인가되는 증폭된 입력신호를 결합하기 위한 구조로서, 상기 제1입력단 결합부(410)와 동일한 구조로 이루어져 있다.

상기 출력단 결합부(430)는 상기 두 전송선(TML43, TML44) 출력측간에 연결된 저항(R43), 상기 전송선(TML45)에 대하여 상기 저항(R43)과 병렬로 연결된 전송선(TML47), 상기 전송선(TML46)에 대하여 상기 저항(R43)과 병렬로 연결된 전송선(TML48), 및 상기 두 전송선(TML47, TML48) 출력측 공통접점에 그 입력측이 연결된 전송선(TML49)으로 이루어진다.

본 실시예에 따른, 윌킨슨(Wilkinson) 결합기는 최적 부하 임피던스에 맞도록 최적화시킨 것이며, 도1에 도시된 네개의 증폭기(13, 14, 15, 16) 출력전력을 결합시키는 역할을 한다.

이상적인 전송선으로 구성한 윌킨슨(Wilkison)출력단 결합기는, 각각의 증폭기에서 나오는 출력을 최소한의 손실(약 3dB)로 결합시키면서 출력단 임피던스 정합을 시켜주는 기능을 한다. 이것의 구조 및 회로소자들의 값에 의하여 전체 전력증폭기의 출력전력, 효율 및 선형성에 직접적인 영향을 미친다.

도5는 상기 도1의 출력전력 결합기를, 럼프트(Lumped)소자를 이용하여 구성한 일실시예 회로도이다.

도면에 도시된 바와 같이, 럼프트(Lumped)소자를 이용한 출력전력 결합기의 경우도, 각각 두 입력단으로 입력되는 증폭된 신호를 결합하는 제1 및 제2입력단 결합부(510, 520)와, 상기 제1 및 제2입력단 결합부(510, 520)로부터 출력되는 두 결합신호를 다시 결합하여 출력하는 출력단 결합부(530)를 구비하고 있다.

상기 제1입력단 결합부(510)는 입력포트1과 접지간에 연결된 캐패시터(C51), 입력포트2와 접지간에 연결된 캐패시터(C52), 상기 입력포트1 및 입력포트2간에 연결된 저항(R51), 상기 입력포트1에 대해 상기 저항(R51)과 병렬로 연결된 인덕터(L51), 및 상기 입력포트2에 대해 상기 저하(R51)과 병렬로 연결된 인덕터(L52)로 이루어진다.

상기 제2입력단 결합부(520)는 입력포트3 및 입력포트4에 인가되는 증폭된 입력신호를 결합하기 위한 구조로서, 상기 제1입력단 결합부(510)와 동일한 구조로 이루어져 있다.

상기 출력단 결합부(530)는 상기 제1 및 제2입력단 결합부(510, 520)의 인덕터(L51내지 L54) 출력측의 공통접점과 출력포트간에 접지된 캐패시터(C55) 및 저항(R53)을 구비하고 있다.

상기 도5의 회로는 전술한 도4와 마찬가지로 입력단 결합부가 대칭적으로 배치되어 있으며, 대응되는 각 기능부가 동일한 기능을 한다.

도6은 상기 도1의 출력전력 결합기를, 마이크로스트립 라인을 이용하여 구성한 일실시예 회로도이다.

도면에 도시한 바와 같이, 마이크로스트립 라인(WTML61, WTML62, WTML63, WTML64, WTML65, WTML66, WTML67, WTML68과 저항 R61, R62, R63)을 이용하여 구성한 윌킨슨(Wilkinson)결합기도, 각각 두 입력단으로 입력되는 증폭된 신호를 결합하는 제1 및 제2입력단 결합부(610, 620)와, 상기 제1 및 제2입력단 결합부(610, 620)로부터 출력되는 두 결합신호를 다시 결합하여 출력하는 출력단 결합부(630)를 구비하고 있다.

상기 제1입력단 결합부(610)는 입력포트1 및 입력포트2간에 연결된 저항(R61), 상기 입력포트1에 대하여 상기 저항(R61)과 병렬로 연결된 으자(ㅡ)형 마이크로스트립 라인(WTML61), 상기 입력포트2에 대하여 상기 저항(R61)과 병렬로 연결된 으자(ㅡ)형 마이크로스트립 라인(WTML62), 상기 으자형 마이크로스트립 라인(WTML61)과 직렬로 연결된 기억자(ㄱ)형 마이크로스트립 라인(WTML63), 상기 으자형 마이크로스트립 라인(WTML62)과 직렬로 연결된 기억자(ㄱ)형 마이크로스트립 라인(WTML64), 상기 기억자형 마이크로스트립 라인(WTML63)과 직렬로 연결된 일자(ㅣ)형 마이크로스트립 라인(WTML65), 상기 기억자형 마이크로스트립 라인(WTML64)과 직렬로 연결된 일자(ㅣ)형 마이크로스트립 라인(WTML66), 상기 두 일자형 마이크로스트립 라인(WTML65, WTML66)의 접면 부위에 으자(ㅡ)형 마이크로스트립 라인(WTML67)으로 이루어져 있다.

상기 제2입력단 결합부(620)는 입력포트3 및 입력포트4에 인가되는 증폭된 입력신호를 결합하기 위한 구조로서, 상기 제1입력단 결합부(610)와 동일한 구조로 이루어져 있다.

또한, 상기 출력단 결합부(630)는 상기 제1입력단 결합부(610)의 출력단 및 상기 제2입력단 결합부(620)의 출력단간에 연결된 저항(R63), 상기 제1입력단 결합부(610)의 출력단에 대하여 상기 저항(R63)과 병렬로 연결된 으자(ㅡ)형 마이크로스트립 라인(WTML75), 상기 제2입력단 결합부(620)의 출력단에 대하여 상기 저항(R63)과 병렬로 연결된 으자(ㅡ)형 마이크로스트립 라인(WTML76), 상기 으자형 마이크로스트립 라인(WTML75)과 직렬로 연결된 기억자(ㄱ)형 마이크로스트립 라인(WTML77), 상기 으자형 마이크로스트립 라인(WTML76)과 직렬로 연결된 기억자(ㄱ)형 마이크로스트립 라인(WTML78), 상기 기억자형 마이크로스트립 라인(WTML77)과 직렬로 연결된 일자(ㅣ)형 마이크로스트립 라인(WTML79), 상기 기억자형 마이크로스트립 라인(WTML78)과 직렬로 연결된 일자(ㅣ)형 마이크로스트립 라인(WTML80), 상기 두 일자형 마이크로스트립 라인(WTML79, WTML80)의 접면 부위에 결합되는 으자(ㅡ)형 마이크로스트립 라인(WTML81), 상기 으자(ㅡ)형 마이크로스트립 라인(WTML81)의 출력측 및 접지간에 연결된 저항(R64)로 이루어져 있다.

상기 도6의 회로는 전술한 도4에 도5와 마찬가지로 입력단 결합부가 대칭적으로 배치되어 있으며, 대응되는 각 기능부도 동일한 기능을 한다.

전술한 바와 같은 본 발명의 바람직한 실시예에서, 최종 출력되는 전력을 최대 300mW라 할때 결합기의 손실을 최대 1dB라 가정하면, 대략 400mW의 전력을 FET 1개로부터 얻어야 하므로 한개의 FET가 내야 하는 출력은 약 100mW가량 된다. 이때 드레인 바이어스 전압을 5V로 하면 드레인-소오스 전류는 40mA가 필요하게 된다. 그러므로 이러한 전류를 얻을 수 있도록 게이트-소오스 바이어스 전압을 -0.8V로 두면 고조파 왜곡을 크게 하지 않고 원하는 출력을 얻을 수 있다.

앞서 지적한 바와같이 증폭기의 선형성과 출력전력 및 효율은 서로 상반되는 관계에 있는데, 출력을 크게 하기 위하여 입력전력을 증가시키면 출력 및 효율이 증가하는 반면고조파 왜곡이 심해지게 된다. 그래서 본 발명에서는 이러한 상반된 관계를 조화시켜서 최대출력 570mW에서도 출력단 2차 고조파 간섭(2tone 3'rd order IP)을 1dB 콤프레션 포인트(compression point)보다 30dB가량 높게 얻을 수 있다.

한편, 이러한 최대출력을 얻었을 때, 입력단 정합특성 S22(제1출력단 반사계수) 및 S33(제2출력단 반사계수)은 -10dB이하에서 대역폭이 800㎒이며, 출력단 정합특성 S11(입력단 반사계수)은 -10dB이하에서 대역폭이 600㎒이상이 된다.

상기 도5에서는 출력단 결합기를 럼프트 소자를 이용하여 구성하고, 소자값들을 최적화하여 원하는 출력 및 효율을 얻을 수 있도록 구현한 예를 나타내었는데, 그 결과 출력특성은 마이크로 스트립라인을 이용하여 구현한 경우와 비슷한 값을 얻을 수 있었다. 한편, 상기 도6은 이상적인 윌킨슨 콤바이너(Wilkinson combiner)를 예시한 것인데, 이는 다른 경우에 비하여 열악한 특성을 나타내었다.

이상에서 비교한 3가지 출력특성, 즉 i) 마이크로 스트립 라인으로 구성하여 최적화시킨 결합기(도6 참조); ii) 럼프트(lumped) 소자로 구성하여 최적화시킨 결합기(도5 참조); 및 iii) 이상적인 윌킨슨 콤바이너(도4 참조)를 써서 결합한 전체 전력증폭기의 각 특성을 표 1에 나타내었다.

한편, 도7a와 도7b에 도시된 입출력특성을 살펴보면, 마이크로 스트립 라인으로 구성된 도7b의 입출력 반사계수가 -10dB이상이 된다. 이로써, 전술한 바와 같이, 본 발명에서 제시한 최적화된 결합기들이 원하는 출력특성을 향상시킬 수 있는 설계기술임을 쉽게 확인할 수 있다.

[표 1]

상기한 바와 같이, 분배기와 결합기 구조를 갖는 본 발명의 전력증폭 회로는 FPLMTS용 단말기 및 IMT-2000용 단말기의 전력증폭기로 활용할 수 있으며, 무선근거리통신망(LAN)용 단말기의 핵심소자로도 널리 활용할 수 있다.

상기한 바와 같은 본 발명에 따르면, MMIC로 구현한 전력증폭기의 출력전력을 종래의 상용 부품보다 현저하게 크게 할 수 있으며, 출력증폭효율을 제고시킬 뿐만아니라, 입/출력단 및 증폭단을 분배기와 결합기 및 병렬구조로 설계하여 다단 결합기 구조의 전력증폭기 회로를 최적화시킬 수 있도록 하는 효과가 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백한 것이다.

Claims

분배기와 결합기 구조를 갖는 전력증폭 회로에 있어서, 입력되는 신호를 입력손실없이 각각 복수의 신호로 분리하여 출력하는 제1 및 제2입력전력 분배 수단과, 상기 제1입력전력 분배 수단의 출력단에 각각 연결되어 있으며 능동소자를 이용하여 최적화된 증폭신호를 제공하는 복수의 제1증폭 수단들과, 상기 제2입력전력 분재 수단의 출력단에 각각 연결되어 있으며 능동소자를 이용하여 최적화된 증폭신호를 제공하는 복수의 제2증폭 수단들과, 상기 다수의 증폭 수단들에서 증폭된 다수의 신호들을 모두 결합하여 출력하는 출력 전력 결합 수단을 포함하되, 상기 제1입력전력 분배 수단 및 상기 제2입력전력 분배 수단은 각각, 외부로부터 인가되는 신호를 입력받기 위한 신호입력단; 상기 신호입력단으로 인가되는 신호의 직류전압성분을 블로킹하기 위한 제1 및 제2캐패시터; 상기 신호입력단과 상기 제1캐패시터 및 제2캐패시터를 연결하기 위한 제1우자(ㅜ)형 마이크로스트립 라인; 상기 신호 입력단을 통해 입력되는 한 신호입력을 두 신호로 분기하기 위한 어자(ㅓ)형 마이크로스트립 라인; 상기 어자(ㅓ)형 마이크로스트립 라인의 제1출력측에 연결되어 분기된 무선주파(RF)신호를 정합하는 제1인덕터; 상기 어자(ㅓ)형 마이크로스트립 라인의 제2출력측에 연결되어 분기된 무선주파(RF) 신호를 정합하는 제2인덕터; 상기 제1인덕터와 제1출력단간에 연결된 제2우자(ㅜ)형 마이크로스트립 라인; 상기 제2인덕터와 제2출력단간에 연결된 제1오자(ㅗ)형 마이크로스트립 라인; 상기 제2우자(ㅜ)형 마이크로스트립 라인 및 상기 제1오자(ㅗ)형 마이크로스트립 라인을 정합하기 위한 저항; 및 상기 각 소자들의 입출력단, 상기 제1, 제2우자(ㅜ)형 마이크로스트립 라인 및 상기 제1오자(ㅗ)형 마이크로스트립 라인들간에 각각 구비되는 다수의 일자형(一) 마이크로스트립 라인을 포함하는 것을 특징으로 하는 분배기와 결합기 구조를 갖는 전력증폭회로.
제1항에 있어서, 상기 다수의 일자형(一) 마이크로스트립 라인은 세로폭 : 가로길이 = 40 : 50이고, 상기 제1우자(ㅜ)형 마이크로스트립 라인은 세로폭 : 가로길이 : 아래폭 = 40 : 50 : 40의 비율로 형성된 것을 특징으로 하는 분배기와 결합기 구조를 갖는 전력증폭회로.
분배기와 결합기 구조를 갖는 전력증폭 회로에 있어서, 입력되는 신호를 입력손실 없이 각각 복수의 신호로 분리하여 출력하는 제1 및 제2입력전력 분배 수단과, 상기 제1입력전력 분배 수단의 출력단에 각각 연결되어 있으며 능동소자를 이용하여 최적화된 증폭신호를 제공하는 복수의 제1증폭 수단들과, 상기 제2입력전력 분배 수단의 출력단에 각각 연결되어 있으며 능동소자를 이용하여 최적화된 증폭신호를 제공하는 복수의 제2증폭 수단들과, 상기 다수의 증폭 수단들에서 증폭된 다수의 신호들을 모두 결합하여 출력하는 출력전력 결합수단을 포함하되, 상기 다수의 증폭 수단들 각각은, 무선 주파수(RF)의 대역폭을 광대역화 하기 위한 수단; 원하는 출력을 내기 위한 분산전력을 증폭시키는 수단; 상기 증폭시키는 수단의 게이트에 전압을 인가하기 위해 직류전원을 피딩하여 공급하는 수단; 입력포트와, 상기 각 수단간을 연결하기 위한 십자(十)형의 분지하는 수단; 상기 증폭시키는 수단의 출력단에 전압을 인가하기 위해 직류전원을 피딩하여 공급하는 수단; 및 상기 각 수단들의 입출력들간에 각각 구비되는 다수의 일자형(一) 마이크로스트립 라인을 포함하는 것을 특징으로 하는 분배기와 결합기 구조를 갖는 전력증폭회로.
제3항에 있어서, 상기 증폭시키는 수단은 게이트 폭이 900㎛인 전계효과 트랜지스터인 것을 특징으로 하는 분배기와 결합기 구조를 갖는 전력증폭회로.
분배기와 결합기 구조를 갖는 전력증폭 회로에 있어서, 입력되는 신호를 입력손실 없이 각각 복수의 신호로 분리하여 출력하는 제1 및 제2입력전력 분배 수단과, 상기 제1입력전력 분배 수단의 출력단에 각각 연결되어 있으며 능동소자를 이용하여 최적화된 증폭신호를 제공하는 복수의 제1증폭 수단들과, 상기 제2입력전력 분배 수단의 출력단에 각각 연결되어 있으며 능동소자를 이용하여 최적화된 증폭신호를 제공하는 복수의 제2증폭 수단들과, 상기 다수의 증폭 수단들에서 증폭된 다수의 신호들을 모두 결합하여 출력하는 출력전력 결합수단을 포함하되, 상기 출력전력 결합수단은, 각각 두 입력단으로 입력되는 분산증폭된 신호를 결합하는 제1 및 제2입력단 결합수단; 및 상기 제1 및 제2입력단 결합수단으로부터 출력되는 두 결합신호를 다시 결합하여 출력하는 출력단 결합수단을 구비하고 있는 것을 특징으로 하는 분배기와 결합기 구조를 갖는 전력증폭회로.
제5항에 있어서, 상기 제1 및 제2입력단 결합수단은 각각, 제1입력포트 및 제2입력포트간에 연결된 제1저항; 상기 제1입력포트에 대하여 상기 저항과 병렬로 연결된 제1전송선; 상기 제2입력포트에 대하여 상기 저항과 병렬로 연결된 제2전송선; 및 상기 제1 및 제2전송선 출력측 공통접점에 연결된 제3전송선을 구비하고 있으며, 상기 출력단 결합수단은, 상기 제1입력포트 및 제2입력포트의 출력측간에 연결된 제2저항; 상기 제1입력포트의 출력측에 대하여 상기 제2저항과 병렬로 연결된 제4전송선; 상기 제2입력포트의 출력측에 대하여 상기 제2저항과 병렬로 연결된 제5전송선; 및 상기 제1 및 제5전송선 출력측 공통접점에 그 입력측이 연결된 제6전송선을 구비하고 있는 것을 특징으로 하는 분배기와 결합기 구조를 갖는 전력증폭회로.
제5항에 있어서, 상기 제1 및 제2입력단 결합수단은 각각, 제1입력포트와 접지간에 연결된 제1캐패시터; 제2입력포트와 접지간에 연결된 제2캐패시터; 상기 제1입력포트 및 제2입력포트간에 연결된 제1저항; 상기 제1입력포트에 대해 상기 제1저항과 병렬로 연결된 제1인덕터; 및 상기 제2입력포트에 대해 상기 제1저항과 병렬로 연결된 제2인덕터를 구비하고 있으며, 상기 출력단 결합수단은, 상기 제1 및 제2입력단 결합수단 각각의 제1 및 제2인덕터 출력측의 공통접점과 출력포트간에 접지된 제2캐패시터 및 제2저항을 구비하고 있는 것을 특징으로 하는 분배기와 결합기 구조를 갖는 전력증폭회로.
제5항에 있어서, 상기 제1 및 제2입력단 결합수단은 각각, 제1입력포트 및 제2입력포트간에 연결된 제1저항; 상기 제1입력포트에 대하여 상기 제1저항과 병렬로 연결된 제1으자(ㅡ)형 마이크로스트립 라인; 상기 제2입력포트에 대하여 상기 제1저항과 병렬로 연결된 제2으자(ㅡ)형 마이크로스트립 라인; 상기 제1으자형 마이크로스트립 라인과 직렬로 연결된 제1기억자(ㄱ)형 마이크로스트립 라인; 상기 제2으자형 마이크로스트립 라인과 직렬로 연결된 제2기억자(ㄱ)형 마이크로스트립 라인; 상기 제1기억자형 마이크로스트립 라인과 직렬로 연결된 제1일자(ㅣ)형 마이크로스트립 라인; 상기 제2기억자형 마이크로스트립 라인과 직렬로 연결된 제2일자(ㅣ)형 마이크로스트립 라인; 상기 제1 및 제2일자형 마이크로스트립 라인의 접면 부위에 결합되는 제3으자(ㅡ)형 마이크로스트립 라인을 구비하고 있으며, 상기 출력단 결합수단은, 상기 제1입력단 결합수단의 출력단 및 상기 제2입력단 결합수단의 출력단간에 연결된 제2저항; 상기 제1입력단 결합수단의 출력단에 대하여 상기 제2저항과 병렬로 연결된 제4으자(ㅡ)형 마이크로스트립 라인; 상기 제2입력단 결합수단의 출력단에 대하여 상기 제2저항과 병렬로 연결된 제5으자(ㅡ)형 마이크로스트립 라인; 상기 제4으자형 마이크로스트립 라인과 직렬로 연결된 제3기억자(ㄱ)형 마이크로스트립 라인; 상기 제5으자형 마이크로스트립 라인과 직렬로 연결된 제4기억자(ㄱ)형 마이크로스트립 라인; 상기 제3기억자형 마이크로스트립 라인과 직렬로 연결된 제3일자(ㅣ)형 마이크로스트립 라인; 상기 제4기억자형 마이크로스트립 라인과 직렬로 연결된 제4일자(ㅣ)형 마이크로스트립 라인; 상기 제3 및 제4일자형 마이크로스트립 라인의 접면 부위에 결합되는 제5으자(ㅡ)형 마이크로스트립 라인; 및 상기 제5으자(ㅡ)형 마이크로스트립 라인의 출력측 및 접지간에 연결된 제3저항을 구비하고 있는 것을 특징으로 하는 분배기와 결합기 구조를 갖는 전력증폭회로.