KR100269620B1 - An output gate of ccd for charge transter - Google Patents
An output gate of ccd for charge transter Download PDFInfo
- Publication number
- KR100269620B1 KR100269620B1 KR1019980023805A KR19980023805A KR100269620B1 KR 100269620 B1 KR100269620 B1 KR 100269620B1 KR 1019980023805 A KR1019980023805 A KR 1019980023805A KR 19980023805 A KR19980023805 A KR 19980023805A KR 100269620 B1 KR100269620 B1 KR 100269620B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- output gate
- output
- charge transfer
- pair
- Prior art date
Links
- 239000007787 solid Substances 0.000 claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005036 potential barrier Methods 0.000 abstract description 10
- 230000000903 blocking effect Effects 0.000 abstract description 4
- 238000003384 imaging method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
- H01L27/1055—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices of the so-called bucket brigade type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 전하전송용 출력게이트에 관한 것으로서, 특히 수평고체촬상소자의 끝단에 형성된 출력게이트(OG)에서 플로팅 디퓨젼(Floating Diffusion, FD) 영역으로 전하이동이 수월하게 하기 위하여 소정부위의 수평고체촬상소자의 게이트전극과 출력게이트 사이에 가변저항을 형성하여 게이트전극에 인가되는 전압을 출력게이트에 분배하므로서 전하이동의 포텐샬 장벽을 낮추어 전하의 이동과 차단을 효과적으로 제어할 수 있는 고체촬상소자의 전하검출부의 전하전송용 출력게이트에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output gate for charge transfer, and in particular, a horizontal solid at a predetermined portion in order to facilitate charge transfer from an output gate (OG) formed at the end of a horizontal solid state imaging device to a floating diffusion (FD) region. A variable resistor is formed between the gate electrode and the output gate of the image pickup device to distribute the voltage applied to the gate electrode to the output gate, thereby lowering the potential barrier of charge transfer, thereby effectively controlling charge transfer and blocking. It relates to an output gate for charge transfer in the detector.
이를 위하여 본 발명은 반도체기판과, 반도체기판 위에 형성된 복수개의 활성영역과, 활성영역을 포함하는 반도체기판 위에 형성된 게이트절연막과, 활성영역에 대응하며 게이트절연막 위에 절연막으로 격리되어 형성된 제 1 게이트쌍 내지 제 n 게이트쌍과, 게이트절연막 위에 위치하며 제 n 게이트쌍 옆에 절연막으로 격리되어 있는 출력게이트와, 제 n-1 게이트쌍과 출력게이트에 연결되며 접지된 가변저항을 포함하여 이루어진다.To this end, the present invention provides a semiconductor substrate, a plurality of active regions formed on the semiconductor substrate, a gate insulating film formed on the semiconductor substrate including the active region, and a first gate pair formed to be insulated with an insulating layer on the gate insulating film. And an n-th gate pair, an output gate positioned on the gate insulating layer and isolated by an insulating layer next to the n-th gate pair, and a variable resistor connected to the n-th gate pair and the output gate and grounded.
Description
본 발명은 전하전송용 출력게이트에 관한 것으로서, 특히 수평고체촬상소자의 끝단에 형성된 출력게이트(OG)에서 플로팅 디퓨젼(Floating Diffusion, FD) 영역으로 전하이동이 수월하게 하기 위하여 소정부위의 수평고체촬상소자의 게이트전극과 출력게이트 사이에 가변저항을 형성하여 게이트전극에 인가되는 전압을 출력게이트에 분배하므로서 전하이동의 포텐샬 장벽을 낮추어 전하의 이동과 차단을 효과적으로 제어할 수 있는 고체촬상소자의 전하검출부의 전하전송용 출력게이트에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output gate for charge transfer, and in particular, a horizontal solid at a predetermined portion in order to facilitate charge transfer from an output gate (OG) formed at the end of a horizontal solid state imaging device to a floating diffusion (FD) region. A variable resistor is formed between the gate electrode and the output gate of the image pickup device to distribute the voltage applied to the gate electrode to the output gate, thereby lowering the potential barrier of charge transfer, thereby effectively controlling charge transfer and blocking. It relates to an output gate for charge transfer in the detector.
고체촬상소자는 광에 의해 전자를 발생시키고, 전하결합소자(Charge Coupled Device)를 방향성을 가지도록 배열하고, 이에 의해 전송된 신호전하를 검출하는 장치이다. 즉, 광에 의하여 여기된 전하들을 방향성을 가지는 CCD 어레이(array)를 통하여 전송한 다음, 이 신호를 증폭하여 출력신호를 얻는 장치이다.A solid state image pickup device generates electrons by light, arranges a charge coupled device so as to have a directionality, and detects the signal charges transmitted thereby. In other words, it is a device that transfers the electric charges excited by light through a directional CCD array and then amplifies the signal to obtain an output signal.
광전변환부에서 발생된 전하는 포토다이오드의 포텐샬 웰(potential well)에 갇혀 있는데 이러한 포텐샬 웰을 움직이므로서 전하를 필요한 곳으로 운송할 수 있다. 즉, 게이트전극 밑에 형성되는 채널의 포텐샬을 변화시키므로서 전하를 운송할 수 있는 것이다.The charge generated in the photoelectric conversion unit is trapped in the potential well of the photodiode, which moves the potential well to transport the charge to where it is needed. That is, charge can be transported by changing the potential of the channel formed under the gate electrode.
이러한 전하운송(charge transfer)의 동작 원리는 열확산(thermal diffusion), 자기유도필드(self-induced field), 프린징-필드 드리프트(fringing-field drift)등의 동작 메카니즘이 있으며, 프린징-필드 드리프트의 메카니즘은 다음과 같다.The operation principle of such charge transfer includes thermal diffusion, self-induced field, and fringing-field drift, and the fringe-field drift. The mechanism of is as follows.
전하가 이동하는 방향으로 전계가 존재하면 전하의 움직임은 가속될 수 있다. 즉, 게이트와 게이트 사이에 포텐샬의 차이가 존재하고 단위길이당 채널의 포텐샬의 변화율이 크면 큰 전계가 존재하므로 전하는 필드 방향으로 가속된다.If an electric field exists in the direction of charge movement, the movement of the charge may be accelerated. That is, if there is a potential difference between the gate and the gate, and the rate of change of the potential of the channel per unit length is large, the electric field is accelerated in the field direction because a large electric field exists.
이를 고체촬상소자의 전극에 응용하면, 하나의 게이트와 채널 포텐샬이 낮은 별도의 게이트를 한 짝으로 하여 이를 하나의 전극으로 동작시킨다. 이는 두 게이트간의 포텐샬 차이가 다르므로 같은 전극내에서 포텐샬 차이를 유지하며 동작하게 하는 효과를 이용한 것이다. 따라서, 신호 전하는 게이트전극에 인가하는 전압에 따라 채널의 포텐샬이 높은 쪽으로 이동한다.When applied to an electrode of a solid state image pickup device, one gate and a separate gate having a low channel potential are paired to operate as one electrode. This is because the potential difference between the two gates is different, and thus the effect of maintaining the potential difference in the same electrode is used. Therefore, the signal charge moves up the potential of the channel according to the voltage applied to the gate electrode.
수평 고체촬상소자(HCCD)의 끝까지 전달되어 온 전하는 그 최종단을 통해 플로팅 디퓨젼(floating diffusion)의 포텐샬 변화로 나타난다. 즉, 게이트전극의 최종단에 출력게이트(output gate)가 형성되고 가해지는 클록에 따라 전하는 움직인다.The charge transferred to the end of the horizontal solid-state imaging device (HCCD) appears as a potential change in floating diffusion through its final end. That is, an output gate is formed at the last end of the gate electrode, and the charge moves in accordance with the applied clock.
도 1은 종래기술에 따른 고체촬상소자의 전하전송용 출력게이트(output gate)의 구조를 나타낸 단면도이다.1 is a cross-sectional view showing the structure of an output gate for charge transfer of a solid state image pickup device according to the prior art.
도 1 을 참조하면, 포텐샬이 상이한 두개의 전극으로 이루어진 제 1 게이트쌍(H1, 1)과 그와 연결된 역시 한 쌍으로 이루어진 제 2 게이트쌍(H2, 2)이 위치한다.Referring to FIG. 1, a first gate pair H1, 1 consisting of two electrodes having different potentials, and a second gate pair H2, 2, which is also connected thereto, are positioned.
제 2 게이트쌍(2) 은 다시 출력게이트(OG, 3)와 연결된다.The second gate pair 2 is again connected to the output gate OG 3.
이러한 고체촬상소자의 각각의 위치에서의 에너지 레벨을 도시한 그래프가 그 하단에 도시되어 있다. 이때 에너지 레벨은 포텐샬과 반대로 표현되므로 높은 포텐샬에 대응하는 에너지 레벨은 낮아지게 된다.A graph showing the energy level at each position of such a solid state image pickup device is shown at the bottom thereof. At this time, since the energy level is expressed as opposite to the potential, the energy level corresponding to the high potential is lowered.
그리고 검은 타원형으로 표시된 부위는 전하를 모형적으로 도시한 것이다.The black oval shows the charge model.
일반적으로 출력게이트(3)에 2V의 전압을 인가하여 출력게이트(3)와 그 옆에 위치한 플로팅 디퓨젼(FD) 영역 사이에 포텐샬 장벽을 형성하므로서 전하를 잠시 저장한다.In general, a voltage of 2V is applied to the output gate 3 to form a potential barrier between the output gate 3 and the floating diffusion (FD) region located next to the electric charge.
도 2a와 도 2b는 종래의 기술에 의한 도 1 에 도시된 고체촬상소자의 출력게이트의 전하전송 동작을 나타내는 구조도 및 그에 따른 에너지 준위를 표시한 그래프이다.2A and 2B are structural diagrams showing charge transfer operations of an output gate of the solid state image pickup device shown in FIG. 1 according to the related art, and graphs showing energy levels thereof.
도 2a를 참조하면, 제 1 게이트(1)에 0V를 인가하고 제 2 게이트(2)에 5V를 인가하며 출력게이트(3)에 2V를 인가하면, 출력게이트(3) 전단의 제 2 게이트(2)쌍의 우측게이트에 전하가 저장된다.Referring to FIG. 2A, when 0V is applied to the first gate 1, 5V is applied to the second gate 2, and 2V is applied to the output gate 3, the second gate (in front of the output gate 3) 2) Charges are stored in the right gate of the pair.
도 2b를 참조하면, 다시 제 1 게이트(1)쌍에 5V를 인가하고 제 2 게이트(2)쌍에 0V를 인가하며 출력게이트(3)에 2V를 인가하면 전하가 포텐샬 장벽을 넘어 플로팅 디퓨젼(FD)영역으로 운송된다.Referring to FIG. 2B, when 5V is applied to the first pair of gates 1, 0V is applied to the pair of second gates 2, and 2V is applied to the output gate 3, charge spreads across the potential barrier. Shipped to (FD) area.
상술한 바와 같이 종래 기술에 따라 제조된 고체촬상소자의 전하전송용 출력게이트는 출력게이트에 인가되는 전압이 2V로 항상 일정하기 때문에 전하가 플로팅 디퓨젼(FD) 영역으로 넘어갈 때 전하 손실이 발생할 수 있으므로 전하전송효율(charge transfer efficiency)이 나빠지며, 또한 출력게이트 전단과 플로팅 디퓨젼영역 사이에 일정한 값 이상의 포텐샬 장벽이 유지되어야 하므로 출력게이트의 전압을 임의로 높일 수 없는 문제점이 있다.As described above, the charge transfer output gate of the solid state image pickup device manufactured according to the related art has a constant voltage applied to the output gate at 2V, so that charge loss may occur when the charge is transferred to the floating diffusion (FD) region. Therefore, the charge transfer efficiency is deteriorated, and since a potential barrier of a predetermined value or more is maintained between the front end of the output gate and the floating diffusion region, there is a problem in that the voltage of the output gate cannot be arbitrarily increased.
본 발명의 목적은 출력게이트를 통한 플로팅 디퓨젼영역으로의 전하전송시 전하손실을 방지하며 전하전송을 용이하게 하기 위하여 제 1 게이트쌍과 출력게이트 사이에 가변저항을 형성하므로서 제 1 게이트쌍의 전압에 따라 출력게이트의 전압을 조절하므로서 고체촬상소자의 전하전송효율을 증가시키는 전하전송용 출력게이트를 제공하는데 있다.An object of the present invention is to form a variable resistor between the first gate pair and the output gate to prevent charge loss and facilitate charge transfer during charge transfer to the floating diffusion region through the output gate voltage of the first gate pair. According to the present invention, there is provided a charge transfer output gate that increases the charge transfer efficiency of a solid state image pickup device by adjusting the voltage of the output gate.
이를 위하여 본 발명에 따른 고체촬상소자의 전하전송용 출력게이트는 반도체기판과, 반도체기판 위에 형성된 복수개의 활성영역과, 활성영역을 포함하는 반도체기판 위에 형성된 게이트절연막과, 활성영역에 대응하며 게이트절연막 위에 절연막으로 격리되어 형성된 제 1 게이트쌍 내지 제 n 게이트쌍과, 게이트절연막 위에 위치하며 제 n 게이트쌍 옆에 절연막으로 격리되어 있는 출력게이트와, 제 n-1 게이트쌍과 출력게이트에 연결되며 접지된 가변저항을 포함하여 이루어진다.To this end, the charge transfer output gate of the solid state image pickup device according to the present invention includes a semiconductor substrate, a plurality of active regions formed on the semiconductor substrate, a gate insulating film formed on the semiconductor substrate including the active regions, and a gate insulating film corresponding to the active region. A first gate pair to an n-th gate pair formed by isolating an insulating layer thereon, an output gate positioned on the gate insulating layer and isolated by an insulating layer next to the n-th gate pair, and connected to an n-1 gate pair and an output gate and grounded It consists of a variable resistor.
도 1은 종래기술에 따른 고체촬상소자의 전하전송용 출력게이트(output gate)의 구조1 is a structure of an output gate for charge transfer of a solid state image pickup device according to the related art.
도 2a와 도 2b는 종래의 기술에 의한 고체촬상소자의 출력게이트의 전하전송 동작을 나타내는 구조도 및 그에 따른 에너지 준위를 표시한 그래프2A and 2B are structural diagrams showing charge transfer operation of an output gate of a solid state image pickup device according to the related art, and a graph showing energy levels thereof accordingly.
도 3은 본 발명에 따른 고체촬상소자의 전하전송용 출력게이트의 구조3 is a structure of an output gate for charge transfer of a solid state image pickup device according to the present invention.
도 4a와 도 4b는 본 발명에 따른 고체촬상소자의 출력게이트의 전하전송 동작을 나타내는 구조도 및 그에 따른 에너지 준위를 표시한 그래프4A and 4B are structural diagrams showing charge transfer operation of an output gate of a solid state image pickup device according to the present invention, and a graph showing energy levels thereof.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 고체촬상소자의 전하전송용 출력게이트의 구조이다.3 is a structure of an output gate for charge transfer of a solid state image pickup device according to the present invention.
도 3을 참조하면, 포텐샬이 상이한 두개의 전극으로 이루어진 제 1 게이트쌍(H1, 1)과 그와 연결된 역시 한 쌍으로 이루어진 제 2 게이트쌍(H2, 2)이 위치한다.Referring to FIG. 3, a first gate pair H1, 1 consisting of two electrodes having different potentials, and a second gate pair H2, 2 consisting of a pair connected thereto are positioned.
제 2 게이트쌍(2) 은 다시 출력게이트(OG, 3)와 연결된다.The second gate pair 2 is again connected to the output gate OG 3.
제 1 게이트쌍(1)은 제 1, 제 2 저항(R1, R2)와 연결되며 접지(GND)된다. 제 1 저항(R1)과 제 2 저항(R2) 사이의 노드에는 출력게이트(3)의 일단이 연결된다. 따라서 출력게이트(3)에는 별도의 전압이 인가되지 아니하고 제 1 게이트쌍(1)에 인가되는 클록 전압에 종속된다. 즉, 제 1 저항(R1)과 제 2 저항(R2)의 크기에 따라 전압배분의 원칙에 따른 전압이 출력게이트(3)에 걸린다.The first gate pair 1 is connected to the first and second resistors R1 and R2 and is grounded. One end of the output gate 3 is connected to a node between the first resistor R1 and the second resistor R2. Therefore, a separate voltage is not applied to the output gate 3 and is dependent on the clock voltage applied to the first gate pair 1. That is, according to the magnitude of the first resistor R1 and the second resistor R2, a voltage according to the principle of voltage distribution is applied to the output gate 3.
만일, 제 1 저항(R1)과 제 2 저항(R2)의 값을 동일하게 하면 제 1 게이트쌍(1)에 인가 전압이 5V 이면, 출력게이트(3)의 전압은 2.5V가 되고, 제 1 게이트쌍(1)에 인가전압이 0V이면 출력게이트(3) 역시 0V가 된다.If the first resistor R1 and the second resistor R2 have the same value, if the voltage applied to the first gate pair 1 is 5V, the voltage of the output gate 3 is 2.5V, and the first When the voltage applied to the gate pair 1 is 0V, the output gate 3 also becomes 0V.
일반적으로 출력게이트(3)에 2V의 전압을 인가하여 출력게이트(3)와 그 옆에 위치한 플로팅 디퓨젼(FD) 영역 사이에 포텐샬 장벽을 형성하므로서 전하를 잠시 저장한다.In general, a voltage of 2V is applied to the output gate 3 to form a potential barrier between the output gate 3 and the floating diffusion (FD) region located next to the electric charge.
따라서 종래 기술에서 출력게이트에 걸리는 전압이 2V 임에 비하여 본 발명에서는 2.5V이므로 포텐샬이 높아져서 전하운송을 용이하게 한다.Therefore, since the voltage applied to the output gate in the prior art is 2.5V in the present invention, the potential is increased to facilitate charge transport.
도 4a와 도 4b는 본 발명에 의한 도 3 에 도시된 고체촬상소자의 출력게이트의 전하전송 동작을 나타내는 구조도 및 그에 따른 에너지 준위를 표시한 그래프이다.4A and 4B are structural diagrams showing a charge transfer operation of an output gate of the solid state image pickup device shown in FIG. 3 according to the present invention, and a graph showing energy levels thereof.
도 4a와 도 4b를 참조하면, 제 1 저항(R1)과 제 2 저항(R2) 값들을 동일하게 구성하면 제 1 게이트쌍(1)에 0V의 클록신호가 인가되면 출력게이트(3)는 0V가 되어 도 4a에서와 같이 포텐샬 장벽이 높아지게 된다. 따라서 전하(그래프에서 검은 타원으로 도시함)가 플로팅 디퓨젼(FD)영역으로 넘어가는 것을 확실하게 차단한다.4A and 4B, when the values of the first resistor R1 and the second resistor R2 are the same, when the clock signal of 0V is applied to the first gate pair 1, the output gate 3 is 0V. The potential barrier becomes high as shown in FIG. 4A. This ensures that charges (shown as black ellipses in the graph) do not cross over to the floating diffusion (FD) region.
동일한 저항 값을 갖는 조건에서, 제 1 게이트전극쌍(1)에 5V가 인가되면 출력게이트(3)에는 2.5V의 전압이 걸려 종래 기술에서의 2V보다 높은 포텐샬을 갖게 되어 포텐샬 장벽이 낮아진다. 따라서 전하의 흐름이 보다 용이하게되어 전하운송효율을 개선시킨다. 즉, 플로팅 디퓨젼(FD) 영역으로 전하가 넘어가야할 시점에만 포텐샬 장벽을 낮추어 도 4a의 경우에는 출력게이트(3) 전단과의 사이에 강력한 차단막을 형성하고, 도 4b의 경우에는 포텐샬 장벽을 더욱 낮추어 주므로서 전하의 이동을 용이하게 한다.Under the condition of having the same resistance value, when 5V is applied to the first gate electrode pair 1, the output gate 3 is subjected to a voltage of 2.5V, which has a potential higher than 2V in the prior art, thereby lowering the potential barrier. Thus, the flow of charge becomes easier, thereby improving the charge transport efficiency. That is, the potential barrier is lowered only at the time when charge should flow to the floating diffusion (FD) region, thereby forming a strong blocking film between the front end of the output gate 3 in FIG. 4A, and in the case of FIG. 4B. Lowering facilitates the transfer of charges.
본 발명에 따른 고체촬상소자의 전하운송용 출력게이트는 출력게이트에 걸리는 전압을 가변적으로 높여주므로서 포텐샬 장벽을 낮추어 전하전송효율을 크게 개선시키며, 출력게이트의 전단과 플로팅 디퓨젼 영역 사이에서의 전하의 운송과 차단을 효과적으로 단속할 수 있고, 또한 이를 형성하는데 별도의 공정이 필요하지 아니한 장점이 있다.The charge transport output gate of the solid state image pickup device according to the present invention improves the charge transfer efficiency by lowering the potential barrier while variably increasing the voltage across the output gate, and improves charge transfer efficiency between the front end of the output gate and the floating diffusion region. It can effectively control the transportation and blocking, and also has the advantage that no separate process is required to form it.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980023805A KR100269620B1 (en) | 1998-06-24 | 1998-06-24 | An output gate of ccd for charge transter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980023805A KR100269620B1 (en) | 1998-06-24 | 1998-06-24 | An output gate of ccd for charge transter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000002859A KR20000002859A (en) | 2000-01-15 |
| KR100269620B1 true KR100269620B1 (en) | 2000-10-16 |
Family
ID=19540565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980023805A KR100269620B1 (en) | 1998-06-24 | 1998-06-24 | An output gate of ccd for charge transter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100269620B1 (en) |
-
1998
- 1998-06-24 KR KR1019980023805A patent/KR100269620B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000002859A (en) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7619201B2 (en) | Multiplication register for amplifying signal charge | |
| JP5047628B2 (en) | Image sensor and camera having p-type well with reduced conductivity | |
| US8334918B2 (en) | Solid-state imaging element | |
| US6141049A (en) | Image generating device having adjustable sensitivity | |
| US3995302A (en) | Transfer gate-less photosensor configuration | |
| JPS59108461A (en) | Solid-state image pickup device | |
| KR100263212B1 (en) | Ccd image senor with overflow barrier for discharging excess electron high speed | |
| KR100218769B1 (en) | Horizontal transfer register | |
| US4616249A (en) | Solid state image pick-up element of static induction transistor type | |
| US20070115380A1 (en) | Solid-state image pickup device | |
| EP1406305B1 (en) | Method of operating a charge-coupled device (CCD) | |
| US7184083B2 (en) | Solid state image pickup apparatus of low power consumption and its driving method | |
| JP2802753B2 (en) | Horizontal charge transfer device capable of bidirectional transfer | |
| KR100269620B1 (en) | An output gate of ccd for charge transter | |
| EP0161023B1 (en) | Charge-coupled semiconductor device with dynamic control | |
| JP2816063B2 (en) | Charge transfer device | |
| JPH0728031B2 (en) | Charge transfer device | |
| JP2572181B2 (en) | CCD image element | |
| US4721989A (en) | CCD with transfer channel at lower potential than supply channel | |
| US6437378B1 (en) | Charge coupled devices including charge signal amplifiers therein | |
| KR19980087383A (en) | Charge transfer device and driving method thereof | |
| JPH0436469B2 (en) | ||
| US6242768B1 (en) | Charge coupled device and a driving method thereof | |
| JP3178148B2 (en) | Image sensor | |
| JPH03116841A (en) | Charge-coupled element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |