KR100269279B1 - Method for manufacturing semiconductor devices - Google Patents

Method for manufacturing semiconductor devices Download PDF

Info

Publication number
KR100269279B1
KR100269279B1 KR1019920022930A KR920022930A KR100269279B1 KR 100269279 B1 KR100269279 B1 KR 100269279B1 KR 1019920022930 A KR1019920022930 A KR 1019920022930A KR 920022930 A KR920022930 A KR 920022930A KR 100269279 B1 KR100269279 B1 KR 100269279B1
Authority
KR
South Korea
Prior art keywords
reaction chamber
semiconductor wafer
loading
temperature
reaction
Prior art date
Application number
KR1019920022930A
Other languages
Korean (ko)
Other versions
KR940012489A (en
Inventor
류진국
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019920022930A priority Critical patent/KR100269279B1/en
Publication of KR940012489A publication Critical patent/KR940012489A/en
Application granted granted Critical
Publication of KR100269279B1 publication Critical patent/KR100269279B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

PURPOSE: A method for fabricating a semiconductor device is provided to improve the yield and the quality of the semiconductor product by forming a stable thin film without defect by suppressing an abnormal chemical reaction generated in a step of loading a semiconductor wafer. CONSTITUTION: A low pressure chemical vapor deposition method includes a standby step of initializing a reaction condition to form a thin film on a semiconductor wafer(23), and a loading step of loading the semiconductor wafer. And, a pumping and fuzzy step reduces a pressure in a reaction chamber(22) and removes the impurities in the reaction chamber. A deposition step performs a deposition for forming the thin film. The method also includes the first circular fuzzy step to increase the pressure in the reaction chamber and an unloading step of unloading the semiconductor wafer, and the second circular fuzzy step to form the thin film. The internal temperature in the reaction chamber in the fuzzy step and the deposition step and the first circular fuzzy step is set higher than in the other steps.

Description

반도체장치 제조 방법Semiconductor device manufacturing method

제1도는 저압 화학 기상 증착 장치의 개략적인 구성도.1 is a schematic configuration diagram of a low pressure chemical vapor deposition apparatus.

제2도는 종래 저압 화학 기상 증착 공정에서의 개략적인 단계별 온도 설정 프로파일(PROFILE) 그래프.2 is a schematic step-by-step temperature setting profile (PROFILE) graph of a conventional low pressure chemical vapor deposition process.

제3도는 반구형 표면 돌출 결점(DEFECT)의 주사형 전자 현미경(SCANNING ELECTRON MICROSCOPE) 사진.3 is a scanning electron microscope (SCANNING ELECTRON MICROSCOPE) photograph of hemispherical surface protruding defect (DEFECT).

제4도는 본 발명에 의한 저압 화학 기상 증착 공정에서의 개략적인 단계별 온도 설정 프로파일 그래프.4 is a schematic step-by-step temperature setting profile graph in a low pressure chemical vapor deposition process according to the present invention.

본 발명은 반도체 장치 제조 방법에 관한 것으로서, 상세하게는 저압 화학기상증착(LOW PRESSURE CHEMICAL VAPOR DEOPSITION) 공정에서 발생되는 막질 불량을 방지하기 위한 반도체 장치 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device for preventing a film quality defect generated in a low pressure chemical vapor deposition process.

반도체 장치 제조 공정에서 이용되고 있는 화학 기상 증착(CVD)은, 기체 상태의 화합물을 분해한 후 화학적 반응에 의해 반도체 기판 위에 박막(THIN FILM)이나 에피층(EPITAXIAL LAYER:단일 결정의 반도체 박막)을 형성하는 것이다. 박막을 형성하는 과정은 실리콘 웨이퍼에 있는 물질을 이용하지 않고 주로 가스를 외부로부터 반응실(PROCESS CHAMBER)로 인입하여 이루어지기 때문에, 화학 기상 증착은 다른 반도체 제조 공정과는 구별된다.Chemical vapor deposition (CVD), which is used in semiconductor device manufacturing processes, decomposes a gaseous compound and then forms a thin film (THIN FILM) or an epilayer (EPITAXIAL LAYER) on a semiconductor substrate by chemical reaction. To form. Chemical vapor deposition is distinguished from other semiconductor fabrication processes because the process of forming a thin film is mainly performed by introducing a gas from outside into a reaction chamber without using a material on a silicon wafer.

유용한 화학 기상 증착 반은은 광범위한 온도 범위(약 100℃~1200℃)에서 일어나며, 인입된 가스를 분해하는 데는 열, 고주파(RADIO FREQUENCY) 전력에 의한 플라즈마 에너지, 레이저 또는 자외선의 광에너지가 이용되며, 반도체 기판의 가열에 의하여 분해된 원자나 분자의 반응을 촉진하거나 형성된 박막의 물리적 성질을 조절하기도 한다.Useful chemical vapor deposition occurs over a wide temperature range (approximately 100 ° C to 1200 ° C), and heat, plasma energy from RADIO FREQUENCY power, or light energy from lasers or ultraviolet light are used to decompose incoming gas. In addition, the reaction of atoms or molecules decomposed by heating of the semiconductor substrate may be promoted or the physical properties of the formed thin film may be controlled.

화학 기상 증착은 공정 중의 반응실의 진공도에 따라 대기압 화학 기상 증착(ATMOSPHERIC PRESSURE CVD)과 저압 또는 감압 화학 기상 증착(LOW PRESSURE CVD)으로 나누어 부르기도 한다.Chemical vapor deposition is sometimes referred to as ATMOSPHERIC PRESSURE CVD and LOW PRESSURE CVD depending on the degree of vacuum in the reaction chamber during the process.

화학 기상 증착 기술은 다음과 같은 여러 장점때문에 반도체 산업에서 빠른 속도로 응용되어 왔다.Chemical vapor deposition technology has been rapidly applied in the semiconductor industry for several advantages, such as:

첫째, 다양한 실리콘 에피택셜층(EPITAXIAL LAYER) 두께와 저항을 얻을 수 있으며, 둘째, 폴리실리콘(POLYSILICON)막, 실리콘 질화막(SILICON NITRIDE), 실리콘 산화막(SILICON OXIDE)을 만들때 낮은 비용으로도 박막을 얻을 수 있으며, 셋째, 실리콘 소자를 보호하기 위한 층으로 이용되는 실리콘 산화막이나 실리콘 질화막의 박막을 비교적 낮은 온도에서도 만들 수 있다.First, various thicknesses and resistances of EPITAXIAL LAYER can be obtained. Second, thin films can be produced at low cost when making polysilicon, silicon nitride, and silicon oxide films. Third, a thin film of a silicon oxide film or a silicon nitride film used as a layer for protecting a silicon device can be made even at a relatively low temperature.

화학 기상 증착으로 얻어지는 박막의 물리 화학적 성질은 증착이 일어나는 기판(비정질, 다결정, 결정)과 증착 조건(온도, 성장 속도, 압력 등)에 의하여 결정된다. 일반적으로 이러한 변수들이 증착되는 원자의 표면 이동 속도에 영향을 미침으로서 막의 구조나 성질에 영향을 미친다.The physicochemical properties of the thin film obtained by chemical vapor deposition are determined by the substrate (amorphous, polycrystalline, crystal) on which the deposition takes place and the deposition conditions (temperature, growth rate, pressure, etc.). In general, these variables affect the structure or properties of the film by affecting the rate of surface movement of the deposited atoms.

이와 같은 화학 기상 증착에 있어서, 상기 대기압 화학 기상증착은, 반도체 웨이퍼가 서셉터(SUSCEPTOR) 위에 평행으로 놓이기 때문에 반도체 웨이퍼의 용량이 작으며, 많은 양의 운반 기체가 필요하게 되고, 그리고 고주파(RADIO FREQUENCY) 발생기의 비용이 많이 들어 유지비가 높은 문제점이 있었다.In such chemical vapor deposition, the atmospheric pressure chemical vapor deposition has a small capacity of the semiconductor wafer, requires a large amount of carrier gas since the semiconductor wafer is placed in parallel on the susceptor, and a high frequency (RADIO). FREQUENCY) There is a problem that the maintenance cost is high because of the high cost of the generator.

따라서 이러한 문제점을 개선하기 위하여 개발된 것이 저압 화학 기상 증착이며 이것은, 반도체 웨이퍼가 수직으로 놓임으로서 반도체 웨이퍼 용량이 많이 증가하게 되며, 사용되는 기체의 양이 또한 많이 감소하고, 그리고 고주파 전력에 의한 유도 가열이 간단한 저항 가열로 바뀌어져 시스템이 값이 저렴하다는 이점을 가지고 있다.Therefore, low pressure chemical vapor deposition was developed to solve this problem, which increases the semiconductor wafer capacity by placing the semiconductor wafer vertically, the amount of gas used is also greatly reduced, and induced by high frequency power. The heating turns into simple resistive heating, which has the advantage that the system is inexpensive.

이와 같은 이점을 가지는 저압 화학 기상 증착 장치의 개략적인 구성도가 제1도에 도시되어 있다.A schematic diagram of a low pressure chemical vapor deposition apparatus having such an advantage is shown in FIG.

제1도를 참조하면 저압 화학 기상 증착 장치는, 세개의 구역으로 이루어진 저항 가열로(HEATING FURNACE; 21)와, 상기 저항 가열로(21) 내에 놓여진 반응실(REACTION CHAMBER; 22)과, 상기 반응실(22) 내에 수직으로 촘촘이 위치하는 반도체 웨이퍼(23)와, 상기 반응실(22) 내로 반도체 웨이퍼(23)를 로드(LOAD) 및 언로드(UNLOAD)시키기 위하여 개폐되며 반응실(22) 내의 낮은 압력을 허용하기 위하여 끝단에 장착되는 진공 봉인인 엔드캡(END CAP; 24)과, 반응 생성물 및 사용되지 않은 기체들을 장치의 외부로 배기(EXHAUST)시키기 위한 진공펌프(25)로 구성된다.Referring to FIG. 1, a low pressure chemical vapor deposition apparatus includes a three-zone HEATING FURNACE 21, a reaction chamber 22 disposed in the resistance furnace 21, and the reaction. The semiconductor wafer 23 is vertically densely positioned in the chamber 22, and is opened and closed to load and unload the semiconductor wafer 23 into the reaction chamber 22 and in the reaction chamber 22. End cap (END CAP) 24, a vacuum seal mounted at the end to allow low pressure, and a vacuum pump 25 for exhausting the reaction product and unused gases to the outside of the device.

그리고 각종 반응 가스(SOURCE GAS)의 공급탱크(26)들과, 상기 공급탱크(26)로 부터의 반응 가스 흐름을 제어하는 가스 제어시스템(GAS CONTROL SYSTEM; 27)이 마련된다.And the supply tanks 26 of various reaction gases (SOURCE GAS), and a gas control system (GAS CONTROL SYSTEM) 27 for controlling the flow of the reaction gas from the supply tank 26 is provided.

이와 같은 구성을 가지는 저압 화학 기상 증착 장치를 이용한 종래의 저압 화학 기상 증착 공정은 다음과 같이 이루어지며, 제2도에는 종래 저압 화학 기상 증착 공정에서의 개략적인 단계별 온도 설정 프로파일(PROFILE) 그래프가 도시되어 있다.A conventional low pressure chemical vapor deposition process using a low pressure chemical vapor deposition apparatus having such a configuration is performed as follows, and FIG. 2 shows a schematic step-by-step temperature setting profile (PROFILE) graph in the conventional low pressure chemical vapor deposition process. It is.

1. 대기(STAND-BY) 단계(1)로서, 반응실(22) 내로 반도체 웨이퍼(SILICON WAFER; 23)를 로드시키기 전에 저압 화학 기상 증착 장치의 초기화 및 안정화를 위한 기본조건을 설정시킨다.1. As STAND-BY step 1, the basic conditions for the initialization and stabilization of the low pressure chemical vapor deposition apparatus are set before loading the semiconductor wafer SILICON WAFER 23 into the reaction chamber 22.

2. 로딩 단계(2)로서, 엔드캡(24)을 열어 가공한 반도체 웨이퍼(23)를 반응실(22) 내로 로드하고, 엔드캡(24)을 닫아 상기 반응실(22)을 밀폐 시킨다.2. In the loading step (2), the end cap 24 is opened to load the processed semiconductor wafer 23 into the reaction chamber 22, and the end cap 24 is closed to seal the reaction chamber 22.

3. 펌핑(PUMPING) 단계(3)로서, 밀폐된 상기 반응실(22) 내부를 펌핑작용에 의하여 내부압력을 저감시킨다.3. Pumping step (3), the internal pressure is reduced by the pumping action inside the sealed reaction chamber (22).

4. 질소 퍼지(N2PURGE) 단계(4)로서, 감압된 상기 반응실(22) 내부를 질소 가스를 주입하여 이것에 의한 불순물 제거를 실시하는 단계로서, 상기 반도체 웨이퍼(23) 로드시 유입된 작업환경 내의 산소(O2), 수분(H2O) 및 기타 오염(CONTAMINATION) 물질을 제거시킨다.4. As a nitrogen purge (N 2 PURGE) step (4), a step of injecting nitrogen gas into the pressure-reduced inside of the reaction chamber 22 to remove impurities therefrom, which is introduced when the semiconductor wafer 23 is loaded. Oxygen (O 2 ), water (H 2 O) and other contaminants in the work environment are removed.

5. 증착(DEPOSITION) 단계(5)로서, 정제된 반응 가스인 SiH2Cl2(DICHLORO SILANE)과 NH3(AMMONIA)를 주입하여 이들의 화학 반응으로 실리콘 질화막을 형성하거나, 또는 SiH4(SILANE)를 주입하여 이것의 열분해(Si+2H2)에 의한 화학 반응으로 폴리 실리콘막을 상기 반도체 웨이퍼(23)상에 형성시킨다. 이때 상기 화학반응은 감압(LOW PRESSURE) 상태하에서 이루어지게 되는데, 이것은 반응 가스의 평균 자유 행로(MEAN FREE PATH)를 길게함으로서 반도체 웨이퍼 상에서의 박막 균일도(UNIFORMITY)를 향상시키고, 또한 화학 반응이, 가열된 반도체 웨이퍼 표면에서 일어나고 다시 안정된 위치(SITE)의, 즉 에너지 준위가 낮은 곳의 반도체 웨이퍼 표면으로 이동(MIGRATION)하는 비균질 반응(HETEROGENEOUS REACTION)을 유도하여 막표면을 고르게 해 결과적으로 좋은 막질을 형성하기 위한 것이다.5. DEPOSITION In step (5), SiH 2 Cl 2 (DICHLORO SILANE) and NH 3 (AMMONIA), which are purified reaction gases, are injected to form a silicon nitride film by chemical reaction thereof, or SiH 4 (SILANE). ) And a polysilicon film is formed on the semiconductor wafer 23 by a chemical reaction by thermal decomposition thereof (Si + 2H 2 ). At this time, the chemical reaction is performed under a low pressure state, which increases the average free path of the reaction gas to improve the uniformity of the thin film on the semiconductor wafer, and also the chemical reaction is heated. Induces a heterogeneous reaction that occurs on the surface of the semiconductor wafer and then migrates to the semiconductor wafer surface at a stable position (ie, low energy level), resulting in an even film surface resulting in a good film quality. It is to.

6. 제1순환 퍼지(CYCLE PURGE) 단계(6)로서, 원하는 박막 증착이 종료된 반응실(22) 내로 질소 가스를 주입하여, 반응실(22) 내부 압력을 대기압으로 승압시킨다.6. As a first cycle purge step 6, nitrogen gas is injected into the reaction chamber 22 where desired thin film deposition is completed, and the pressure inside the reaction chamber 22 is elevated to atmospheric pressure.

7. 언로딩 단계(7)로서, 엔드캡(24)을 열고서 상기 반도체 웨이퍼(23)를 언로드하여 저압 화학 기상 증착 공정을 완료시킨다.7. As unloading step 7, the end cap 24 is opened to unload the semiconductor wafer 23 to complete the low pressure chemical vapor deposition process.

8. 제2순환 퍼지 단계(8)로서, 상기 반도체 웨이퍼(23) 언로드 후 반응실(22) 내에 잔존하는 불필요한 가스 및 생성물들을 질소 가스를 이용하여 세정(CLEANING)한다.8. In the second circulation purge step 8, after unloading the semiconductor wafer 23, unnecessary gases and products remaining in the reaction chamber 22 are cleaned using nitrogen gas.

그러나 제2도의 종래 저압 화학 기상 증착 공정에서의 단계별 온도 설정 프로파일 그래프를 참조 하여 보면, 상기 반응실 내의 온도는 공정 개시 단계인 대기 단계에서 부터 증착 온도가 설정되어 공정 완료 단계인 언로딩 단계까지 일정하게 유지되고 있다. 즉, 실리콘 질화막 증착의 경우는 650~900℃로, 폴리 실리콘막 증착의 경우는 610~640℃로 대기 단계에서 부터 반응실 내의 온도가 설정되게 된다.However, referring to the step-by-step temperature setting profile graph in the conventional low pressure chemical vapor deposition process of FIG. 2, the temperature in the reaction chamber is constant from the standby step, which is the start of the process, to the unloading step, where the deposition temperature is set. Is maintained. That is, in the case of silicon nitride film deposition, the temperature in the reaction chamber is set from 650 to 900 ° C., and in the case of poly silicon film deposition, 610 to 640 ° C. from the standby stage.

이와 같이 반응실 내부가 대기 단계에서 부터 증착 온도인 고온으로 유지되고 있는 상태에서 반도체 웨이퍼의 로딩이 실시되고, 이에 따라 반응실 내로 작업환경 내의 산소, 수분 및 기타 오염 물질이 같이 인입되게 된다.As such, the semiconductor wafer is loaded while the inside of the reaction chamber is maintained at a high temperature, which is a deposition temperature, from the atmospheric stage, thereby introducing oxygen, moisture, and other contaminants in the working environment into the reaction chamber.

반응실 내로 인입된 작업환경 내의 산소, 수분 및 기타 오염 물질은, 고온과 대기압 상태하에 있는 반응실 내에서 즉각적으로 이것들 자체적으로 화학적인 균질반응(HOMOGENEOUS REACTION)을 일으켜 상기 반도체 웨이퍼 상에 이상 반응물을 형성시키는 문제점을 유발시키게 된다. 제3도에는 이상 반응물의 예로서 폴리실리콘막 증착에서 발생되는 반구형 표면 돌출 결점(DEFECT)의 주사형 전자 현미경(SCANNING ELECTRON MICROSCOPE) 사진을 나타내 보였다.Oxygen, moisture, and other contaminants in the working environment introduced into the reaction chamber immediately cause their own homogeneous reactions in the reaction chamber under high temperature and atmospheric pressure to cause abnormal reactions on the semiconductor wafer. Causing problems. 3 shows a scanning electron microscope (SCANNING ELECTRON MICROSCOPE) photograph of the hemispherical surface protruding defect (DEFECT) generated in polysilicon film deposition as an example of the abnormal reactant.

이렇게 형성된 이상 반응물은 씨앗(SEED)으로 작용하게 되어 후속 공정에서의 점층적인 불량을 유발시켜 배선의 단락(SHORT)과 단선(OPEN) 또는 불순물 이온 주입시 방해물(BLOCK)로 작용하게 되고, 결과적으로 반도체 장치의 수율(YIELD) 하락과 전기적인 특성 불량을 가져오게 된다.The abnormal reactants thus formed act as seeds and cause gradual defects in subsequent processes, resulting in short circuits and disconnection of wires or blockages when impurity ions are implanted. This results in a lower yield of the semiconductor device (YIELD) and poor electrical characteristics.

이와 같은 문제점을 해결하기 위하여 본 발명의 목적은, 반도체 웨이퍼의 로딩 단계에서 발생할 수 있는 원하지 않는 이상 화학 반응을 억제하여 불량이 없는 안정된 박막을 형성시켜 반도체 제품의 수율과 품질을 향상시키기 위한 반도체 장치 제조 방법을 제공하는 것이다.In order to solve the above problems, an object of the present invention is to suppress the undesired chemical reaction that may occur in the loading step of the semiconductor wafer to form a stable thin film without defects to improve the yield and quality of semiconductor products It is to provide a manufacturing method.

상기의 목적을 달성하기 위하여 본 발명은, 반도체 웨이퍼상에 박막을 형성시키기 위하여 반응 조건을 초기화시키는 대기 단계와, 상기 반도체 웨이퍼를 로드하는 로딩 단계와, 반응실 내부의 감압과 불순물 제거를 위한 펌핑 및 퍼지 단계와, 막질 형성을 위한 증착 단계와, 반응실 내부의 승압을 위한 제1순환 퍼지 단계와, 반도체 웨이퍼를 언로드하는 언로딩 단계와, 그리고 언로딩 후 반응실 내부를 세정하는 제2순환 퍼지 단계를 포함하는 저압 화학기상 증착 공정에 있어서, 상기 퍼지 단계, 막질 형성을 위한 증착 단계 및 제1순환 퍼지 단계에서의 반응실 내부 온도가 다른 단계들에 비하여 상대적으로 높게 설정되며 소정시간 향상성을 유지하도록 되는 것을 그 특징으로 한다.In order to achieve the above object, the present invention, the standby step of initializing the reaction conditions to form a thin film on the semiconductor wafer, the loading step of loading the semiconductor wafer, pumping for decompression and impurities removal inside the reaction chamber And a purge step, a deposition step for forming a film, a first circulation purge step for boosting the inside of the reaction chamber, an unloading step for unloading the semiconductor wafer, and a second circulation step for cleaning the inside of the reaction chamber after unloading. In the low pressure chemical vapor deposition process including a purge step, the internal temperature of the reaction chamber in the purge step, the deposition step for forming the film, and the first circulation purge step is set relatively high compared to the other steps and improves the predetermined time. It is characterized in that to be maintained.

구체적인 실시 유형으로서, 장치를 초기화하는 대기 단계 및 반도체 웨이퍼를 반응실 내부로 로드할 때의 로딩 단계에서는 반응실 내의 온도를 300~450℃로 설정하고, 상기 반도체 웨이퍼를 반응실 내에 로드시킨 후, 펌핑을 시작하는 단계인 펌핑 단계에서 부터 질소 퍼지 단계까지 온도를 5~10℃/min의 상승율로 상승시키며, 이후 질소 퍼지 단계 및 정제된 반응 가스를 주입하여 원하는 화학 반응을 일으켜 박막을 형성시키는 증착 단계와 반응실 내의 압력을 대기압을 승압시키는 순환 퍼지 단계까지 증착 온도, 즉 실리콘 질화막 증착의 경우 650~900℃로, 폴리실리콘막 증착의 경우 610~640℃로 설정시킨다.As a specific embodiment, in the waiting step of initializing the device and the loading step when loading the semiconductor wafer into the reaction chamber, the temperature in the reaction chamber is set to 300 to 450 ° C., and the semiconductor wafer is loaded into the reaction chamber, The temperature is increased from 5 to 10 ° C./min from the pumping step, which starts the pumping step, to the nitrogen purge step, and then the nitrogen purge step and the purified reaction gas are injected to cause a desired chemical reaction to form a thin film. The pressure in the step and the reaction chamber is set to a deposition temperature, ie, 650-900 ° C. for silicon nitride film deposition, and 610-640 ° C. for polysilicon film deposition, until a cyclic purge step of raising the atmospheric pressure.

박막 형성이 완료되어 반응실 내이 반도체 웨이퍼를 언로드 하는 언로딩 단계와 제2순환 퍼지 단계까지 온도를 3~7℃/min의 하강율로 하강시켜 초기의 대기 단계인 300~450℃까지 하강시킨다.After the thin film is formed, the temperature is lowered to a lower rate of 3-7 ° C./min until the unloading step of unloading the semiconductor wafer and the second circulation purge step in the reaction chamber to lower the initial atmospheric step, 300-450 ° C.

여기에서 상기 대기 단계 및 로딩 단계에서 반응실 내의 온도 상한값을 500℃를 초과하여 설정하게 되면 목적한 바르 이룰 수 없게 되며, 또한 온도의 하한값을 300℃ 미만으로 설정하게 되며 재현성의 감소로 생산성이 낮아지는 문제점이 있게 된다. 그리하여 그 적정값은 300~450℃의 범위를 가지게 된다.Here, if the upper limit of the temperature in the reaction chamber is set above 500 ° C. in the waiting step and the loading step, the desired value cannot be achieved, and the lower limit of the temperature is set below 300 ° C. and the productivity is low due to the reduction of reproducibility. There is a problem with losing. Thus, the appropriate value is in the range of 300 ~ 450 ℃.

그리고 상기 펌핑 단계에서 부터 질소 퍼지 단계까지의 온도 상승율을 5~10℃/min 이상으로 하게 되면 설정된 증착 온도까지 안정화되는데의 소요시간이 과도하게 걸리며, 그 이하로 하게 되면 생산성 저하의 문제가 따르게 된다.In addition, if the temperature increase rate from the pumping step to the nitrogen purge step is 5 to 10 ° C./min or more, the time required for stabilization to the set deposition temperature is excessively increased. .

아울러 언로딩 단계와 제2순환 퍼지 단계에서의 온도 하가율을 3~7℃/min 이상으로 하여 급속하게 실시하며 좋지만, 이것은 장치에 이상을 초래하기 쉬우며, 그 이하로 하면 역시 생산성 저하의 문제가 대두된다.In addition, the temperature lowering rate in the unloading step and the second circulation purge step is more than 3-7 ° C./min, which is good. However, this is likely to cause an abnormality in the apparatus. Is emerging.

이하 예시된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the illustrated drawings.

제4도에는 본 발명에 의한 저압 화학 기상 증착 공정에서의 단계별 온도 설정 프로파일 그래프가 개략적으로 도시되어 있다.Figure 4 schematically shows a step-by-step temperature setting profile graph in the low pressure chemical vapor deposition process according to the present invention.

이를 참조하며 본 발명에 의한 반도체 장치 제조 방법은 다음과 같이 이루어진다.Referring to this, the semiconductor device manufacturing method according to the present invention is performed as follows.

11. 대기 단계(11)로서, 반응실(22) 내로 반도체 웨이퍼(23)를 로드 시키기 전에 저압 화학 기상 증착 장치의 초기화 및 안정화를 위한 기본조건을 설정하며, 온도는 300~450℃로 설정된다.11. As the standby step 11, basic conditions for the initialization and stabilization of the low pressure chemical vapor deposition apparatus are set before loading the semiconductor wafer 23 into the reaction chamber 22, and the temperature is set to 300 to 450 캜. .

12. 로딩 단계(12)로서, 300~450℃의 온도로 유지되고 있는 반응실(22)의 엔드캡(24)을 열어 가공할 반도체 웨이퍼(23)를 반응실(22) 내로 로드하고, 엔드캡(24)을 닫아 상기 반응실(22)을 밀폐 시킨다.12. As the loading step 12, the end cap 24 of the reaction chamber 22 maintained at a temperature of 300 to 450 DEG C is opened to load the semiconductor wafer 23 to be processed into the reaction chamber 22, and the end The cap 24 is closed to seal the reaction chamber 22.

13. 펌핑 단계(13)로서, 밀폐된 상기 반응실(22) 내부를 펌핑작용에 의하여 내부압력을 저감시키면서, 반응실(22) 내의 온도 상승율을 5~10℃/min로 하여 실리콘 질화막 증착의 경우 650~900℃까지, 폴리실리콘막 증착의 경우 610~640℃까지 상승시킨다.13. In the pumping step 13, while reducing the internal pressure by the pumping action inside the sealed reaction chamber 22, the temperature rise rate in the reaction chamber 22 is set to 5 to 10 ° C / min to In the case of 650 ~ 900 ℃, polysilicon film deposition is raised to 610 ~ 640 ℃.

14. 질소 퍼지 단계(14)로서, 감압된 상기 반응실(22) 내부에 질소 가스를 주입하여 질소 분위기를 유지시킴으로서, 반도체 웨이퍼(23) 로드시 유입되어 반응실(22) 내에 잔존하는 산소(O2), 수분(H2O) 및 기타 오염 물질 등 불순물을 제거한다. 이때 반응실(22) 내의 온도는 실리콘 질화막 또는 폴리실리콘막의 증착 온도에 도달됨으로서 반응 가스에 의한 막질형성 분위기가 활성화된다.14. As the nitrogen purge step 14, by injecting nitrogen gas into the pressure-reduced reaction chamber 22 to maintain a nitrogen atmosphere, oxygen flowing into the semiconductor wafer 23 and remaining in the reaction chamber 22 ( Remove impurities such as O 2 ), moisture (H 2 O) and other contaminants. At this time, the temperature in the reaction chamber 22 reaches the deposition temperature of the silicon nitride film or the polysilicon film, thereby activating the film-forming atmosphere by the reaction gas.

15. 증착 단계(15)로서, 살리콘 질화막 또는 폴리실리콘막의 증착 온도로 유지되고 있는 상기 반응실(22) 내부로 정제된 반응 가스인 SiH2Cl2(DICHLORO SILANE)과 NH3(AMMONIA)를 주입하여 이들의 화학 반응으로 실리콘 질화막을 형성시키거나, 또는 SiH4(SILANE)을 주입하여 이것의 열분해에 의한 화학 반응에 의하여 폴리실리콘막을 상기 반도체 웨이퍼(23) 상에 형성시킨다. 이때 상기 화학 반응은 감압 상태하에서 이루어지며, 이것은 반응 가스의 평균 자유 행로를 길게하여 화학 반응이, 가열된 반도체 웨이퍼(23) 표면에서 일어나고 다시 안정된 위치의, 즉 에너지 준위가 낮은 곳의 반도체 웨이퍼(23) 표면으로 이동하는 비균질 반응을 유도하여 막표면을 고르게 형성하기 위한 것이다.15. As the deposition step 15, SiH 2 Cl 2 (DICHLORO SILANE) and NH 3 (AMMONIA), which are purified reaction gases into the reaction chamber 22 maintained at the deposition temperature of the silicon nitride film or the polysilicon film, are deposited. Injecting to form a silicon nitride film by their chemical reaction, or SiH 4 (SILANE) is injected to form a polysilicon film on the semiconductor wafer 23 by a chemical reaction by thermal decomposition thereof. At this time, the chemical reaction takes place under a reduced pressure state, which lengthens the average free path of the reaction gas so that the chemical reaction takes place on the surface of the heated semiconductor wafer 23 and is again at a stable position, i.e., where the energy level is low. 23) To induce a heterogeneous reaction that migrates to the surface to form the film surface evenly.

16. 제1순환 퍼지 단계(16)로서, 원하는 박막의 증착이 종료된 상태에서 반응실(22) 내부로 질소 가스 등을 주입하여 그 내부 압력을 대기압으로 승압시킨다. 이후 반응실(22)의 내의 온도를 3~7℃/min의 하강율로 하강시킨다.16. As the first circulating purge step 16, nitrogen gas or the like is injected into the reaction chamber 22 in a state where deposition of the desired thin film is completed, and the internal pressure is increased to atmospheric pressure. Thereafter, the temperature in the reaction chamber 22 is lowered at a rate of 3-7 ° C./min.

17. 언로딩 단계(17)로서, 온도 3~7℃/min의 하강율로 하강하고 있는 상기 반응실(22) 내부로 부터 엔드캡(24)을 열고서 원하는 박막이 형성된 반도체 웨이퍼(23)를 언로드하여 저압 화학 기상 증착 공정을 완료시킨다.17. As the unloading step 17, the semiconductor wafer 23 in which the desired thin film is formed by opening the end cap 24 from the inside of the reaction chamber 22 which is descending at a temperature of 3-7 ° C./min. Unload to complete the low pressure chemical vapor deposition process.

18. 온도 하강(TEMPERATURE RAMP DOWN) 및 제2순환 퍼지 단계(18)로서, 반도체 웨이퍼(23)를 언로드 시킨 후 반응실(22) 내의 온도를 계속하여 3~7℃/min의 하강율로 초기의 대기 단계(11)인 300~450℃까지 하강시킨다. 이와 동시에 반응실(22) 내부에 잔존하는 불필요한 가스 및 반응 생성물들을 질소 가스를 주입하여 세정한다.18. TEMPERATURE RAMP DOWN and the second circulating purge step 18, after unloading the semiconductor wafer 23, the temperature in the reaction chamber 22 is continued and the initial rate is lowered at a rate of 3-7 ° C./min. It is lowered to 300-450 degreeC which is the waiting step 11. At the same time, nitrogen gas is cleaned of unnecessary gas and reaction products remaining in the reaction chamber 22.

여기에서 박막형성이 종료된 반도체 웨이퍼를 언로드시킬때의 온도 설정은, 박막형성 후에는 작업환경 내의 산소, 수분 및 기타 오염 물질에 의한 화학 반응물의 생성이 매우 적으며, 또한 습식세정 공정이 있어 그리 중요하지 않다.Here, the temperature setting when unloading the semiconductor wafer after thin film formation is very low, and after the thin film formation, the generation of chemical reactants due to oxygen, moisture and other contaminants in the working environment is very small, and there is a wet cleaning process. It doesn't matter.

이와 같은 구성으로 이루어지는 본 발명에 의한 반도체 장치 제조 방법의 작용은 다음과 같다.The operation of the semiconductor device manufacturing method according to the present invention having such a configuration is as follows.

반응실 내로 반도체 웨이퍼를 로드 시키기 전에 저압 화학 기상 증착 장치의 초기화 및 안정화를 위한 기본조건을 설정하는 대기 단계와 반도체 웨이퍼를 로드하는 로딩 단계에서, 반응실 내부 온도를 300~450℃로 낮추어 설정함으로서 저압 화학 기상 증착 공정 초기의 로딩 단계에서 발생할 수 있는 이상 화학 반응을 억제시키게 된다.In the standby step of setting the basic conditions for the initialization and stabilization of the low pressure chemical vapor deposition apparatus before loading the semiconductor wafer into the reaction chamber and the loading step of loading the semiconductor wafer, the temperature inside the reaction chamber is lowered to 300 to 450 ° C. It suppresses anomalous chemical reactions that may occur in the loading stage early in the low pressure chemical vapor deposition process.

이상에서와 같은 본 발명에 의한 반도체 제조 방법을 수평식 저압 화학 기상 증팍 장치에 적용하여 실리콘 질화막으로 실험한 적용전과 적용후의 결점 발생 결과는 다음과 같으며, 여기에서 결점의 크기는 0.2~0.5μm와 0.5~5.0μm로 두개의 군(GROUP)으로 분류하였고 자료 수집은 일개월을 기준으로 하였다.The results of the defects before and after the application of the semiconductor manufacturing method according to the present invention as described above in the horizontal low pressure chemical vapor deposition apparatus experimented with a silicon nitride film are as follows, where the size of the defects is 0.2 to 0.5 μm. And 0.5 ~ 5.0μm were divided into two groups. Data collection was based on one month.

적용전:Before application:

① 0.2~0.5μm 크기의 결점군;① group of defects of 0.2 ~ 0.5μm in size;

최고:2876개, 최저:1156개, 범위:1720개.Highest: 2876, Lowest: 1156, Range: 1720.

② 0.5~5.0μm 크기의 결점군;② group of defects of 0.5 ~ 5.0μm in size;

최고:575개, 최저:161개, 범위:414개.Highest: 575, Lowest: 161, Range: 414.

적용후:After application:

③ 0.2~0.5μm 크기의 결점군;③ group of defects of 0.2-0.5 μm in size;

최고:208개, 최저:12개, 범위:196개.Highest: 208, Lowest: 12, Range: 196.

④ 0.5~5.0μm 크기의 결점군;④ group of defects of size 0.5-5.0 μm;

최고:148개, 최조:2개, 범위:146개.Maximum: 148, maximum: 2, range: 146.

명백히 두개의 크기의 결점군 갯수가 본 발명의 적용후에 감소하였으며, 그 산포도 감소하였다. 그리고 이것은 0.2~0.5μm 크기의 결점군에서 더 큰 효과를 보이고 있다.Obviously, the number of defect groups of two sizes decreased after the application of the present invention, and its spread was also reduced. And this is more effective in the 0.2 ~ 0.5μm defect group.

폴리실리콘막의 경우에는, 현용중인 결점 카운팅(PARTICLE COUNTING) 계측기로는 폴리실리콘막이 난반사 및 그레인(GRAIN) 등으로 인하여 상기 결점의 갯수, 특히 미세한 크개의 결점의 갯수를 세는 것은 불가능하지만, 현미경(MICROSCOPE)을 사용함으로서 개략적인 갯수의 판별이 가능하다. 이러한 방법을 통하여 관찰결과 폴리실리콘막에서의 이상 반응물인 결점은 검출되지 않았다.In the case of polysilicon film, it is not possible to count the number of defects, especially the fine size of defects due to diffuse reflection and grain, by using a PARTICLE COUNTING measuring instrument. ) Can be used to determine the approximate number. As a result of observation through this method, no defects that were abnormal reactants in the polysilicon film were detected.

본 발명은 비록 이상에서와 같은 실시예에 관련하여 기술되었지만, 한정되지 않으며 본 발명의 범주와 사상에서 벗어남이 없는 여러가지의 변형과 수정이 이루어질 수 있다.Although the present invention has been described in connection with the above embodiments, various modifications and changes may be made without departing from the scope and spirit of the present invention.

이상 설명한 바와 같이 본 발명에 의하면, 반도체 웨이퍼의 로딩 단계에서 발생할 수 있는 원하지 않는 이상 화학 반응을 억제하여 불량이 없는 안정된 박막을 형성시켜 반도체 제품의 수율과 품질을 향상시킬 수 있는 반도체 장치 제조 방법을 제공하게 된다.As described above, according to the present invention, there is provided a method of manufacturing a semiconductor device capable of improving the yield and quality of a semiconductor product by forming a stable thin film free of defects by suppressing undesired chemical reactions that may occur during the loading step of the semiconductor wafer. Will be provided.

Claims (4)

반도체 웨이퍼 상에 박막을 형성시키기 위하여 반응 조건을 초기화시키는 대기 단계와, 상기 반도체 웨이퍼를 로드하는 로딩 단계와, 반응실 내부의 감압을 위한 펌핑 단계와, 반응실 내부의 불순물 제거를 위한 퍼지 단계와, 상기 반도체 웨이퍼 상에 막질 형성인 증착 단계와, 반응실 내부의 승압을 위한 제1순환 퍼지 단계와, 반도체 웨이퍼를 언로드하는 언로딩 단계와, 언로딩 후 반응실 내부를 세정하는 제2순환 퍼지 단계를 포함하는 저압 화학 기상 증착 공정에 있어서,A standby step of initializing reaction conditions to form a thin film on a semiconductor wafer, a loading step of loading the semiconductor wafer, a pumping step for depressurizing the inside of the reaction chamber, a purge step for removing impurities in the reaction chamber, And a deposition step of forming a film on the semiconductor wafer, a first circulation purge step for boosting the pressure inside the reaction chamber, an unloading step for unloading the semiconductor wafer, and a second circulation purge for cleaning the reaction chamber inside after the unloading. In a low pressure chemical vapor deposition process comprising the steps of: 상기 대기 및 로딩 단계의 반응실 내부 온도를 상기 반응실 내부의 불순물 제거를 위한 퍼지 단계 내지 제2순환 퍼지 단계의 반응실 내부 온도보다 낮게 유지하는 것을 특징으로 하는 반도체 장치 제조 방법.And maintaining the internal temperature of the reaction chamber in the atmospheric and loading steps below the internal temperature of the reaction chamber in the purge step to the second circulation purge step for removing impurities in the reaction chamber. 제1항에 있어서,The method of claim 1, 상기 대기 단계 및 로딩 단계에서 상기 반응실 내부의 온도를 300~500℃, 바람직하게는 300~450℃로 유지하는 것을 특징으로 하는 반도체 장치 제조 방법.The method of manufacturing a semiconductor device, characterized in that for maintaining the temperature inside the reaction chamber at 300 ~ 500 ℃, preferably 300 ~ 450 ℃ in the waiting step and the loading step. 제1항에 있어서,The method of claim 1, 상기 반도체 웨이퍼(23)를 반응실(22) 내에 로드시킨 후, 상기 펌핑 단계(13)에서 질소 퍼지 단계(14)까지 상기 반응실(22) 내의 온도를 5~10℃/min의 상승율로 높이는 것을 특징으로 하는 반도체 장치 제조 방법.After loading the semiconductor wafer 23 into the reaction chamber 22, the temperature in the reaction chamber 22 from the pumping step 13 to the nitrogen purge step 14 to increase the rate of 5 ~ 10 ℃ / min A semiconductor device manufacturing method characterized by the above-mentioned. 제1항 내지 제3항에 있어서,The method according to claim 1, wherein 상기 막질을 증착한 이후, 상기 언로딩 단계(17)와 온도 하강 및 제2순환 퍼지 단계(18)까지 상기 반응실(22) 내의 온도를 3~7℃/min의 하강율로 낮추는 것을 특징으로 하는 반도체 장치 제조 방법.After depositing the film, the temperature in the reaction chamber 22 until the unloading step 17 and the temperature drop and the second circulation purge step 18 are lowered to a rate of 3-7 ° C./min. Semiconductor device manufacturing method.
KR1019920022930A 1992-11-30 1992-11-30 Method for manufacturing semiconductor devices KR100269279B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920022930A KR100269279B1 (en) 1992-11-30 1992-11-30 Method for manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920022930A KR100269279B1 (en) 1992-11-30 1992-11-30 Method for manufacturing semiconductor devices

Publications (2)

Publication Number Publication Date
KR940012489A KR940012489A (en) 1994-06-23
KR100269279B1 true KR100269279B1 (en) 2000-10-16

Family

ID=19344398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920022930A KR100269279B1 (en) 1992-11-30 1992-11-30 Method for manufacturing semiconductor devices

Country Status (1)

Country Link
KR (1) KR100269279B1 (en)

Also Published As

Publication number Publication date
KR940012489A (en) 1994-06-23

Similar Documents

Publication Publication Date Title
US6338874B1 (en) Method for multilayer CVD processing in a single chamber
US6197694B1 (en) In situ method for cleaning silicon surface and forming layer thereon in same chamber
US6348420B1 (en) Situ dielectric stacks
US5217501A (en) Vertical wafer heat treatment apparatus having dual load lock chambers
CA1141870A (en) Method for forming an insulating film on a semiconductor substrate surface
KR100870246B1 (en) Semiconductor device manufacturing method and substrate treating apparatus
US7105055B2 (en) In situ growth of oxide and silicon layers
US6444277B1 (en) Method for depositing amorphous silicon thin films onto large area glass substrates by chemical vapor deposition at high deposition rates
US20020036066A1 (en) Method and apparatus for processing substrates
KR20010093751A (en) Semiconductor manufacturing method, substrate processing method and semiconductor manufacturing apparatus
EP1393361A2 (en) Low temperature load and bake
KR20070057720A (en) In situ growth of oxide and silicon layers
US6537876B2 (en) Method of manufacturing a semiconductor capacitor having a hemispherical grain layer using a dry cleaning process
Lee et al. Silicon epitaxial growth by rapid thermal processing chemical vapor deposition
US20040163677A1 (en) Heat treatment apparatus and cleaning method of the same
KR100269279B1 (en) Method for manufacturing semiconductor devices
WO2001061736A1 (en) Method of processing wafer
JP2012204691A (en) Manufacturing method of semiconductor device and substrate processing device
KR100348833B1 (en) A manufacturing process for a semiconductor device
US6531415B1 (en) Silicon nitride furnace tube low temperature cycle purge for attenuated particle formation
JP4218360B2 (en) Heat treatment apparatus and heat treatment method
KR19980021208A (en) Chemical vapor deposition equipment
JP5355514B2 (en) Semiconductor manufacturing method, substrate processing method, and substrate processing apparatus
KR100303918B1 (en) Equipment for manufacturing capacitor of semiconductor device and method for fabricating capacitor using thereof
JPH07153695A (en) Method of forming film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee