KR100269153B1 - Circuit for recognizing substrate location - Google Patents

Circuit for recognizing substrate location Download PDF

Info

Publication number
KR100269153B1
KR100269153B1 KR1019970082134A KR19970082134A KR100269153B1 KR 100269153 B1 KR100269153 B1 KR 100269153B1 KR 1019970082134 A KR1019970082134 A KR 1019970082134A KR 19970082134 A KR19970082134 A KR 19970082134A KR 100269153 B1 KR100269153 B1 KR 100269153B1
Authority
KR
South Korea
Prior art keywords
signal
output
user
circuit
selection output
Prior art date
Application number
KR1019970082134A
Other languages
Korean (ko)
Other versions
KR19990061843A (en
Inventor
기종일
박상곤
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970082134A priority Critical patent/KR100269153B1/en
Publication of KR19990061843A publication Critical patent/KR19990061843A/en
Application granted granted Critical
Publication of KR100269153B1 publication Critical patent/KR100269153B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316Testing of analog circuits

Abstract

PURPOSE: A circuit for recognizing a position of a board is provided to recognize whether circuit boards are inserted into pertinent slots before an examination is proceeded with. CONSTITUTION: A board recognizing circuit comprises a plurality of comparing parts(31,32,33), a selection output part(34) and detecting parts(35,36). The plurality of comparing parts(31,32,33) judge whether slot number data(312,322,332) of respective slots are corresponding to reference addresses(311,321,331). The selection output part(34) selectively passes a signal that a user designates among output signal sent from the comparing parts(31,32,33). The detecting parts(35,36) detect the signal from the selection output part(34) in a consecutive manner according to a confirm signal of the user.

Description

기판 위치 인식 회로Board Position Recognition Circuit

본 발명은 기판 위치 인식 회로에 관한 것으로서, 보다 상세하게는, 회로 기판의 검사 공정에 있어서 검사용 슬롯에 해당되는 회로 기판이 제위치에 삽입되어 있는지를 인식하기 위한 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate position recognition circuit, and more particularly, to a circuit for recognizing whether a circuit board corresponding to an inspection slot is inserted into a position in a circuit board inspection step.

도 1에는 종래의 한 기판 위치 인식 회로가 도시되어 있다. 도 1을 참조하면, 단순히 디지털 비교기(13)를 사용하여 어드레스(11)와 기판 지정(Identification) 번호(12)가 비교됨을 알 수 있다. 여기서 어드레스(11)는 사용자가 해당되는 슬롯의 기판에 대하여 설정해 놓은 기판 지정 번호를 의미한다. 기판 지정 번호(12)는 해당되는 회로 기판의 DIP(Dual In Port) 스위치 등에 의하여 출력되는 데이터이다. 디지털 비교기(13)는 어드레스(11)와 기판 지정 번호(12)가 서로 같은지를 비교하여 그 결과 신호를 출력한다.1 shows a conventional substrate position recognition circuit. Referring to FIG. 1, it can be seen that the address 11 and the substrate identification number 12 are simply compared using the digital comparator 13. In this case, the address 11 means a substrate designation number set by the user for the substrate of the corresponding slot. The board designation number 12 is data output by a DIP (Dual In Port) switch or the like of the circuit board. The digital comparator 13 compares whether the address 11 and the substrate designation number 12 are equal to each other and outputs a signal as a result.

도 2에는 종래의 다른 한 기판 위치 인식 회로가 도시되어 있다. 도 2를 참조하면, 단순히 디지털 비교기(13)를 사용하여 어드레스(21)와 슬롯 번호(22)가 비교됨을 알 수 있다. 여기서 어드레스(21)는 사용자가 해당되는 슬롯(24)에 대하여 설정해 놓은 슬롯 번호를 의미한다. 슬롯 번호(22)는 슬롯(22)에 해당되는 회로 기판이 삽입된 경우에 발생되는 데이터이다. 디지털 비교기(13)는 어드레스(21)와 슬롯 번호(22)가 서로 같은지를 비교하여 그 결과 신호를 출력한다.Figure 2 shows another conventional substrate position recognition circuit. Referring to FIG. 2, it can be seen that the address 21 and the slot number 22 are simply compared using the digital comparator 13. Here, the address 21 means a slot number set by the user for the corresponding slot 24. The slot number 22 is data generated when a circuit board corresponding to the slot 22 is inserted. The digital comparator 13 compares whether the address 21 and the slot number 22 are equal to each other and outputs a result signal.

상기 디지털 비교기(도 1의 13, 도 2의 23)로부터의 결과 신호는 해당되는 회로 기판의 검사 과정에서 직접 활용된다. 따라서, 검사 장치의 사용자는 해당되는 회로 기판의 기능 검사가 수행된 후에 그 결과에 의하여 회로 기판이 제위치의 슬롯에 삽입되어 있는지를 알 수 있다. 이에 따라, 회로 기판이 제위치의 슬롯에 삽입되지 않은 경우에도 검사가 수행되므로 다음과 같은 문제점들이 발생될 수 있다. 첫째, 검사의 정확도 및 정밀도가 떨어진다. 둘째, 불필요한 재검사 시간이 요구된다. 셋째, 오동작에 의하여 회로 기판 및 검사 장치가 고장날 수도 있다.The resulting signal from the digital comparator (13 in FIG. 1, 23 in FIG. 2) is directly utilized in the inspection process of the corresponding circuit board. Thus, the user of the inspection apparatus can know whether the circuit board is inserted into the slot in place by the result after the functional test of the circuit board is performed. Accordingly, since the inspection is performed even when the circuit board is not inserted into the slot in place, the following problems may occur. First, the accuracy and precision of the test is poor. Second, unnecessary retest time is required. Third, malfunctions may cause circuit boards and inspection devices to fail.

본 발명의 목적은 회로 기판들의 기능 검사가 수행되기 전에 회로 기판들이 제위치의 슬롯에 삽입되어 있는지를 인식할 수 있게 하는 기판 위치 인식 회로를 제공하는 것이다.It is an object of the present invention to provide a substrate position recognition circuit which makes it possible to recognize whether circuit boards are inserted into a slot in place before a functional check of the circuit boards is performed.

도 1은 종래의 한 기판 위치 인식 회로를 나타낸 블록도이다.1 is a block diagram showing a conventional substrate position recognition circuit.

도 2는 종래의 다른 한 기판 위치 인식 회로를 나타낸 블록도이다.Figure 2 is a block diagram showing another conventional substrate position recognition circuit.

도 3은 본 발명에 따른 기판 위치 인식 회로를 나타낸 블록도이다.3 is a block diagram showing a substrate position recognition circuit according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

31, 32, 33...비교부, 34...선택 출력부,31, 32, 33 ... comparative, 34 ... optional output,

35, 36...검출부, 313, 323, 333...디지털 비교기,35, 36 ... detector, 313, 323, 333 ... digital comparator,

314, 324, 334...컬렉터 개방형 버퍼, 35...OR 게이트,314, 324, 334 ... collector open buffer, 35 ... OR gate,

36...플립플롭, 311, 321, 331...기준 어드레스,36 ... flip-flop, 311, 321, 331 ... reference address,

37...복합 슬롯,37 ... composite slot,

312, 322, 332...슬롯 번호 데이터.312, 322, 332 ... Slot number data.

상기 목적을 이루기 위한 본 발명의 기판 위치 인식 회로는 복수의 비교부들, 선택 출력부 및 검출부를 포함한다. 상기 복수의 비교부들은, 각각의 회로 기판이 삽입되는 각각의 슬롯으로부터의 슬롯 번호 데아터가 기준 어드레스와 일치하는지를 판단한다. 상기 선택 출력부는, 상기 각각의 비교부로부터의 출력 신호들 중에서 사용자가 지정한 신호를 선택적으로 통과시킨다. 상기 검출부는, 사용자로부터의 확인 신호에 따라 상기 선택 출력부로부터의 신호를 순차적으로 검출한다.The substrate position recognition circuit of the present invention for achieving the above object includes a plurality of comparison units, a selection output unit and a detection unit. The plurality of comparison units determine whether the slot number data from each slot into which each circuit board is inserted coincides with the reference address. The selection output unit selectively passes a signal specified by a user among the output signals from the respective comparison units. The detection unit sequentially detects a signal from the selection output unit in accordance with a confirmation signal from a user.

이에 따라, 사용자는 상기 선택 출력부 및 검출부를 제어하여, 회로 기판들이 제위치의 슬롯에 삽입되어 있는지를 인식할 수 있다.Accordingly, the user can control the selection output unit and the detection unit to recognize whether the circuit boards are inserted into the slots in position.

바람직하게는, 상기 각각의 비교부는 디지털 비교기 및 컬렉터 개방형 버퍼를 포함한다. 상기 디지털 비교기는, 해당되는 기준 어드레스와 슬롯 번호 데아터를 비교하여 그 결과에 따른 논리 신호를 출력한다. 상기 컬렉터 개방형 버퍼는, 상기 디지털 비교기로부터의 출력 신호가 상기 선택 출력부에 의하여 출력되도록 중계한다.Preferably, each comparator comprises a digital comparator and a collector open buffer. The digital comparator compares a corresponding reference address with slot number data and outputs a logical signal according to the result. The collector open buffer relays the output signal from the digital comparator to be output by the selection output unit.

또한, 상기 검출부는 논리 게이트 및 래치 소자를 포함한다. 상기 논리 게이트는, 사용자로부터 상기 확인 신호가 입력되면 상기 선택 출력부로부터의 신호를 출력한다. 상기 래치 소자는 상기 논리 게이트로부터의 출력 신호를 일시 저장한다.The detector also includes a logic gate and a latch element. The logic gate outputs a signal from the selection output unit when the confirmation signal is input from a user. The latch element temporarily stores an output signal from the logic gate.

이하 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail.

도 3에는 본 발명에 따른 기판 위치 인식 회로가 도시되어 있다. 도 3을 참조하면, 본 실시예의 기판 인식 회로는 복수의 비교부들(31, 32, 33), 선택 출력부(34) 및 검출부(35, 36)를 포함한다. 참조 부호 37은 각 회로 기판이 삽입되는 복합 슬롯을 나타낸다. 복수의 비교부들(31, 32, 33)은, 각각의 회로 기판이 삽입되는 각각의 슬롯으로부터의 슬롯 번호 데아터(312, 322, 332)가 기준 어드레스(311, 321, 331)와 일치하는지를 판단한다. 선택 출력부(34)는, 각각의 비교부(31, 32, 33)로부터의 출력 신호들 중에서 사용자가 지정한 신호를 선택적으로 통과시킨다. 검출부(35, 36)는 사용자로부터의 확인 신호에 따라 선택 출력부(34)로부터의 신호를 순차적으로 검출한다.3 shows a substrate position recognition circuit according to the present invention. Referring to FIG. 3, the substrate recognition circuit of the present embodiment includes a plurality of comparison units 31, 32, and 33, a selection output unit 34, and a detection unit 35, 36. Reference numeral 37 denotes a compound slot into which each circuit board is inserted. The plurality of comparison sections 31, 32, 33 determine whether the slot number data 312, 322, 332 from each slot into which each circuit board is inserted matches the reference addresses 311, 321, 331. do. The selection output section 34 selectively passes a signal specified by the user among the output signals from the respective comparison sections 31, 32, and 33. The detection units 35 and 36 sequentially detect signals from the selection output unit 34 in accordance with confirmation signals from the user.

각각의 비교부(31, 32, 33)는 디지털 비교기(313, 323, 333) 및 컬렉터 개방형 버퍼(313, 324, 334)를 포함한다. 디지털 비교기(313, 323, 333)는 해당되는 기준 어드레스(311, 321, 331)와 슬롯 번호 데아터(312, 322, 332)를 비교하여, 서로 같으면 로우(Low) 상태의 논리 신호를, 서로 다르면 하이(High) 상태의 논리 신호를 출력한다. 컬렉터 개방형 버퍼(314, 324, 334)는 디지털 비교기(313, 323, 333)로부터의 출력 신호가 선택 출력부(34)에 의하여 출력되도록 중계한다. 즉, 컬렉터 개방형 버퍼(314, 324, 334)는, 그 출력단이 컬렉터 개방형(Open Collector type)으로 되어 있으므로, 선택 출력부(34)의 회로와 분리된 상태에서 신호를 제공한다. 검출부(35, 36)는 논리 게이트로서의 OR 게이트(35) 및 래치 소자로서의 플립플롭(36)을 포함한다. OR 게이트(35)는, 사용자로부터 로우(Low) 상태의 확인 신호가 입력되면 선택 출력부(34)로부터의 신호를 출력한다. 즉, 선택 출력부(34)로부터의 신호가 로우(Low) 상태이면 OR 게이트(35)의 출력 신호도 로우(Low) 상태이고, 선택 출력부(34)로부터의 신호가 하이(High) 상태이면 OR 게이트(35)의 출력 신호도 하이(High) 상태이다. 플립플롭(36)은 OR 게이트(35)의 출력 신호를 일시 저장하며, 저장된 신호는 사용자로부터의 리셋(Reset) 신호가 입력됨으로써 지워진다.Each comparator 31, 32, 33 includes a digital comparator 313, 323, 333 and a collector open buffer 313, 324, 334. The digital comparators 313, 323, and 333 compare corresponding reference addresses 311, 321, and 331 with the slot number data 312, 322, and 332. If different, a logic signal of a high state is output. The collector open buffers 314, 324, 334 relay the output signals from the digital comparators 313, 323, 333 to be output by the selection output 34. That is, the collector open buffers 314, 324, and 334 provide signals in a state in which the output end thereof is a collector open type, and is separated from the circuit of the selection output section 34. The detection units 35 and 36 include an OR gate 35 as a logic gate and a flip-flop 36 as a latch element. The OR gate 35 outputs a signal from the selection output unit 34 when a confirmation signal in a low state is input from the user. That is, when the signal from the select output unit 34 is in a low state, the output signal of the OR gate 35 is also in a low state, and when the signal from the select output unit 34 is in a high state. The output signal of the OR gate 35 is also in a high state. The flip-flop 36 temporarily stores the output signal of the OR gate 35, and the stored signal is erased by inputting a reset signal from the user.

사용자는, 제어기를 이용하여 다음과 같은 과정을 수행되게 함으로써, 임의의 회로 기판이 제위치의 슬롯에 삽입되어 있는지를 인식할 수 있다. 먼저 플립플롭(36)에 리셋 신호를 인가한 후, 선택 출력부(34)를 제어하여 원하는 슬롯을 선택한다. 그리고 OR 게이트(35)에 확인 신호를 인가하여 플립플롭(36)의 출력 결과를 확인함으로써, 선택된 슬롯에 해당되는 회로 기판이 정확히 삽입되어 있는지를 인식할 수 있다. 플립플롭(36)의 출력 결과는 사용자의 모니터 등에 입력되어 다양하게 이용될 수 있다. 예를 들어, 경보기에 입력되어 경보 신호를 발생시킬 수도 있다.The user can recognize whether any circuit board is inserted into the slot in place by using the controller to perform the following process. First, a reset signal is applied to the flip-flop 36, and then the selection output unit 34 is controlled to select a desired slot. In addition, by confirming the output result of the flip-flop 36 by applying the confirmation signal to the OR gate 35, it may be recognized whether the circuit board corresponding to the selected slot is correctly inserted. The output result of the flip-flop 36 may be input to a monitor of a user and used in various ways. For example, it may be input to an alarm to generate an alarm signal.

이상 설명된 바와 같이, 본 발명에 따른 기판 위치 인식 회로에 의하면, 회로 기판들의 기능 검사가 수행되기 전에 회로 기판들이 제위치의 슬롯에 삽입되어 있는지를 인식할 수 있게 함에 따라, 다음과 같은 효과들을 얻을 수 있다. 첫째, 검사의 정확도 및 정밀도가 높아진다. 둘째, 불필요한 재검사 시간을 줄일 수 있다. 셋째, 오동작에 의하여 회로 기판 및 검사 장치가 고장나지 않게 한다.As described above, according to the substrate position recognition circuit according to the present invention, it is possible to recognize whether the circuit boards are inserted into the slots in position before the functional inspection of the circuit boards is performed, and thus the following effects are obtained. You can get it. First, the accuracy and precision of the test is increased. Second, unnecessary retesting time can be reduced. Third, the circuit board and the inspection apparatus are not broken by malfunction.

본 발명은 상기 실시예에 한정되지 않고, 당업자의 수준에서 그 변형 및 개량이 가능하다.The present invention is not limited to the above embodiments, and modifications and improvements are possible at the level of those skilled in the art.

Claims (5)

각각의 회로 기판이 삽입되는 각각의 슬롯으로부터의 슬롯 번호 데아터가 기준 어드레스와 일치하는지를 판단하는 복수의 비교부들;A plurality of comparison sections for determining whether the slot number data from each slot into which each circuit board is inserted coincides with the reference address; 상기 각각의 비교부로부터의 출력 신호들 중에서 사용자가 지정한 신호를 선택적으로 통과시키는 선택 출력부; 및A selection output unit for selectively passing a signal specified by a user among the output signals from the respective comparison units; And 사용자로부터의 확인 신호에 따라 상기 선택 출력부로부터의 신호를 순차적으로 검출하는 검출부;를 포함한 것을 특징으로 하는 기판 위치 인식 회로.And a detector for sequentially detecting a signal from the selection output unit according to a confirmation signal from a user. 제1항에 있어서, 상기 각각의 비교부는,The method of claim 1, wherein each of the comparison unit, 해당되는 기준 어드레스와 슬롯 번호 데아터를 비교하여 그 결과에 따른 논리 신호를 출력하는 디지털 비교기; 및A digital comparator for comparing a corresponding reference address and slot number data and outputting a logic signal according to the result; And 상기 디지털 비교기로부터의 출력 신호가 상기 선택 출력부에 의하여 출력되도록 중계하는 컬렉터 개방형 버퍼;를 포함한 것을 특징으로 하는 기판 위치 인식 회로.And a collector open buffer which relays the output signal from the digital comparator to be output by the selection output unit. 제1항에 있어서, 상기 검출부는,The method of claim 1, wherein the detection unit, 사용자로부터 상기 확인 신호가 입력되면, 상기 선택 출력부로부터의 신호를 출력하는 논리 게이트; 및A logic gate configured to output a signal from the selection output unit when the confirmation signal is input from a user; And 상기 논리 게이트로부터의 출력 신호를 일시 저장하는 래치 소자;를 포함한 것을 특징으로 하는 기판 위치 인식 회로.And a latch element for temporarily storing an output signal from the logic gate. 제3항에 있어서, 상기 논리 게이트는,The method of claim 3, wherein the logic gate, OR 게이트인 것을 특징으로 하는 기판 위치 인식 회로.A substrate position recognition circuit, characterized in that the OR gate. 제4항에 있어서, 상기 확인 신호는,The method of claim 4, wherein the confirmation signal, 로우(Low) 상태의 신호인 것을 특징으로 하는 기판 위치 인식 회로.A substrate position recognition circuit, wherein the signal is a low state signal.
KR1019970082134A 1997-12-31 1997-12-31 Circuit for recognizing substrate location KR100269153B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970082134A KR100269153B1 (en) 1997-12-31 1997-12-31 Circuit for recognizing substrate location

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970082134A KR100269153B1 (en) 1997-12-31 1997-12-31 Circuit for recognizing substrate location

Publications (2)

Publication Number Publication Date
KR19990061843A KR19990061843A (en) 1999-07-26
KR100269153B1 true KR100269153B1 (en) 2000-10-16

Family

ID=19530770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970082134A KR100269153B1 (en) 1997-12-31 1997-12-31 Circuit for recognizing substrate location

Country Status (1)

Country Link
KR (1) KR100269153B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100435781B1 (en) * 2002-07-27 2004-06-12 엘지전자 주식회사 Apparatus for Board Location and Configuration Information Cognition in Data Proccessing System

Also Published As

Publication number Publication date
KR19990061843A (en) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100441684B1 (en) Test apparatus for semiconductor integraged circuit
US4752928A (en) Transaction analyzer
KR100312248B1 (en) Memory testing apparatus
KR100269153B1 (en) Circuit for recognizing substrate location
CN112015119B (en) Debug control circuit and debug control method
US4924465A (en) Memory with function test of error detection/correction device
US6019502A (en) Test circuits and methods for built-in testing integrated devices
JP4008086B2 (en) Data monitor circuit
US6738940B1 (en) Integrated circuit including a test signal generator
KR0165818B1 (en) One chip microcomputer
KR100330575B1 (en) Lead / Write Data Error Verification Apparatus and Method for Semiconductor Memory Devices
KR100401542B1 (en) Apparatus for testing pcb
JPH10253707A (en) Tester for integrated circuit
KR20000000990A (en) Error detecting apparatus
KR19990035473A (en) Analog IC&#39;s test device
KR200142931Y1 (en) Base address automatic setting apparatus
JP2976621B2 (en) Semiconductor integrated circuit
JPH04284511A (en) Abnormality detector for programmable controller
JPH0611533A (en) Fail-safe circuit of connection of a plurality of electronic circuits
SU1571619A1 (en) Device for checking wiring circuits
KR100439692B1 (en) No video sensing apparatus when semiconductor function testing
JPS6234064A (en) Logic analyser
KR19980033154A (en) Counter test method and device and serial access memory
JP2002099446A (en) Register test circuit
KR910010069B1 (en) Remote control receiver system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080708

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee