KR100265046B1 - Data output buffer in a semiconductor memory device - Google Patents

Data output buffer in a semiconductor memory device Download PDF

Info

Publication number
KR100265046B1
KR100265046B1 KR1019970030233A KR19970030233A KR100265046B1 KR 100265046 B1 KR100265046 B1 KR 100265046B1 KR 1019970030233 A KR1019970030233 A KR 1019970030233A KR 19970030233 A KR19970030233 A KR 19970030233A KR 100265046 B1 KR100265046 B1 KR 100265046B1
Authority
KR
South Korea
Prior art keywords
pull
data output
driver
signal
semiconductor memory
Prior art date
Application number
KR1019970030233A
Other languages
Korean (ko)
Other versions
KR19990006011A (en
Inventor
이중섭
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970030233A priority Critical patent/KR100265046B1/en
Publication of KR19990006011A publication Critical patent/KR19990006011A/en
Application granted granted Critical
Publication of KR100265046B1 publication Critical patent/KR100265046B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers

Landscapes

  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

PURPOSE: A data output buffer of a semiconductor memory device is provided to protect an internal circuit from a high or low voltage by including an inverse-direction diodes each of which is coupled with a pull up and pull down driver in parallel. CONSTITUTION: The data output buffer of the semiconductor memory device includes a pull up deliverer(100), a pull down deliverer(200), a pull up driver(320), a pull down driver(420), the first electrostatic discharge inverse-direction diode(310), and the second electrostatic discharge inverse-direction diode(410). The pull up deliverer is controlled by a data output enable signal and receives a pull up signal during read operation. The pull down deliverer is controlled by the data output enable signal and receives a pull down signal during read operation. The pull up driver is turned on by the pull up signal and outputs predetermined data. The pull down driver is turned on by the pull down signal and outputs predetermined data. The first electrostatic discharge inverse-direction diode is coupled with the pull up driver in parallel and discharges the high voltage at an input/output pad to a source voltage node. The second electrostatic discharge inverse-direction diode is coupled with the pull down driver in parallel and discharges the high voltage at an input/output pad to a ground node.

Description

반도체 메모리 소자의 데이터 출력버퍼Data Output Buffer of Semiconductor Memory Devices

본 발명은 반도체 메모리 소자의 데이타 출력버퍼에 관한 것으로, 특히 풀업 드라이버 및 풀다운 드라이버에 각각 정전방전용 역방향 다이오드를 추가하여 고전압 또는 저전압으로부터 내부회로를 보호하기 위한 반도체 메모리 소자의 데이타 출력버퍼에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data output buffer of a semiconductor memory device, and more particularly, to a data output buffer of a semiconductor memory device for protecting an internal circuit from high voltage or low voltage by adding a reverse diode for electrostatic discharge to a pull-up driver and a pull-down driver, respectively. .

일반적으로 디램이 CMOS로 제조되면서 세대가 진전됨에 따라 집적 용량이 증가하여 산화물이나 정크션의 브레이크 다운 전압이 낮아졌으며, 특히 입력단자와 출력단자는 정전기에 의해 파괴될 확률이 높아졌다.In general, as DRAMs are manufactured in CMOS, as generation progresses, the integrated capacity increases, which lowers the breakdown voltage of oxides and junctions. In particular, the input and output terminals are more likely to be destroyed by static electricity.

정전기에 의한 정전방전(ESD : Electrostatic Discharge)에는 크게 두가지 종류가 있다.There are two main types of electrostatic discharge (ESD).

첫째는 패키지로 조립된 후에 제품 출하 테스트시에 핸들러 레인(Handler Lane)을 디램이 통과할 때 발생하는 정전기 형태로 전압은 약 250V로 낮으나 임피던스가 작아서 전하량은 상대적으로 많으며 머쉰 모드(Machin Mode)라 불리운다.The first is the static electricity generated when the DRAM passes through the handler lane after the product is assembled into a package. The voltage is about 250V, but the impedance is small, so the amount of charge is relatively high. It is called.

두번째가 디램에 사용자의 손이 닿을 때 인체에 유기되어 있던 정전기가 방전되는 형태로 약 2000V의 고전압이나 큰 임피던스를 통해서 방전되며 휴먼 바디 모드(Human Body Mode)라 부른다.Secondly, the static electricity in the human body is discharged when the user touches the DRAM. It is discharged through a high voltage of about 2000V or a large impedance and is called a human body mode.

이러한 정전기의 유입에 따른 파괴로부터 디램을 보호하기 위해 디램내부에서는 다양한 입력 보호 회로가 설치된다.In order to protect the DRAM from destruction caused by the inflow of static electricity, various input protection circuits are installed inside the DRAM.

이들은 고전압 펄스, 고전류 펄스를 내부회로에 유입시키지 않고 그라운드나 파워라인과 같이 다량의 메탈 라인을 갖는 배선을 통해 뽑아내는 방법을 이용한다.They use a method of extracting high voltage pulses and high current pulses through wiring having a large amount of metal lines, such as ground or power lines, without introducing them into internal circuits.

본 발명은 이와같이 유입되는 고전압 또는 저전압으로부터 내부회로를 보호하기 위하여 풀업 드라이버 및 풀다운 드라이버에 각각 병렬접속되는 정전방전용 역방향 다이오드를 추가하였다.In order to protect the internal circuit from the high voltage or the low voltage introduced in this way, the reverse diode for the electrostatic discharge is connected to the pull-up driver and the pull-down driver, respectively.

제1도는 본 발명의 일 실시예에 따른 데이타 출력버퍼에 대한 블록도.1 is a block diagram of a data output buffer according to an embodiment of the present invention.

제2도는 본 발명의 일 실시예에 따른 데이타 출력버퍼에 대한 회로도.2 is a circuit diagram of a data output buffer according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 : 풀업 전달부 200 : 풀다운 전달부100: pull-up delivery unit 200: pull-down delivery unit

300 : 제1 출력 드라이버 400 : 제2 출력 드라이버300: first output driver 400: second output driver

500 : 입/출력 패드500: I / O pad

310 : 제1 정전방전용 역방향 다이오드310: reverse diode for the first electrostatic discharge

320 : 풀업 드라이버320: pull-up driver

410 : 제2 정전방전용 역방향 다이오드 420 : 풀다운 드라이버410: reverse diode for the second electrostatic discharge 420: pull-down driver

Vcc : 전원전압 Vss : 접지전압Vcc: power supply voltage Vss: ground voltage

PD : 피모스 다이오드 ND : 엔모스 다이오드PD: PMOS diode ND: NMOS diode

/OE : 데이타 출력 인에이블 신호 Pu : 풀업 신호/ OE: Data output enable signal Pu: Pull up signal

Pd : 풀다운 신호Pd: pull down signal

상기 목적 달성을 위한 본 발명에 따른 데이타 출력버퍼는 데이타 출력 인에이블 신호에 의해 제어되고 리드 동작시 풀업 신호를 수신하는 풀업 전달수단과, 상기 데이타 출력 인에이블 신호에 의해 제어되고 리드 동작시 풀다운 신호를 수신하는 풀다운 전달수단과, 리드 동작시 상기 풀업 신호에 의해 턴온되어 소정의 데이타를 출력하는 풀업 드라이버와, 리드 동작시 상기 풀다운 신호에 의해 턴온되어 소정의 데이타를 출력하는 풀다운 드라이버를 가지는 반도체 메모리 소자의 데이타 출력버퍼에 있어서, 상기 풀업 드라이버와 병렬접속되어 입/출력 패드로 입력되는 고전압을 전원 전압 단자로 방전시키는 제1 정전방전용 역방향 다이오드를 구비하며, 상기 풀다운 드라이버와 병렬접속되어 상기 입/출력 패드로 입력되는 저전압을 접지전압 단자로 방전시키는 제2 정전방전용 역방향 다이오드를 구비함을 특징으로 한다.The data output buffer according to the present invention for achieving the above object is a pull-up transmission means that is controlled by a data output enable signal and receives a pull-up signal during a read operation, and a pull-down signal controlled by the data output enable signal and controlled by the data output enable signal. A semiconductor memory having a pull-down driver for receiving a signal, a pull-up driver turned on by the pull-up signal during a read operation to output predetermined data, and a pull-down driver turned on by the pull-down signal during a read operation to output predetermined data; A data output buffer of a device, comprising: a first electrostatic discharge reverse diode connected in parallel with the pull-up driver for discharging a high voltage input to an input / output pad to a power supply voltage terminal, and connected in parallel with the pull-down driver; Voltage input to the output / output pad It characterized in that a second electrostatic discharge diode to reverse discharge.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부도면을 참조하여 본 발명와 일 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명의 일 실시예에 따른 데이타 출력버퍼에 대한 블럭도로서, 입/출력 패드(500)로 유입되는 고전압 또는 저전압으로부터 내부회로를 보호하기 위해 제1 출력 드라이버(300)와 제2 출력 드라이버(400)는 각각 풀업 드라이버(320)와 제1 정전방전용 역방향 다이오드(310) 및 풀다운 드라이버(420)와 제2 정전방전용 역방향 다이오드(410)로 구성되어 있으며, 이를 동작시키기 위한 풀업 신호(Pu)와 풀다운 신호(Pd)를 전달하는 풀업 및 풀다운 전달부(200)로 이루어져 있다.FIG. 1 is a block diagram of a data output buffer according to an embodiment of the present invention. The first output driver 300 and the second circuit are provided to protect internal circuits from high voltage or low voltage flowing into the input / output pad 500. The output driver 400 includes a pull-up driver 320, a first electrostatic discharge reverse diode 310, a pull-down driver 420, and a second electrostatic discharge reverse diode 410, respectively. It consists of a pull-up and pull-down transmission unit 200 for transmitting a signal (Pu) and a pull-down signal (Pd).

제2도는 상기 제1도에 대한 상세회로도로서, 데이타 출력 인에이블 신호(/OE) 및 풀업 신호(Pu)를 수신하는 풀업 전달부(100)와, 상기 데이타 출력 인에이블 신호(/OE) 및 풀다운 신호(Pd)를 수신하는 풀다운 전달부(200)와, 상기 풀업 전달부의 출력신호에 의해 동작하여 전원전압을 출력하는 제1 출력 드라이버와, 상기 풀다운 전달부의 출력신호에 의해 동작하여 접지전압을 출력하는 제2 출력 드라이버와, 데이타를 수신하고 출력하는 입/출력 패드로 구성된다.FIG. 2 is a detailed circuit diagram of FIG. 1, which includes a pull-up transfer unit 100 that receives a data output enable signal / OE and a pull-up signal Pu, the data output enable signal / OE and A pull-down transfer unit 200 receiving a pull-down signal Pd, a first output driver operating by an output signal of the pull-up transfer unit to output a power supply voltage, and a ground voltage operating by an output signal of the pull-down transfer unit. And a second output driver for outputting, and an input / output pad for receiving and outputting data.

상기 풀업 전달부는 데이타 출력 인에이블 신호를 반전시키는 제1 인버터와, 게이트로 상기 제1 인버터 출력신호를 수신하고 전원전압 단자와 풀업 신호 입력단자 사이에 연결되는 제1 피모스형 트랜지스터와, 상기 풀업 신호를 수신하여 일정시간 래치하는 제2, 제3 인버터로 구성되는 래치회로로 구성된다.The pull-up transfer unit includes a first inverter for inverting a data output enable signal, a first PMOS transistor which receives the first inverter output signal through a gate, and is connected between a power supply voltage terminal and a pull-up signal input terminal, and the pull-up unit; It consists of a latch circuit composed of second and third inverters for receiving a signal and latching for a predetermined time.

상기 풀다운 전달부는 게이트로 상기 데이타 출력 인에이블 신호를 수신하고 풀다운 신호 입력단자와 접지전압 단자 사이에 연결되는 제1 엔모스형 트랜지스터와, 상기 풀다운 신호를 수신하여 일정시간 래치하는 제4, 제5 인버터로 이루어지는 래치회로로 구성된다.The pull-down transfer unit receives the data output enable signal through a gate, a first NMOS transistor connected between a pull-down signal input terminal and a ground voltage terminal, and fourth and fifth latches for a predetermined time by receiving the pull-down signal. It consists of a latch circuit consisting of an inverter.

상기 제1 출력 드라이버는 리드 동작시 상기 풀업 전달부의 출력신호에 의해 턴온되어 전원전압을 출력하는 풀업 드라이버와, 상기 풀업 드라이버와 병렬접속되어 입/출력 패드로 고전압이 유입될 때 내부회로를 보호하기 위한 제1 정전방전용 역방향 다이오드로 구성된다.The first output driver may be turned on by an output signal of the pull-up transfer unit to output a power voltage during a read operation, and may be connected in parallel with the pull-up driver to protect an internal circuit when a high voltage flows into an input / output pad. The first electrostatic discharge for the reverse diode.

상기 제2 출력 드라이버는 리드 동작시 상기 풀다운 전달부의 출력신호에 의해 턴온되어 접지전압을 출력하는 풀다운 드라이버와, 상기 풀다운 드라이버와 병렬 접속되어 입/출력 패드로 저전압이 유입될 때 내부회로를 보호하기 위한 제2 정전방 전용 역방향 다이오드로 구성된다.The second output driver is a pull-down driver that is turned on by the output signal of the pull-down transfer unit during a read operation and outputs a ground voltage, and is connected in parallel with the pull-down driver to protect an internal circuit when a low voltage flows into an input / output pad. It consists of a reverse electrostatic diode for the second electrostatic only.

상기 풀업 드라이버는 제2 피모스형 트랜지스터로 구성된다.The pull-up driver is composed of a second PMOS transistor.

상기 제1 정전방전용 역방향 다이오드는 피모스형 다이오드로 구성된다.The first electrostatic discharge diode is composed of a PMOS type diode.

상기 풀다운 드라이버는 제2 엔모스형 트랜지스터로 구성된다.The pull-down driver is composed of a second NMOS transistor.

상기 제2 정전방전용 역방향 다이오드는 엔모스형 다이오드로 구성된다.The second electrostatic discharge reverse diode is composed of an NMOS type diode.

이하에서는 상기한 구성으로 이루어진 데이타 출력버퍼에 대한 동작관계를 상세히 설명하기로 한다.Hereinafter, an operation relationship of the data output buffer having the above configuration will be described in detail.

여기서 제1 정전방전용 역방향 다이오드와 제2 정전방전용 역방향 다이오드는 반도체 소자의 입/출력 패드에 매우 높은 전위와 매우 낮은 전위가 인가되었을시 반도체 소자의 내부회로를 보호하기 위한 것으로 동일한 웰안에 채택된다.Here, the first electrostatic discharge reverse diode and the second electrostatic discharge reverse diode are used in the same well to protect the internal circuit of the semiconductor device when very high potential and very low potential are applied to the input / output pad of the semiconductor device. do.

먼저, 데이타 출력 인에이블 신호가 “하이”인 경우에는 제1 피모스형 트랜지스터가 턴온, 제1 엔모스형 트랜지스터가 턴온되어 결국 풀업 드라이버와 풀다운 드라이버는 턴오프된다.First, when the data output enable signal is “high,” the first PMOS transistor is turned on and the first NMOS transistor is turned on, so that the pull-up driver and the pull-down driver are turned off.

따라서 이때에는 리드 동작이 이루어지지 않는다.Therefore, the read operation is not performed at this time.

한편, 상기 데이타 출력 인에이블 신호가 “로우”가 되면 상기 제1 피모스형 트랜지스터와 상기 제1 엔모스형 트랜지스터가 턴오프되어 리드 동작이 이루어진다.On the other hand, when the data output enable signal is “low”, the first PMOS transistor and the first NMOS transistor are turned off to perform a read operation.

즉, 이때에는 풀업 신호 단자와 풀다운 신호 단자로 동일한 신호가 입력된다.That is, at this time, the same signal is input to the pull-up signal terminal and the pull-down signal terminal.

예를들어 셀에 “하이” 데이타가 저장되어 있다면 상기 풀업 신호 입력단자 및 풀다운 신호 입력단자로 “로우” 신호가 들어온다.For example, if "high" data is stored in a cell, a "low" signal is input to the pull-up signal input terminal and the pull-down signal input terminal.

따라서, 풀업 드라이버의 제2 피모스형 트랜지스터가 턴온되고 풀다운 드라이버의 제2 엔모스형 트랜지스터가 턴오프되어 입/출력 패드로 “하이” 데이타가 출력된다.Thus, the second PMOS transistor of the pull-up driver is turned on and the second NMOS transistor of the pull-down driver is turned off to output "high" data to the input / output pad.

반대로 셀에 “로우” 데이타가 저장되어 있다면 상기와 반대의 과정을 거치게 된다.Conversely, if the cell contains "low" data, the process is reversed.

즉, 풀업 신호 입력단자 및 풀다운 신호 입력단자로 “하이” 신호가 들어와 “로우” 데이타를 출력하게 된다.That is, a "high" signal is input to the pull-up signal input terminal and the pull-down signal input terminal to output "low" data.

이때 제1 정전방전용 역방향 다이오드 및 제2 정전방전용 역방향 다이오드는 턴오프 상태에 있다.In this case, the first electrostatic discharge reverse diode and the second electrostatic discharge reverse diode are in a turn-off state.

그런데, 상기 입/출력 패드로 고전압 또는 저전압이 유입이 되면 상기 제1, 제2 정전압전용 역방향 다이오드가 동작하게 된다.However, when a high voltage or a low voltage flows into the input / output pad, the first and second constant voltage reverse diodes operate.

고전압이 인가되는 경우 이때에는 제1 정전방전용 역방향 다이오드가 턴온된다. 따라서 외부에서 유입되는 고전압은 이를 통해 파워라인으로 빠지게 된다.When a high voltage is applied, the reverse diode of the first electrostatic discharge is turned on at this time. Therefore, the high voltage coming from outside will fall into the power line through it.

저전압이 인가되는 경우 이때에는 제2 정전방전용 역방향 다이오드가 턴온된다.When a low voltage is applied, the reverse diode of the second electrostatic discharge is turned on.

따라서 외부에서 유입되는 저전압은 이를 통해 접지전압 단자로 빠지게 된다.Therefore, the low voltage introduced from the outside falls into the ground voltage terminal through it.

요약하면, 본 발명은 입/출력 패드로 유입되는 고전압 또는 저전압으로부터 반도체 소자의 내부회로를 보호하기 위하여 데이타 출력버퍼의 풀업 드라이버와 풀다운 드라이버에 각각 정전방전용 역방향 다이오드를 병렬로 연결하여 고전압 또는 저전압으로부터 내부회로를 보호하기 위한 것이다.In summary, in order to protect the internal circuit of the semiconductor device from high voltage or low voltage flowing into the input / output pad, the present invention connects the reverse diode for the electrostatic discharge in parallel to the pull-up driver and the pull-down driver of the data output buffer, respectively. To protect the internal circuits from

이상에서 설명한 바와 같이, 본 발명을 반도체 메모리 소자의 데이타 출력버퍼에 적용하게 되면 정전방전 특성이 개선되는 효과가 있다.As described above, when the present invention is applied to the data output buffer of the semiconductor memory device, the electrostatic discharge characteristics are improved.

본 발명이 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.Preferred embodiments of the present invention are for the purpose of illustration and various modifications, changes, substitutions and additions are possible to those skilled in the art through the spirit and scope of the present invention as set forth in the appended claims.

Claims (5)

데이타 출력 인에이블 신호에 의해 제어되고 리드 동작시 풀업 신호를 수신하는 풀업 전달수단과, 상기 데이타 출력 인에이블 신호에 의해 제어되고 리드 동작시 풀다운 신호를 수신하는 풀다운 전달수단과, 리드 동작시 상기 풀업 신호에 의해 턴온되어 소정의 데이타를 출력하는 풀업 드라이버와, 리드 동작시 상기 풀다운 신호에 의해 턴온되어 소정의 데이타를 출력하는 풀다운 드라이버를 가지는 반도체 메모리 소자의 데이타 출력버퍼에 있어서, 상기 풀업 드라이버와 병렬접속되어 입/출력 패드로 입력되는 고전압을 전원 전압 단자로 방전시키는 제1 정전방전용 역방향 다이오드를 구비하며, 상기 풀다운 드라이버와 병렬접속되어 상기 입/출력 패드로 입력되는 저전압을 접지전압 단자로 방전시키는 제2 정전방전용 역방향 다이오드를 구비함을 특징으로 하는 반도체 메모리 소자의 데이타 출력버퍼.Pull-up transfer means controlled by a data output enable signal and receiving a pull-up signal during a read operation, pull-down transfer means controlled by the data output enable signal and receiving a pull-down signal during a read operation, and the pull-up during a read operation; A data output buffer of a semiconductor memory device having a pull-up driver turned on by a signal and outputting predetermined data and a pull-down driver turned on by the pull-down signal and outputting predetermined data during a read operation, wherein the data output buffer of the semiconductor memory device is parallel with the pull-up driver. A first diode for reverse discharge for discharging the high voltage inputted to the input / output pad to the power supply voltage terminal, and the low voltage input to the input / output pad to the ground voltage terminal in parallel with the pull-down driver; A reverse electrostatic diode for A data output buffer for a semiconductor memory device. 제1항에 있어서, 상기 제1 정전방전용 역방향 다이오드는 피모스형 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 데이타 출력버퍼.The data output buffer of a semiconductor memory device according to claim 1, wherein the first electrostatic discharge reverse diode comprises a PMOS transistor. 제1항에 있어서, 상기 제2 정전방전용 역방향 다이오드는 엔모스형 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 데이타 출력버퍼.The data output buffer of a semiconductor memory device according to claim 1, wherein the second electrostatic discharge reverse diode comprises an NMOS transistor. 제1항에 있어서, 상기 풀업 드라이버와 제1 정전방전용 역방향 다이오드는 동일한 웰안에 있는 것을 특징으로 하는 반도체 메모리 소자의 데이타 출력버퍼.The data output buffer of a semiconductor memory device according to claim 1, wherein said pull-up driver and said first electrostatic discharge reverse diode are in the same well. 제1항에 있어서, 상기 풀다운 드라이버와 제2 정전방전용 역방향 다이오드는 동일한 웰안에 있는 것을 특징으로 하는 반도체 메모리 소자의 데이타 출력버퍼.The data output buffer of a semiconductor memory device according to claim 1, wherein the pull-down driver and the second electrostatic discharge reverse diode are in the same well.
KR1019970030233A 1997-06-30 1997-06-30 Data output buffer in a semiconductor memory device KR100265046B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030233A KR100265046B1 (en) 1997-06-30 1997-06-30 Data output buffer in a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030233A KR100265046B1 (en) 1997-06-30 1997-06-30 Data output buffer in a semiconductor memory device

Publications (2)

Publication Number Publication Date
KR19990006011A KR19990006011A (en) 1999-01-25
KR100265046B1 true KR100265046B1 (en) 2000-09-01

Family

ID=19512991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030233A KR100265046B1 (en) 1997-06-30 1997-06-30 Data output buffer in a semiconductor memory device

Country Status (1)

Country Link
KR (1) KR100265046B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292408B1 (en) * 1999-03-04 2001-06-01 윤종용 High voltage tolerant interface circuit
KR100416706B1 (en) * 2001-01-30 2004-02-05 위니아만도 주식회사 Fixed element of solenoid valve
JP4010335B2 (en) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
WO2011062442A2 (en) * 2009-11-23 2011-05-26 (주)실리콘웍스 Output voltage stabilization circuit of display device driving circuit
KR101105154B1 (en) * 2010-06-17 2012-01-17 주식회사 실리콘웍스 Output voltage stabilization circuit of output driver

Also Published As

Publication number Publication date
KR19990006011A (en) 1999-01-25

Similar Documents

Publication Publication Date Title
US4963766A (en) Low-voltage CMOS output buffer
US7088161B2 (en) Semiconductor integrated circuit with reduced leakage current
US5625280A (en) Voltage regulator bypass circuit
US5512844A (en) Output circuit with high output voltage protection means
CA2113987A1 (en) Very low voltage inter-chip cmos logic signaling for large numbers of high-speed output lines each associated with large capacitive loads
EP0260389A2 (en) Off-chip driver circuits
US4508978A (en) Reduction of gate oxide breakdown for booted nodes in MOS integrated circuits
US5019772A (en) Test selection techniques
EP0714545B1 (en) Improved data output buffer
US5828231A (en) High voltage tolerant input/output circuit
KR100211758B1 (en) Multi-power data buffer
US6442009B1 (en) Semiconductor device having protective and test circuits
US5867010A (en) Circuit and method for voltage level translation utilizing a bias generator
KR100265046B1 (en) Data output buffer in a semiconductor memory device
US6862160B2 (en) Apparatus providing electronstatic discharge protection having current sink transistors and method therefor
US6282456B1 (en) Digital audio processor
US6563353B2 (en) Circuit to eliminate bus contention at chip power up
KR100391991B1 (en) Semiconductor integrated circuit device with voltage interface circuit
KR19990047433A (en) Input circuit of semiconductor device
KR100313155B1 (en) Electrostatic discharge protection circuit
KR100443510B1 (en) Elctrostatic discharge protection circuit
KR100205099B1 (en) Data output circuit and such method of memory device
KR100443511B1 (en) Elctrostatic discharge protection circuit
KR960027336A (en) Dynamic, Single-Phase Clock Inverter Latch Reduces Leakage Charge
KR100480900B1 (en) Semiconductor memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee