KR100262036B1 - 고체촬상소자의 제조방법 - Google Patents
고체촬상소자의 제조방법 Download PDFInfo
- Publication number
- KR100262036B1 KR100262036B1 KR1019980003779A KR19980003779A KR100262036B1 KR 100262036 B1 KR100262036 B1 KR 100262036B1 KR 1019980003779 A KR1019980003779 A KR 1019980003779A KR 19980003779 A KR19980003779 A KR 19980003779A KR 100262036 B1 KR100262036 B1 KR 100262036B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist pattern
- layer
- channel stop
- stop layer
- impurity ion
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000007787 solid Substances 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 description 26
- 230000000903 blocking effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 채널스톱층 내에 CCD 특성에 악영향을 끼치는 암전류를 줄이기 위한 다른 도전형의 불순물이온층을 형성하는 과정을 단순화한 고체촬상소자의 제조방법에 관한 것으로, 포토다이오드와 수직전하전송영역이 교대로 형성된 반도체기판에 포토다이오드와 수직전하전송영역 사이의 공간을 노출시키는 제 1포토레지스트 패턴을 형성하는 공정과, 제 1포토레지스트 패턴을 마스크로 반도체기판에 제 1도전형의 채널스톱층을 형성하는 공정과, 제 1포토레지스트 패턴을 열에 의해 리플로우시키어 코너가 라운드진 제 2포토레지스트패턴을 형성하는 공정과, 제 2포토레지스트 패턴을 마스크로 하여 제 2도전형의 불순물이온층을 형성하는 공정과,제 2포토레지스트 패턴을 제거하는 공정을 구비한 것이 특징이다.
따라서, 본 발명에서는 암전류를 줄이기 위해 채널스톱층 내에 형성되는 채널스톱층과는 다른 도전형인 불순물이온층 형성 시, 포토레지스트 패턴을 열에 의해 리플로우시키는 방법을 이용함으로써 제조공정을 단순화 할 수 있고, 그에 따른 공정시간 단축 및 원가절감 등의 잇점이 있다.
Description
본 발명은 고체촬상소자의 제조방법에 관한 것으로, 특히, 채널스톱층 내에 암전류를 줄이기 위해 다른 도전형의 불순물이온층을 형성하는 과정을 단순화한 고체촬상소자의 제조방법에 관한 것이다.
씨스템이 경량화, 고해상도를 추구함에 따라 화소수는 늘어나고 칩크기는 또한 감소하고 있어 빛을 받을 수 있는 수광부의 면적은 절대적으로 줄어들고 있는 추세이다. 따라서, 신호량이 감소하고 감도와 같은 특성이 나빠질 수 있으므로, 해상도를 향상시키며 고감도를 유지하기 위해서는 잡음 레벨의 저감이 필수적이다.
여기에서, 씨씨디의 감도 특성을 지배하고 있는 가장 근본적인 요소인 잡음이란 포토다이오드 마다 암전류가 불규칙적으로 발생하는 것으로, 저조도일 경우나 고온일 경우에 화면 전체를 통해 나타나는 꺼끌꺼끌한 현상을 일컷는다.
상술한 암전류를 최소화하기 위해, 채널스톱층 내에 상술한 채널스톱층과는 다른 도전형의 고농도 불순물이온을 주입함으로써 이를 이용하여 잡음(전하)들이 수직전하전송영역으로 들어가는 것을 방지하는 기술이 종래에 제시되어 있다.
도 1a 내지 도 1d 는 종래기술에 따른 고체촬상소자의 제조공정도이다.
도 1a 와 같이, N형의 반도체기판(100)에 다른 도전형인 P형의 불순물이온을 주입하여 P웰(102)을 형성한다. 그리고, 통상의 공정을 통해, 기판(100)상에 입사되는 빛의 세기에 따라 신호전하를 발생하기 위한 광전환변화부인 포토다이오드(PDN)(104)와 포토다이오드(PDN)(104)에서 발생된 신호전하를 수직으로 전송하는 수직전하전송영역인 VCCD(106)를 교대로 형성한다. 다음에, 포토다이오드(PDN)(104)의 표면에 P형 불순물이온을 주입하고 확산시키어 포토다이오드(PDN)(104)의 상부 표면에 P형 불순물층인 PDP층(108)을 형성한다.
도 1b 와 같이, 상술한 구조를 갖는 반도체기판(100)에 질화실리콘을 이용한 절연막(110)을 형성한다.
도 1b 와 같이, 절연막(110) 상에 포토레지스트를 도포한 후, 노광 및 현상하여 포토다이오드(104)와 VCCD(106)과 대응된 부위를 덮도록 패터닝된 포토레지스트 패턴(112)을 제조한다. 이 포토레지스트 패턴(112)을 식각마스크로 이용하여 질화막(110)의 일부를 제거한다. 그리고, 포토레지스트 패턴(110)을 이온블로킹 마스크로 이용하여 P형의 불순물이온을 주입함으로써 채널스톱층(CST:Channel STop layer)(114)을 형성한다. 이 채널스톱층(108)은 화소간의 격리를 위해 포토다이오드(104) 주변에 형성된다.
도 1c 와 같이, 포토레지스트 패턴(112)을 제거한다.
그리고, 반도체기판(100)상에 잔류된 절연막(110)을 덮도록 다결정실리콘층을 적층한 후, 에치백하여 잔류된 절연막(110) 측면에 다결정실리콘 측벽(116)을 형성한다.
다음에, 잔류된 절연막(110)과 다결정실리콘 측벽(116)을 이온 블로킹 마스크로 이용하여 N형의 불순물이온을 주입함으로써 채널스톱층(114) 내에 다른 도전형인 N형의 불순물이온층(118)을 형성한다. 여기에서, N형의 불순물이온층(118)은 다른 도전형인 P형의 불순물영역인 채널스톱층(114) 내에 형성되어 암전류를 줄이기 위한 것이다.
도 1d 와 같이, 잔류된 절연막(110)과 다결정실리콘 측벽(116)을 제거한다.
그러나, 종래의 기술에서는 채널스톱층 내에 암전류를 줄이기 위한 다른 도전형의 불순물이온층 형성을 위한 공정이 복잡하고 그에 따른 작업시간의 장기화가 문제되었다.
상기의 문제점을 해결하고자, 본 발명의 목적은 채널스톱층 내에 다른 도전형인 불순물이온층을 형성하는 과정을 단순화시킨 고체촬상소자의 제조방법을 제공하려는 것이다.
본 발명은 포토다이오드와 수직전하전송영역이 교대로 형성된 반도체기판에 포토다이오드와 수직전하전송영역 사이의 공간을 노출시키는 제 1포토레지스트 패턴을 형성하는 공정과, 제 1포토레지스트 패턴을 마스크로 반도체기판에 제 1도전형의 채널스톱층을 형성하는 공정과, 제 1포토레지스트 패턴을 열에 의해 리플로우시키어 코너가 라운드진 제 2포토레지스트 패턴을 형성하는 공정과, 제 2포토레지스트 패턴을 마스크로 하여 제 2도전형의 불순물이온층을 형성하는 공정과,제 2포토레지스트 패턴을 제거하는 공정을 구비한 것이 특징이다.
도 1a 내지 도 1d 는 종래기술에 따른 고체촬상소자의 제조공정도로, 채널스톱층 내에 다른 도전형의 불순물이온층을 형성하는 과정을 보인 도면이고,
도 2a 내지 도 2c 는 본 발명에 따른 고체촬상소자의 제조공정도로, 채널스톱층 내에 다른 도전형의 불순물이온층을 형성하는 과정을 단순화한 것을 보인 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
100, 200. 반도체기판 102, 202. P웰
104, 204. 포토다이오드 106, 206. VCCD
108, 208. PDP층 112, 212. 포토레지스트 패턴
114, 214. 채널스톱층 118, 218. 불순물이온층
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 2a 내지 도 2c 는 본 발명에 따른 고체촬상소자의 제조공정도이다.
도 2a 와 같이, N형의 반도체기판(200)에 다른 도전형인 P형의 불순물이온을 주입하여 P웰(202)을 형성한다. 그리고, 통상의 공정과정을 통해, 기판(200)상에 입사되는 빛의 세기에 따라 신호전하를 발생하기 위한 광전환변화부인 포토다이오드(PD)(204)와 포토다이오드(PD)(204)에서 발생된 신호전하를 수직으로 전송하는 전하전송영역인 수직전하전송영역(VCCD)(206)을 교대로 형성한다.
그리고, 포토다이오드(PDN)(204)의 표면에 P형 불순물이온을 주입하고 확산시키어 포토다이오드(PDN)(204)의 상부 표면에 P형 불순물층인 PDP층(208)을 형성한다. PDP층(208)은 이 후 에 진행될 식각 등의 공정에서 포토다이오드의 손상 또는 식각장비로 부터의 중금속 오염을 막기 위한 것이다.
다음에, 상술한 기판(200)상에 포토레지스트를 도포한 후, 노광 및 현상하여 포토다이오드(204)와 VCCD(206)과 대응된 부위를 덮도록 패터닝된 제 1포토레지스트 패턴(212)을 제조한다.
이 제 2포토레지스트 패턴(212)을 이온 블로킹 마스크로 하여 P형의 불순물이온을 주입함으로써 채널스톱층(214)을 형성하는 데, 이는 화소간의 격리를 위해서 포토다이오드(204) 주변에 형성된다.
도 2b 와 같이, 제 1포토레지스트 패턴(212)을 열에 의해 리플로우시킴으로써 코너가 라운드지도록 형상이 변화된다.
상기에서, 제 1포토레지스트 패턴(212)은 포토다이오드(204)와 수직전하전송영역(206)을 가리고 이들 사이의 공간인 채널스톱층(214)과 대응된 부위가 개방되어 있지만, 가해지는 열에 의해 포토레지스트가 열화되면서 포토다이오드(204)와 수직전하전송영역(206) 사이의 간격이 좁아져 각진 코너가 라운딩처리된다. 따라서, 이하에서는, 열에 의해 변형된 제 1포토레지스트 패턴(214)을 제 2포토레지스트 패턴(212-1)이라 하겠다.
이 제 2포토레지스트 패턴(212-1)을 이온블로킹 마스크로 하여 N형의 불순물이온을 주입함으로써 채널스톱층(214) 내에 채널스톱층(214)과는 다른 도전형인 N형의 불순물이온층(218)을 형성한다. 이 N형의 불순물이온층(218)은 CCD 특성에 악영향을 미칠 수 있는 암전류를 줄이기 위한 것이다.
도 2c 와 같이, 제 2포토레지스트 패턴(212-1)을 제거한다.
본 발명에서는 별도의 추가 포토공정 또는 측벽공정이 필요없이, 채널스톱층 형성을 위한 포토레지스트 패턴을 열에 의해 리플로우함으로써 간단하게 채널스톱층과는 다른 도전형인 불순물이온층을 형성할 수 있다.
상술한 바와 같이, 본 발명에서는 암전류를 줄이기 위해 채널스톱층 내에 형성되는 채널스톱층과는 다른 도전형인 불순물이온층 형성 시, 포토레지스트 패턴을 열에 의해 리플로우시키는 방법을 이용함으로써 제조공정을 단순화 할 수 있고, 그에 따른 공정시간 단축 및 원가절감 등의 잇점이 있다.
Claims (2)
- 고체촬상소자의 제조방법에 있어서,포토다이오드와 수직전하전송영역이 교대로 형성된 반도체기판에 상기 포토다이오드와 상기 수직전하전송영역 사이의 공간을 노출시킨 제 1포토레지스트 패턴을 형성하는 공정과,상기 제 1포토레지스트 패턴을 마스크로 상기 반도체기판에 제 1도전형의 채널스톱층을 형성하는 공정과,상기 제 1포토레지스트 패턴을 열에 의해 리플로우시킴으로써 개구된 부위의 코너가 라운드진 제 2포토레지스트패턴을 형성하는 공정과,상기 제 2포토레지스트 패턴을 마스크로 하여 제 2도전형의 불순물이온층을 형성하는 공정과,상기 제 2포토레지스트 패턴을 제거하는 공정을 구비한 고체촬상소자의 제조방법.
- 청구항 1에 있어서,상기 제 2도전형의 불순물이온층은 상기 채널스톱층 내에 형성된 것이 특징인 고체촬상소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980003779A KR100262036B1 (ko) | 1998-02-10 | 1998-02-10 | 고체촬상소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980003779A KR100262036B1 (ko) | 1998-02-10 | 1998-02-10 | 고체촬상소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990069492A KR19990069492A (ko) | 1999-09-06 |
KR100262036B1 true KR100262036B1 (ko) | 2000-07-15 |
Family
ID=19532782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980003779A KR100262036B1 (ko) | 1998-02-10 | 1998-02-10 | 고체촬상소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100262036B1 (ko) |
-
1998
- 1998-02-10 KR KR1019980003779A patent/KR100262036B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990069492A (ko) | 1999-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7855407B2 (en) | CMOS image sensor and method for manufacturing the same | |
US7595210B2 (en) | Method of manufacturing complementary metal oxide semiconductor image sensor | |
US20060138470A1 (en) | CMOS image sensor and method for fabricating the same | |
KR100672730B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
TW202205651A (zh) | 具有增加的有效通道寬度之電晶體 | |
KR100239408B1 (ko) | 고체 촬상 소자의 제조 방법 | |
US7241671B2 (en) | CMOS image sensor and method for fabricating the same | |
KR100558530B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
KR20020002499A (ko) | 카메라 시스템, 카메라 시스템 제조 방법, 카메라 시스템동작 방법 및 집적 회로 | |
US6207984B1 (en) | CMOS sensor | |
KR100331851B1 (ko) | 고체 촬상 소자 및 그의 제조방법 | |
KR100263474B1 (ko) | 고체 촬상 소자 및 그의 제조 방법 | |
US7598135B2 (en) | Method for fabricating CMOS image sensor | |
KR100262036B1 (ko) | 고체촬상소자의 제조방법 | |
US7687306B2 (en) | CMOS image sensor and method for manufacturing the same | |
US20100167459A1 (en) | Method for fabricating cmos image sensor | |
US20070080413A1 (en) | CMOS image sensor and method for manufacturing the same | |
US20070155036A1 (en) | Method for Manufacturing CMOS Image Sensor | |
KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
US7459332B2 (en) | CMOS image sensor and method for manufacturing the same | |
KR20040058692A (ko) | 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법 | |
KR20040058689A (ko) | 시모스 이미지센서의 제조방법 | |
KR20040008683A (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
KR100700266B1 (ko) | 이미지센서 제조 방법 | |
KR20070033694A (ko) | 시모스 이미지센서 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110330 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |