KR100259074B1 - 이더넷 컨트롤러의 어드레스 검출장치 및 방법 - Google Patents

이더넷 컨트롤러의 어드레스 검출장치 및 방법 Download PDF

Info

Publication number
KR100259074B1
KR100259074B1 KR1019970058528A KR19970058528A KR100259074B1 KR 100259074 B1 KR100259074 B1 KR 100259074B1 KR 1019970058528 A KR1019970058528 A KR 1019970058528A KR 19970058528 A KR19970058528 A KR 19970058528A KR 100259074 B1 KR100259074 B1 KR 100259074B1
Authority
KR
South Korea
Prior art keywords
address
comparator
input information
destination address
buffer
Prior art date
Application number
KR1019970058528A
Other languages
English (en)
Other versions
KR19990038699A (ko
Inventor
김용석
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970058528A priority Critical patent/KR100259074B1/ko
Publication of KR19990038699A publication Critical patent/KR19990038699A/ko
Application granted granted Critical
Publication of KR100259074B1 publication Critical patent/KR100259074B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/09—Mapping addresses
    • H04L61/25—Mapping addresses of the same type
    • H04L61/2596—Translation of addresses of the same type other than IP, e.g. translation from MAC to MAC addresses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Small-Scale Networks (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

본 발명은 고속화되어 가는 네트워크 상황하에서 입력정보를 컨트롤러 내부의 메모리에 보관하는 시간을 최대한 단축하여 빠른시간내에 입력정보를 시스템버스로 전달함으로써, 입력정보의 처리속도를 향상시키는데 적당한 이더넷 컨트롤러의 어드레스 검출장치 및 검출방법에 관한 것으로써, 입력정보로부터 데이터의 시작시점을 검출하는 SFD검출부와, 상기 입력정보를 저장하는 메모리부와, 서로 다른 목적지 어드레스를 저장하고 있는 N개의 버퍼와, N개의 비교기로 구성되어 입력되는 목적지 어드레스와 해당 버퍼에 저장된 목적지 어드레스를 비교하는 비교부와, 비교부의 제어신호를 받아 메모리에 저장된 입력정보를 시스템버스로 출력하는 버퍼부를 포함하여 구성된다.

Description

이더넷 컨트롤러의 어드레스 검출장치 및 방법
본 발명은 네트워크 컨트롤러에 관한 것으로서, 특히 입력정보의 물리적 어드레스 및 그룹어드레스를 검출하는데 적당하도록 한 이더넷 컨트롤러의 어드레스 검출장치 및 방법에 관한 것이다.
일반적으로 컴퓨터, 워드프로세서 등과 같은 데이타 단말장치간의 상호접속에 따른 근거리 통신망(LAN)의 사용은 잘 알려져 있다.
근거리 통신망에서 각 디바이스들은 고유의 어드레스를 가짐과 동시에 그 밖의 여러개의 그룹 어드레스를 가지고 있다.
따라서 각 디바이스 내부에 위치한 네트워크 인터페이스 카드로 전달되는 어드레스와 자신의 어드레스 및 그룹 어드레스를 비교하여 그 결과에 따라 데이타를 수신하거나 수신하지 않게된다.
일반적으로 네트워크상에서 각 디바이스들간의 데이타 송수신은 패킷단위로 이루어진다.
따라서 디바이스는 패킷단위로 입력되는 데이타중 목적지 어드레스를 검출하여 자신이 목적지 어드레스에 해당하면 현재 전송되어 오는 패킷을 받아들이고 목적지 어드레스에 해당되지 않으면 패킷을 받아들이지 않게된다.
도 1은 통상의 이더넷에서 단위패킷의 구성을 보여준다.
도 1에 도시한 바와같이 단위패킷은 순서적으로 프리엠블영역, 데이터의 시작점을 나타내는 SFD영역, 데이터의 목적지 어드레스를 나타내는 DA(Destination Address)영역과, 데이터를 보내는 곳의 어드레스를 나타내는 SA(Source Address)영역과, 데이터의 형태 및 데이터의 길이를 나타내는 영역, 로직 링크 컨트롤영역(LLC), 패드영역, CRC(Cyclic Redundancy Check)영역으로 이루어진다.
상기와 같이 패킷형태로 데이터를 전송하는 이더넷 컨트롤러의 어드레스 검출장치를 도 2를 참조하여 설명하면 다음과 같다.
도 2는 종래기술에 따른 이더넷 컨트롤러의 어드레스 검출장치의 구성블록도이다.
도 2에 도시한 바와같이 입력정보로부터 SFD 즉, 데이터의 시작시점에 관한 정보를 검출하는 SFD검출부(21)와, 입력정보로부터 목적지 어드레스를 검출하여 저장하는 레지스터부(22)와, 상기 목적지 어드레스를 계수하는 카운터부(23)와, 이더넷 컨트롤러의 물리적 어드레스 및 그룹어드레스를 저장하고 있는 제 1 메모리부(24)와, 상기 카운터부(23)의 출력을 받아 상기 제 1 메모리부(24)의 주소를 발생시키는 어드레스 발생부(25)와, 상기 레지스터부(22)의 출력과 상기 제 1 메모리부(24)의 출력을 비교하는 비교부(26)와, 상기 비교부(26)로부터 매치(match)/미스매치(mismatch)신호가 입력될 때까지 입력정보를 저장하고 있는 제 2 메모리부(27)와, 상기 비교부(26)로부터 매치/미스매치에 따른 신호를 받아 입력정보를 시스템의 버스로 보내주는 버퍼부(28)를 포함하여 구성된다.
상기와 같이 구성된 종래 이더넷 컨트롤러의 어드레스 검출장치에 따른 동작설명은 다음과 같다.
이더넷 컨트롤러에서의 입력정보는 도 1에 도시된 바와같이 패킷단위로 받아들인다.
도 2에 도시한 바와같이 이더넷 컨트롤러의 어드레스 검출장치는 SFD검출부(21)에 의해 패킷단위의 입력정보로부터 데이터 시작시점이 검출된 후 연이어 들어오는 6Byte의 입력정보를 레지스터부(22)에 저장한다.
상기 6Byte의 입력정보는 데이터의 목적지 어드레스를 나타내는 것으로써, 상기 레지스터부(22)로 저장되는 6Byte의 입력정보에 대해 상기 카운터부(23)에서 이를 카운트한다.
즉, 카운터부(23)는 레지스터부(22)로 입력되는 정보를 카운트하여 목적지 어드레스를 나타내는 6Byte가 모두 입력되었으면 상기 어드레스 발생부(25)로 제어신호를 출력한다.
상기 카운터부(23)로부터 상기 목적지 어드레스가 레지스터부(22)로 모두 입력되었음을 알리는 제어신호를 받은 어드레스 발생부(25)는 상기 제 1 메모리부(24)의 어드레스를 발생시킨다.
상기 어드레스 발생부(25)로부터 제 1 메모리부(24)의 어드레스가 발생되었으면 상기 레지스터부(22)의 내용과 제 1 메모리부(24)의 내용을 상기 비교부(26)가 비교한다.
비교부(26)의 비교결과 레지스터부(22)의 내용과 제 1 메모리부(24)의 내용이 서로 일치하면 상기 비교부(26)는 버퍼부(28)로 제어신호를 출력한다.
즉, 상기 버퍼부(28)는 비교부(26)로부터 제어신호가 들어오면 상기 제 2 메모리부(27)에 저장된 입력정보를 시스템버스를 통해 출력한다.
그러나 상기와 같은 종래 이더넷 컨트롤러의 어드레스 검출장치는 다음과 같은 문제점이 있었다.
입력정보가 제 2 메모리부에 저장된 후 다시 시스템버스를 통해 출력될려면 상기 비교부에서 제어신호가 버퍼부로 입력되어야 한다.
하지만 상기 비교부가 제어신호를 버퍼부로 출력하기 위해서는 상기 제 1 메모리부의 N개의 어드레스와 상기 레지스터의 내용을 N번을 비교하여야 한다.
상기 비교부가 제 1 메모리부와 레지스터의 내용을 N번 비교하는 동안 입력정보는 그대로 제 2 메모리부에 저장된 상태를 유지하게 된다.
따라서, 고속화되어 가는 네트워크에서는 입력정보의 처리속도가 매우 늦어지게 된다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로서, 입력정보의 처리시간을 단축하여 고속화에 따른 네트워크 구현을 용이하게 하는데 적당한 이더넷 컨트롤러의 어드레스 검출장치 및 방법을 제공하는데 그 목적이 있다.
도 1은 통상의 이더넷에서 단위패킷의 구성도
도 2는 종래 이더넷 컨트롤러의 어드레스 검출장치에 따른 구성블록도
도 3은 본 발명의 이더넷 컨트롤러의 어드레스 검출장치의 구성블록도
도 4는 도 3의 비교부의 동작설명을 위한 개념도
도 5는 본 발명의 이더넷 컨트롤러의 어드레스 검출방법을 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
21,31 : SFD검출부 26,33 : 비교부
28.35 : 버퍼부 34 : 논리게이트
32 : 메모리부 24,27 : 제 1, 제 2 메모리부
상기의 목적을 달성하기 위한 본 발명의 이더넷 컨트롤러의 어드레스 검출장치는 입력정보로부터 데이터의 시작시점을 검출하는 SFD검출부와, 상기 입력정보를 저장하는 메모리부와, 서로 다른 목적지 어드레스를 저장하고 있는 N개의 버퍼와, N개의 비교기로 구성되어 입력되는 목적지 어드레스와 해당 버퍼에 저장된 목적지 어드레스를 비교하는 비교부와, 비교부의 제어신호를 받아 메모리에 저장된 입력정보를 시스템버스로 출력하는 버퍼부를 포함하여 구성되고, 본 발명의 이더넷 컨트롤러의 어드레스 검출방법은 SFD검출된 입력정보를 메모리에 저장하고, 입력정보에 포함된 목적지 어드레스를 비교부로 출력하는 스텝과, N개의 버퍼에 저장된 목적지 어드레스와 입력되는 목적지 어드레스를 비교하여 서로 동일한 어드레스를 갖는 버퍼가 있는지를 검출하는 스텝과, 상기 비교결과 동일한 어드레스를 갖는 버퍼가 존재하면 버퍼부로 제어신호를 출력하는 스텝과, 비교부로부터 제어신호를 받아 상기 메모리에 저장된 입력정보를 시스템버스로 출력하는 스텝을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명의 이더넷 컨트롤러의 어드레스 검출장치 및 검출방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 이더넷 컨트롤러의 어드레스 검출장치의 구성블록도이다.
본 발명의 이더넷 컨트롤러의 어드레스 검출장치는 도 3에 도시한 바와같이 입력정보로부터 데이터 시작시점을 검출하는 SFD검출부(31)와, 입력정보를 저장하는 메모리부(32)와, 미리 목적지 어드레스를 저장하고 있는 N개의 버퍼와 N개의 비교기로 구성되어 입력정보에 포함된 목적지 어드레스와 상기 N개의 버퍼에 저장된 목적지 어드레스를 각각 비교하는 비교부(33)와, 상기 비교부(33)의 출력을 논리연산하여 하나의 출력을 내보내는 논리게이트(34)와, 상기 논리게이트(34)의 출력신호에 따라 상기 메모리부(32)에 저장된 입력정보를 시스템버스로 출력하는 버퍼부(35)를 포함하여 구성된다.
여기서, 상기 비교부(33)는 N개의 버퍼와, N개의 비교기로 구성된다.
그리고 상기 N개의 버퍼에는 서로 다른 목적지 어드레스가 저장되어 있다.
한편, 도 4는 본 발명에 따른 비교부의 비교동작을 설명하기 위한 개념도이다.
도 4에 도시한 바와같이 비교부(33)내의 각 버퍼에는 서로 다른 목적지 어드레스가 미리 저장되어 있다.
따라서, 입력정보에 포함된 목적지 어드레스가 입력되면 각 버퍼에 저장된 목적지 어드레스와 비교한다.
목적지 어드레스는 6바이트로 되어 있는데 상기 6바이트의 목적지 어드레스를 비트단위로 비교하여 모두 동일하면 도 4에 도시한 바와같이 앤드(AND)게이트는 하이(high)신호를 출력한다.
반대로 버퍼에 저장된 목적지 어드레스와 입력되는 6바이트의 목적지 어드레스가 서로 동일하지 않으면 상기 앤드게이트는 로우(low)신호를 출력한다.
상기와 같이 비교부(33)를 구성하고 있는 N개의 버퍼와 N개의 비교기들은 해당버퍼에 저장된 목적지 어드레스와 입력되는 목적지 어드레스를 비교하여 하이 또는 로우신호를 출력한다.
도 3에 도시한 바와같이 상기 비교부는 N개의 출력신호가 존재한다.
따라서, 상기 N개의 출력신호중 하나라도 하이신호가 존재하면 다음단의 논리게이트(34)는 하이신호를 출력한다.
상기 논리게이트(34)의 출력신호는 버퍼부(35)에 전달되며 논리게이트(34)의 출력신호가 하이신호이면 버퍼부(35)는 상기 메모리부(32)에 저장된 입력정보를 시스템버스로 출력하고, 만일 논리게이트(34)의 출력신호가 로우신호이면 메모리부(32)의 정보를 시스템버스로 출력하지 않는다.
상기와 같이 구성된 본 발명의 이더넷 컨트롤러의 어드레스 검출방법을 플로우챠트를 참조하여 설명하기로 한다.
도 5는 본 발명의 이더넷 컨트롤러의 어드레스 검출방법을 설명하기 위한 플로우챠트이다.
도 5에 도시한 바와같이 먼저, 입력정보로부터 데이터의 시작시점을 검출하고(S501), 이어 상기 입력정보를 메모리에 저장시키고, 동시에 비교부로 입력정보에 포함된 목적지 어드레스를 출력한다(S502).
이어, 비교부는 N개의 버퍼에 저장된 목적지 어드레스와 입력되는 목적지 어드레스를 비교한다(S503).
상기 비교결과 N개의 버퍼중에 입력되는 목적지 어드레스와 동일한 목적지 어드레스를 갖는 버퍼가 있는지를 판단하여(S504), N개의 버퍼중 입력되는 목적지 어드레스와 동일한 목적지 어드레스를 저장하고 있는 버퍼가 하나라도 존재하면 버퍼부로 제어신호를 출력한다(S505).
따라서, 상기 버퍼부는 메모리에 저장된 입력정보를 시스템버스로 출력한다(S506).
이상 상술한 바와같이 본 발명의 이더넷 컨트롤러의 어드레스 검출장치 및 검출방법은 입력정보를 메모리에 보관하는 시간을 최대한 단축시켜 빠른 시간내에 시스템버스로 출력하기 때문에 입력정보의 처리속도를 향상시킨다.
따라서, 고속화되어 가는 네트워크 상황하에서 정보의 처리속도를 향상시키고 입력정보의 분실을 방지할 수 있는 효과가 있다.

Claims (4)

  1. 입력정보로부터 데이터의 시작시점을 검출하는 SFD검출부와,
    상기 입력정보를 저장하는 메모리부와,
    서로 다른 목적지 어드레스를 저장하고 있는 N개의 버퍼와, N개의 비교기로 구성되어 입력되는 목적지 어드레스와 해당 버퍼에 저장된 목적지 어드레스를 비교하는 비교부와,
    비교부의 제어신호를 받아 메모리에 저장된 입력정보를 시스템버스로 출력하는 버퍼부를 포함하여 구성되는 것을 특징으로 하는 이더넷 컨트롤러의 어드레스 검출장치.
  2. 제 1 항에 있어서,
    상기 비교부의 출력단에는 N개의 비교부의 출력을 받아 상기 버퍼부를 제어하는 제어신호를 출력하는 논리게이트가 더 구성되는 것을 특징으로 하는 이더넷 컨트롤러의 어드레스 검출장치.
  3. SFD검출된 입력정보를 메모리에 저장하고, 입력정보에 포함된 목적지 어드레스를 비교부로 출력하는 스텝과,
    N개의 버퍼에 저장된 목적지 어드레스와 입력되는 목적지 어드레스를 비교하여 서로 동일한 어드레스를 갖는 버퍼가 있는지를 검출하는 스텝과,
    상기 비교결과 동일한 어드레스를 갖는 버퍼가 존재하면 버퍼부로 제어신호를 출력하는 스텝과,
    비교부로부터 제어신호를 받아 상기 메모리에 저장된 입력정보를 시스템버스로 출력하는 스텝을 포함하여 이루어지는 것을 특징으로 하는 이더넷 컨트롤러의 어드레스 검출방법.
  4. 제 3 항에 있어서,
    상기 버퍼에 저장된 목적지 어드레스와 입력되는 목적지 어드레스는 비트단위로 비교하는 것을 특징으로 하는 이더넷 컨트롤러의 어드레스 검출방법.
KR1019970058528A 1997-11-06 1997-11-06 이더넷 컨트롤러의 어드레스 검출장치 및 방법 KR100259074B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970058528A KR100259074B1 (ko) 1997-11-06 1997-11-06 이더넷 컨트롤러의 어드레스 검출장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970058528A KR100259074B1 (ko) 1997-11-06 1997-11-06 이더넷 컨트롤러의 어드레스 검출장치 및 방법

Publications (2)

Publication Number Publication Date
KR19990038699A KR19990038699A (ko) 1999-06-05
KR100259074B1 true KR100259074B1 (ko) 2000-06-15

Family

ID=19524297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970058528A KR100259074B1 (ko) 1997-11-06 1997-11-06 이더넷 컨트롤러의 어드레스 검출장치 및 방법

Country Status (1)

Country Link
KR (1) KR100259074B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577148B1 (ko) * 1998-11-28 2006-07-25 엘지전자 주식회사 이더넷 컨트롤러의 어드레스검출장치 및 검출방법

Also Published As

Publication number Publication date
KR19990038699A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
KR100216857B1 (ko) 내용 어드레스 메모리 장치
US4337465A (en) Line driver circuit for a local area contention network
EP0409539B1 (en) Frame routing method for communication networks
KR100364385B1 (ko) 윈도우비교기
US5293381A (en) Byte tracking system and method
US7006561B2 (en) Apparatus and method for detecting baudrate in a universal asynchronous receiver/transmitter
US5146560A (en) Apparatus for processing bit streams
KR100264875B1 (ko) 프로그램 가능한 구조를 사용한 고속 순환 용장 체크 시스템및 방법
KR100308112B1 (ko) 이더넷 컨트롤러의 어드레스 검출장치 및 검출방법
KR100259074B1 (ko) 이더넷 컨트롤러의 어드레스 검출장치 및 방법
US6360290B1 (en) Commercial standard digital bus interface circuit
US6252874B1 (en) Ethernet card and ethernet card improvement methods
US5319764A (en) Address detection circuit using a memory
US5504749A (en) Apparatus for reading out address information
US7283565B1 (en) Method and apparatus for framing a data packet
KR100577148B1 (ko) 이더넷 컨트롤러의 어드레스검출장치 및 검출방법
US5721946A (en) Signal transfer method having unique word assigned to terminal stations appended before control frames originated from control station and terminal stations
KR100249502B1 (ko) 근거리 통신망 카드의 전송 제어 프로토콜/인터넷 프로토콜 가속 장치 및 방법
KR970007156Y1 (ko) 데이타 입출력장치의 엑세스 시간 제어회로
KR900001514Y1 (ko) 텔리텍스트의 패키트 어드레스 검출회로
JP2949118B1 (ja) バス通信型エンコーダ装置のエンコーダデータ出力方法
KR970031609A (ko) 직접 메모리 접근 방식의 직렬통신 제어장치
KR19980034794A (ko) 다수의 인터럽트 정합장치
KR960016278A (ko) 패드를 고려한 cpcs 트레일러 처리장치
JPH01218147A (ja) ネットワーク相互接続回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070116

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee