KR100258884B1 - 반도체 소자 배선 재료용 확산방지막의 dram/fram소자 캐패시터용 확산방지막 및 상기 확산 방지막의 제조 방법 - Google Patents

반도체 소자 배선 재료용 확산방지막의 dram/fram소자 캐패시터용 확산방지막 및 상기 확산 방지막의 제조 방법 Download PDF

Info

Publication number
KR100258884B1
KR100258884B1 KR1019970050569A KR19970050569A KR100258884B1 KR 100258884 B1 KR100258884 B1 KR 100258884B1 KR 1019970050569 A KR1019970050569 A KR 1019970050569A KR 19970050569 A KR19970050569 A KR 19970050569A KR 100258884 B1 KR100258884 B1 KR 100258884B1
Authority
KR
South Korea
Prior art keywords
diffusion barrier
ion beam
diffusion
heat treatment
thin film
Prior art date
Application number
KR1019970050569A
Other languages
English (en)
Other versions
KR19990028026A (ko
Inventor
윤동수
김종훈
백홍구
이성만
Original Assignee
백홍구
이성만
윤동수
김종훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 백홍구, 이성만, 윤동수, 김종훈 filed Critical 백홍구
Priority to KR1019970050569A priority Critical patent/KR100258884B1/ko
Publication of KR19990028026A publication Critical patent/KR19990028026A/ko
Application granted granted Critical
Publication of KR100258884B1 publication Critical patent/KR100258884B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 고온의 후속 열처리에서도 구리실리사이드 내지 탄탈실리사이드의 형성 없이도 안정적인 면저항 값이 얻어질 수 있도록 하기 위해서, 이온선 보조증착법에 의해 Ta/M/Ta(상기 M은 W, Zr, Nb 및 V 중 어느 하나)계의 박막을 적층함으로써 상기 박막의 증착 후 행해지는 후속 열처리에 따른 상기 확산 방지막의 면저항의 급속한 증가가 650℃이상에서 이루어지는 반도체 소자 배선 재료용 확산 방지막 및 DRAM과 FRAM 소자의 캐패시터용 확산 방지막과 그의 제조 방법을 제공한다.

Description

반도체 소자 배선 재료용 확산방지막과 DRAM/FRAM 소자 캐패시터용 확산방지막 및 상기 확산 방지막의 제조 방법
반도체 집적 회로 제조 공정의 마지막 단계로서 평면 공정으로 형성된 각 소자들을 전기적으로 연결시켜주는 배선 공정 또는 금속선 형성공정(metallization process)이 필요한데, 소자의 집적도가 높아짐에 따라 집적 회로 제조 공정중에서 배선공정은 높은 수율과 신뢰성 있는 소자 제조를 위한 관건이 되고 있다. 최근에 반도체 소자의 상부층에 저저항의 배선을 병렬로 연결하여 더욱 저항을 낮추는 배선의 다층화가 이루어지고 있다. 다층 또는 단층의 배선용 재료로, 알루미늄 또는 알루미늄을 기본으로 한 재료가 널리 사용되고 있는데, 알루미늄은 융점이 낮고, 강도가 낮아 장기간 소자 작동시 신뢰성에 대한 문제가 있다. 차세대 반도체 배선 재료로서 활발히 연구되고 있는 Cu는 낮은 전기적 저항과 Al보다 전기적 이동도에 대한 높은 저항을 가지지만, Si 및 대부분의 금속에서 매우 빠르게 움직인다. 즉, 금속층을 통하여 Si속으로 확산하여 소자를 단락시키는 결과를 초래한다. 이러한 Cu의 빠른 확산을 방지하기 위하여, 확산방지막은 Cu와 화학적 친화력이 없어야 되며, 고온까지 결정입계와 같은 결함이 없어야되고, Cu와 Si의 높은 고용도 및 높은 확산도에 대한 저항서이 있어야 된다.
현재까지 Cu와 Si 사이의 확산 방지막으로 연구된 것들로는 다음과 같이 6가지 그룹으로 분류할 수 있다.
1. 다결정 천이금속 방지막(W, Ti, Cr, Pd, Ta, Nb, V등)
2. 다결정 또는 비정질 천이금속 합금 방지막(TiW, FeW, NiNb, IrTa, IrZr 등)
3. 다결정 또는 비정질 천이금속-Si 방지막(TiSi2, CoSi2, CrSi2, MoSi2, WSi, TaSi2등)
4. 다결정 또는 비정질 천이금속 -N, -O 및 -B 방지막(TiN, WN, HfN, TaN, Ta2N, RuO2, TiB2등)
5. 비정질 3원계 방지막(TiSiN, TaSiN, MoSiN, WSiN, TiPN, WBN 등)
6. 비정질 탄소 방지막(Amorphous-C)
이 중에서 원소 방지막으로는 Ta에 대해서 많은 연구가 진행되어 있었으며, 화합물방지막으로는 Al과 Si 사이의 확산방지막으로 성공적으로 쓰이고 있는 TiN 및 TiW에 대하여 많이 연구가 되어 있다.
TiW는 비교적 높은 온도까지 Cu에 대한 확산을 방지할 수 있지만 어느 정도의 온도에서는 Si과 함께 분해 반응에 의하여 확산방지막의 파손이 일어난다.
TiN은 비교적 넓은 온도 범위에서 확산방지막 역할을 할 수 있으나 결정입계 또는 고온에서 생성된 결함등을 따라서 Cu가 확산하여 방지막의 파손이 발생된다. 그러나, TiN 방지막은 증착방법 및 조건에 따라 TiN 박막의 전기저항, 밀도, 결정립 구조 그리고 결함 분포등이 변화되므로, 그 결과 Cu에 대해 확산 방지막이 안정한 온도가 변하게 된다. 최근 TiN 확산방지막에 증착 중 또는 증착 후 열처리를 통하여 질소, 산소 그리고 수소등을 첨가하여 결정입계를 차단시켜 방지막의 특성을 향상시키려는 연구가 진행되고 있으나, Al과는 달리 좋은 결과를 얻지 못하고 있다.
다결정 확산방지막 Ta는 Cu에 대하여 화학적 친화력 및 고용도는 없지만 어느 정도의 온도에서는 Cu가 결정입계를 따라서 확산하여 확산방지막이 파손된다. Cu의 결정입계 확산을 방지하기 위하여, Ta에 Si를 첨가하여 Cu의 빠른 확산 경로가 되는 결정입계가 존재하지 않으며, 비교적 높은 결정화 온도를 가지는 비정질 TaSi 확산방지막이 개발되었다. 이 비정질 TaSi 방지막은 Cu와 접촉되었을 때 비정질 확산방지막의 특성을 좌추하는 결정화온도가 상당히 감소하여 비교적 낮은 온도에서 Cu와 반응하여 방지막이 파손된다. 이 비정질 TaSi 방지막의 기능을 개선하기 위하여, TaSi 화합물에 Cu에 반응성이 없으며, 고용도가 없는 N2를 첨가하여 결정화 온도를 증가시키고 결정입계가 없는 비정질 3원계 화합물방지막에 대한 연구가 활발히 진행되고 있다. 그러나 아직 만족할 만한 결과를 얻어 내고 있지 못하고 있다.
한편, DRAM/FRAM의 캐패시터 제조 공정에서는 비교적 고온, 장시간 및 산화성 분위기에서 열처리를 행하므로 전극과 강유전체 박막간의 계면 반응 등으로 인해서 강유전체내의 여러 화학종의 거동이 달라지고, 또한 전극 자체 또는 전극과 강유전체간의 계면 미세 구조에 따라, 강유전체의 물리적, 전기적 성질이 영향을 받게 된다. 또한, 유전체 박막 내에 함유되어 있던 산소 원자는 폴리실리콘쪽으로 확산되어 산화물이 형성되고 이는 전극 층에서의 전기저항을 높이게 된다.
백금(Pt)을 전극으로 사용할 경우, 실리콘 기판, 실리사이드, 다결정 실리콘으로 전극 물질인 백금이 확산하여 백금-실리사이드가 형성되어 소자의 신뢰성을 떨어뜨리며, 고온 산소 플라즈마 분위기에서 하부 전극위에 유전체 박막을 형성시킬 경우 산소가 전극층을 통하여 이동하여 캐패시터 뿐만 아니라 트랜지스터에도 심각한 영향을 주게 된다.
그러므로, 캐패시터 및 트랜지스터의 특성을 저해하는 유전체 물질내의 산소, 전극 물질인 백금 그리고 실리콘 기판, 실리사이드, 다결정 실리사이드에서 실리콘의 전극 표면으로의 확산을 방지하기 위한 확산방지막의 연구가 절실히 요구되고 있다.
현재 DRAM/FRAM 캐패시터 전극의 확산방지막으로써 산소 또는 질소 충진처리된(stuffed) 다결정 질화물 방지막(TiN, TaN, WN1-χ등)은 낮은 온도에서 산소, 질소가 쉽게 움직이기 때문에 실리콘 및 산소를 완전히 차단하지 못하여 결정입계를 따라 확산하여 실리콘 산화물 및 전극 물질인 백금이 확산하여 백금-실리사이드를 형성하므로 충진 처리된 다결정-질화물 확산방지막은 산소, 백금 및 실리콘의 확산을 완전히 차단하지 못한다.
차세대 배선 재료로써 주목받고 있는 Cu의 확산을 방지하기 위하여 개발된 확산방지막중 가장 특성이 우수한 비정질 삼원계 확산방지막(morphous-Ta-Si-N, W-Si-N 등)을 산소 및 실리콘의 확산을 방지하기 위하여 캐패시터 전극의 확산방지막으로서 적용하고 있으나, 비정질이기 때문에 확산이 느리므로 충진처리된 다결정-질화물 확산방지막보다 좋은 특성을 나타내고 있지만 산소, 실리콘의 확산을 ㅗ안전하게 차단하지 못환다. 또한 비정질이기 때문에 고온 및 장시간 열처리시에 결정화가 일어나기 때문에 다결정 확산방지막에서 나타나는 방지막 특성이 그대로 나타나는 단점이 있다. 그러므로 비정질 삼원계 확산방지막은 충진처리된 다결정-질화물 확산방지막에 비하여 우수하지만 근본적으로 캐패시터용 확산방지막으로는 한계가 있다고 판단된다.
Ta은 Cu와 750℃까지도 서로 고용하지 않으며 화합물을 형성하지 않는 재료로 순금속 중 Cu와 Si사이에서 열적 안정성이 좋은 재료로 많은 연구가 되어졌다. 본 발명자들은, 단일 확산방지막으로 가장 활발히 연구되고 있는 상기 Ta을 전자선 증발법 및 이온선 보조 증착법을 이용하여 증착하였다. Cu/Ta/Si구조에서 Ta 확산방지막의 파괴는 Ta에 존재하는 결정입계를 따라 Cu가 Si기판쪽으로 이동하여 600℃이상에서 확산 방지막의 파괴가 일어나는 것으로 알려져 있다.
제1도는 Cu/Ta(300Å)/Si 구조를 전자선 증발법으로 증착한 후의 후속 열처리에 따른 면저항 측정 결과를 보여준다. 면저항 측정 결과로부터 550℃에서는 면 저항이 증가하지 않았으나 600℃의 온도에서 면저항이 급격히 증가하는 것을 알 수 있다. 제1도는 또한 이온선 보조 증착된 Ta을 확산 방지막으로 도입한 시편의 면저항 측정 결과를 보여준다. 600℃에서의 면저항은 열처리하지 않은 시편과 차이가 없으나 650℃ 열처리후 면저항이 급격히 증가하는 것을 알 수 있다. 따라서, 이온선 보조 증착한 시편의 면저항이 전자선 증발법으로 증착한 시편보다 열적 안정성이 우수함을 알 수 있다.
제2a도는 전자선 증발법으로 증착한 시편의 온도에 따른 XRD 분석 결과를 보여주고, 제2b도는 이온선 보조 증착한 시편의 XRD 분석 결과를 보여준다.
전자선 증발법으로 증착한 경우, 550℃ 열처리후까지 Ta과 Cu 피크가 보이고 어떠한 화합물상도 나타나지 않았으나, 600℃ 30분간 열처리후의 XRD 분석 결과에서는 550℃에서 보이던 Ta과 Cu 피크는 사라졌으며 TaSi2, Cu3Si의 화합물상이 나타나고 있으며, 이로써 Ta 확산 방지막이 600℃ 열처리후에는 완전히 파괴되었다는 것을 알 수 있다. 이것은 면저항 측정 결과와도 잘 일치한다.
이온선 보조 증착법으로 증착한 경우, 전자선 증발법으로 증착된 Cu/Ta/Si 확산 방지막의 파괴온도인 600℃ 열처리 후에도 Ta과 Cu 피크가 보이고 있으며 실리콘 화합물 피크는 보이지 않는다. 그러나, 650℃ 열처리후의 XRD 분석 결과에서는 Cu 피크와 Ta 피크가 사라지고 TaSi2, Cu4Si, Cu3Si의 화합물상이 나타났으며, Ta 확산 방지막이 파괴되었음을 알 수 있다.
본 발명은, 단일 확산 방지막 재료로 알려진 Ta를 확산 방지막 재료로 사용하여 650℃이상의 온도에서의 후속 열처리에서도 상술한 구리 실리사이드 내지 탄탈실리사이드의 형성이 없어서 면저항의 뚜렷한 변화가 없는 확산 방지막을 제공하는 것을 목적으로 한다.
제1도는 Cu/Ta(300Å)/Si 구조를 전자선 증발법으로 증착한 후의 후속 열처리에 따른 면저항 측정 결과를 보여준다.
제2a도는 전자선 증발법으로 증착한 시편의 온도에 따른 XRD 분석 결과를 보여주고, 제2b도는 이온선 보조 증착한 시편의 XRD 분석 결과를 보여준다.
제3도는 Cu(1000Å)/Ta(125Å)/W(50Å)/Ta(125Å)/Si의 구조를 이온선 보조 증착법으로 증착한 시편의 면저항 측정 결과를 보여준다.
제4도는 이온선 보조 증착법으로 증착한 Cu/Ta/W/Ta/Si의 구조의 시편에 대한 XRD 분석 결과를 나타낸다.
제5도는 본 발명에 따른 이온선 보조 증착법으로 증착한 Cu/Ta/Zr/Ta/Si 구조를 갖는 시편의 열처리후 면저항 측정 결과를 보여준다.
제6도는 Cu/Ta/Zr/Ta/Si 구조를 이온선 보조 증착으로 증착한 시편의 온도에 따른 XRD 분석 결과를 보여준다.
제7도는 본 발명에 따른 이온선 보조 증착법으로 증착한 Cu/Ta/Zr/Ta/Si 구조를 갖는 시편의 열처리후 면저항 측정 결과를 보여준다.
제8도는 Cu/Ta/Zr/Ta/Si 구조를 이온선 보조 증착으로 증착한 시편의 온도에 따른 XRD 분석 결과를 보여준다.
제9도는 본 발명에 따른 이온선 보조 증착법으로 증착한 Cu/Ta/Zr/Ta/Si 구조를 갖는 시편의 열처리후 면저항 측정 결과를 보여준다.
본 발명은, Ta/M/Ta(상기 M은 W, Zr, Nb 및 V 중 어느 하나)의 확산 방지막 박막 구성을 가짐으로써, 상기 박막의 증착 후 행해지는 후속 열처리에 따른 상기 확산 방지막의 면저항의 급속한 증가가 650℃이상에서 이루어지는 반도체 소자 배선 재료용 확산 방지막 및 이온선 보조 증착법에 의한 상기 확산 방지막의 제조 방법을 제공한다.
또한, 본 발명은, Ta/M/Ta(상기 M은 W, Zr, Nb 및 V 중 어느 하나)의 확산 방지막 박막 구성을 가짐으로써, 상기 박막의 증착 후 행해지는 후속 열처리에 따른 상기 확산 방지막의 면저항의 급속한 증가가 650℃ 이상에서 이루어지는 DRAM 및 FRAM 소자의 캐패시터용 확산 방지막 및 이온선 보조 증착법에 의한 상기 확산방지막의 제조 방법을 제공한다.
[바람직한 실시예의 설명]
지금까지 개발된 배선재료인 Cu의 확산방지막 파단기구는 열처리 동안 방지막의 미세구조결함 등을 통하여 확산방지막/Si, 계면에 구리 실리사이드(copper silicide: η"-Cu3Si)가 형성되어 파단이 일어나는 것으로 보고하고 있다. 또한, DRAM/FRAM 캐패시터에서 확산방지막의 결정입계와 같은 결함을 통하여 상호확산하여 산화물 및 실리사이드를 형성하여 방지막이 파단된다고 보고하고 있다. 따라서 확산방지막 자체의 미세구조가 확산방지막 특성에 영향을 미치기 때문에 미세구조의 조절은 확산방지막 성능을 개선시키기 위해서 매우 중요하다. 확산방지막 특성을 개선하기 위하여 여러 단일 금속 및 화합물 방지막에 대하여 연구를 행하였으며, 이러한 미세구조는 증착방법 및 조건에 따라 변화될 수 있다고 보고하고 있다.
이온선 동시증착법은 박막을 증착할 때 분리된 이온총(ion source)으로부터 이온빔이 동시에 조사되기 때문에 증착되어지는 박막의 밀도(density)와 산화에 대한 저항성, 응력 상태, 평균 결정립의 크기(grain size), 우선방위(preferred orientation)를 갖는 결정립, 박막과 기판과의 밀착력(adhesion) 향상등의 변화를 유도하여 전기적, 기계적 성질 등의 물성 변화를 유발하는 것으로 보고되고 있다. 형성되어지는 박막에서의 이러한 변화는 증착의 초기단계에서의 핵생성시와 박막의 성장시 분리된 이온총으로부터 동시에 조사되는 이온빔에서 증착되는 원자들로의 운동량 전달(momentum transfer)로 발생하는 이온 피닝 효과(ion peening effect)에 의한 작은 클러스터(cluster)들의 분해, 강화된 증착원자들의 확산(ion bombardment enhanced adatom diffusion), 그리고 재스퍼터링 효과(resputtering effect)등에 기인하여, 결과적으로 박막의 형태(morphology), 미세구조(microstructure), 결함의 밀도(defect concentration), 우선 방위(preferred orientation), 응력상태 그리고 물리적 성질 등이 변화된다.
본 발명자들은, 상술한 면저항 측정 결과 및 XRD 분석 결과로부터 Cu/Ta/Si 구조를 전자선 증발법으로 증착한 시편은 550℃까지 면저항의 증가와 반응 생성물 없이 Cu/Ta/Si의 구조를 유지하였으나 이온선 보조 증착한 시편은 그보다 50℃ 더 높은 온도인 600℃까지 안정하였다는 것을 알 수 있었다.
본 발명자들은 상술한 Cu/Ta(300Å)/Si 구조의 연구로부터, 전자선 증발법으로 증착된 Ta 확산 방지막보다 이온선 보조 증착법으로 증착된 Ta 확산 방지막이 우수하다는 것을 밝혀냈다. 그러나, 이온선 보조 증착법으로 증착된 Ta 확산 방지막은, 600℃까지 열적 안정성에 변화가 없어서 Ta/Si의 계면도 매우 안정하지만 650℃에서 Cu가 조밀한 Ta 결정입계를 따라 확산하는 것과 동시에 Si과 Ta이 밖으로 확산(out diffusion)하여 확산 방지막의 파괴가 일어난다는 것을 알아냈다.
이에 본 발명자들은 상기 확산 방지막의 성능 향상을 위한 지속적인 연구 끝에 다음 사실을 알아냈다.
즉, 이온선 보조 증착된 Ta 확산 방지막도 결정입계를 가지고 있으며 Cu가 결정입계를 따라 확산하였으므로 Ta층 사이에 결정입계를 차단할 새로운 계면을 도입하면, Cu와 Si의 확산을 효과적으로 막아줄 수 있으며 그에 따라 확산 방지막의 성능이 향상될 수 있다는 것이다. 본 발명은, 이러한 역할을 할 수 있는 M(W, Zr, Nb, V)을 "장벽층(blocking layer)"으로 Ta 사이에 도입하였다. 즉, 상기 W, Zr, Nb 및 V은 Si과 600℃이상에서 반응하며 Ta과는 800℃의 온도에서도 반응하지 않는 원소이므로 본 발명에서 확산 방지막의 Ta 층의 중간 삽입층으로 도입하였다.
[실시예]
확산 방지막의 미세구조를 변화시키고자 이온선 보조 증착법에 의해 확산 방지막을 증착하였다. 이 때 증착 변수로 이온빔 에너지 및 이온 전류 밀도를 조절하였다. 이온빔 에너지는 100 내지 250eV가 바람직하였으며, 150 내지 200eV의 이온 빔 에너지가 더욱 바람직하였다. 이온빔 전류 밀도는 0.1 내지 0.15mA가 바람직하였으며, 0.1 내지 0.13mA의 이온빔 전류 밀도가 더욱 바람직하였다. 이온빔 에너지를 상기 범위로 조절하면서 Ta 확산 방지막의 미세구조를 변화시키면서 그 위에 전자선 증발법으로 쳐를 증착하여 Cu/Ta/M/Ta/Si(M=W, Zr, Nb, V) 구조를 구성하였다.
[실시예 1]
Cu/Ta/M/Ta/Si의 경우
제3도는 Cu(1000Å)/Ta(125Å)/M(50Å)/Ta(125Å)/Si의 구조를 이온선 보조증착법으로 증착한 시편의 면저항 측정 결과를 보여준다. 600℃까지는 열처리하지 않은 시편의 면저항과 같은 값을 가지며, 650℃ 및 700℃에서는 면저항이 약간 감소하였다. 750℃ 열처리후에는 1.4Ω/�로 면저항이 증가하였다. 면저항 측정결과로부터 750℃ 열처리 후 Cu가 확산 방지막을 통하여 확산하기 시작하였다는 것을 알 수 있다.
즉, 상술한 전자선 증발법으로 증착하거나 이온선 보조 증착법으로 증착한 Cu/Ta/Si 구조와 본 발명에 따라 이온선 보조 증착한 Cu/Ta/M/Ta/Si 구조를 비교할 때, Cu/Ta/Si 구조보다 100℃ 더 높은 온도에서 면저항이 증가하였다는 것을 알 수 있다.
제4도는 이온선 보조 증착법으로 증착한 Cu/Ta/M/Ta/Si의 구조의 시편에 대한 XRD 분석 결과를 나타낸다. 열처리하지 않은 시편의 분석 결과에서는 Ta 피크가 거의 보이지 않고 있으나 700℃ 열처리 후 3개의 Ta 피크가 뚜렷이 보이며 Cu(111) 피크 세기가 상당히 증가하였다. 750℃ 열처리후 Ta 피크가 거의 사라졌으며 Cu(111) 피크 세기는 약간 감소한 것처럼 보인다. 상기 결과로부터 본 발명에 따른 시편에서는 750℃까지 Si 과 Ta이 반응하지는 않았다는 것을 알 수 있다.
[실시예 2]
Cu/Ta/Zr/Ta/Si의 경우
제5도는 본 발명에 따른 이온선 보조 증착법으로 증착한 Cu/Ta/Zr/Ta/Si 구조를 갖는 시편의 열처리후 면저항 측정 결과를 보여준다. 750℃까지 면저항의 증가가 없으며 800℃에서 면저항 20Ω/�로 급격히 증가하였다. Cu/Ta/Zr/Ta/Si을 이온선 보조 증착한 시편은 Cu/Ta/Si계보다는 150℃ 높은 온도에서 면저항이 증가하기 시작하였으며 Cu/Ta/Zr/Ta/Si계보다도 50℃ 높은 온도에서 면저항이 증가하기 시작했다.
제6도는 Cu/Ta/Zr/Ta/Si의 구조를 이온선 보조 증착으로 증착한 시편의 온도에 따른 XRD 분석 결과를 보여준다. 열처리하지 않은 시편에서는 Cu(111) 피크외에 뚜렷이 나타나는 피크가 없음을 알 수 있다. 750℃ 분석 결과에서는 1개의 Ta 피크가 관찰되었으며 Cu(111) 피크 세기가 증가한 것을 보여주고 있다. 800℃ 열처리후 Cu 피크는 완전히 사라졌으며 Ta, TaSi2, Cu4Si, Cu3Si의 피크가 보이고 있다.
면저항 측정 결과와 XRD 분석 결과에서 이온선 보조 증착한 Cu/Ta/Zr/Ta/Si구조의 시편에서는 800℃에서 확산 방지막이 파괴되며 Cu가 Si과 반응하여 Cu4Si 상이 생김을 알 수 있다.
[실시예 3]
Cu/Ta/Nb/Ta/Si의 경우
제7도는 본 발명에 따른 이온선 보조 증착법으로 증착한 Cu/Ta/Nb/Ta/Si 구조를 갖는 시편의 열처리후 면저항 측정 결과를 보여준다. 750℃까지 면저항의 증가가 없으며 800℃에서 면저항 7Ω/�로 급격히 증가하였다. 이온선 보조 증착한 Cu/Ta/Nb/Ta/Si계도 Cu/Ta/Zr/Ta/Si계와 마찬가지로 Cu/Ta/Si계보다는 150℃ 높은 온도에서 면저항이 증가하기 시작하였으며 Cu/Ta/W/Ta/Si계보다도 50℃ 높은 온도에서 면저항이 증가하기 시작했다.
제8도는 Cu/Ta/Zr/Ta/Si의 구조를 이온선 보조 증착으로 증착한 시편의 온도에 따른 XRD 분석 결과를 보여준다. 열처리하지 않은 시편에서는 Cu(111) 피크외에 뚜렷이 나타나는 피크가 없음을 알 수 있다. 750℃ 분석 결과에서는 1개의 Ta 피크가 관찰되었으며 Cu(111) 피크 세기가 증가한 것을 보여주고 있다. 800℃ 열처리후 Cu 피크는 완전히 사라졌으며 Ta, TaSi2, Cu4Si, Cu3Si의 피크가 보이고 있다.
면저항 측정 결과와 XRD 분석 결과에서 이온선 보조 증착한 Cu/Ta/Nb/Ta/Si구조의 시편에서는 800℃에서 확산 방지막이 파괴되며 Cu가 Si과 반응하여 Cu3Si 상이 생김을 알 수 있다.
[실시예 4]
Cu/Ta/V/Ta/Si
제9도는 본 발명에 따른 이온선 보조 증착법으로 증착한 Cu/Ta/Nb/Ta/Si 구조를 갖는 시편의 열처리후 면저항 측정 결과를 보여준다. 750℃까지 면저항의 증가가 없으며 800℃에서 면저항 9Ω/�로 급격히 증가하였다. 이온선 보조 증착한 Cu/Ta/V/Ta/Si계도 Cu/Ta/Zr/Ta/Si계 및 Cu/Ta/Nb/Ta/Si와 마찬가지로 Cu/Ta/Si계보다는 150℃ 높은 온도에서 면저항이 증가하기 시작하였으며 Cu/Ta/W/Ta/Si계보다도 50℃ 높은 온도에서 면저항이 증가하기 시작했다.
상술한 바와 같이 Cu/Ta/M/Ta/Si(M은 W, Zr, Nb, V 중 어느 하나) 계면에서의 상호확산은 Cu의 확산에 기인하며 Cu/Ta/Si계에 비해 상기 M이 삽입되었을 때 열적안정성이 증가하는 것은 이온선보조증착에 의한 Ta/M의 혼합으로 형성된 "장벽층(blocking layer)"이 Cu의 확산을 효과적으로 막아주었기 때문인 것으로 생각된다.
본 발명에 의해, 650℃ 이상의 고온 후속 열처리에서도 구리실리사이드 내지 탄탈실리사이드의 형성 없이도 안정적인 면저항 값이 얻어질 수 있는 반도체 소자 배선 재료용 확산 방지막 및 DRAM과 FRAM 소자의 캐패시터용 확산 방지막이 얻어질 수 있다.

Claims (6)

  1. Ta/M/Ta(상기 M은 W, Zr, Nb 및 V 중 어느 하나)의 확산 방지막 박막 구성을 가짐으로써, 상기 박막의 증착 후 행해지는 후속 열처리에 따른 상기 확산 방지막의 면저항의 급속한 증가가 650℃ 이상에서 이루어지는 것을 특징으로 하는 반도체 소자 배선 재료용 확산 방지막.
  2. 제1항에 있어서, 상기 확산 방지막의 총 두께는 500Å 이하인 것을 특징으로 하는 반도체 소자 배선 재료용 확산 방지막.
  3. Ta/M/Ta(상기 M은 W, Zr, Nb 및 V 중 어느 하나)의 확산 방지막 박막 구성을 가짐으로써, 상기 박막의 증착 후 행해지는 후속 열처리에 다른 상기 확산 방지막의 면저항의 급속한 증가가 650℃ 이상에서 이루어진는 것을 특징으로 하는 DRAM 및 FRAM 소자의 캐패시터용 확산 방지막.
  4. 제1항에 있어서, 상기 확산 방지막의 총 두께는 500Å이하인 것을 특징으로 하는 DRAM 및 FRAM 소자의 캐패시터용 확산 방지막.
  5. 이온선 보조 증착법으로, 이온빔 에너지 및 이온빔 에너지를 각각 100 내지 250eV 및 0.1 내지 0.15mA로 제어하면서 Ta/M/Ta(상기 M은 W, Zr, Nb 및 V중 어느 하나)구조를 가지는 확산 방지막 박막을 적층하는 것을 특징으로 하는 반도체 소자 배선 재료용 확산 방지막의 제조 방법.
  6. 이온선 보조 증착법으로, 이온빔 에너지 및 이온빔 에너지를 각각 100 내지 250eV 및 0.1 내지 0.15mA로 제어하면서 Ta/M/Ta(상기 M은 W, Zr, Nb 및 V 중 어느 하나) 구조를 가지는 확산 방지막 박막을 적층하는 것을 특징으로 하는 DRAM 및 FRAM 소자 캐패시터용 확산 방지막의 제조 방법.
KR1019970050569A 1997-09-30 1997-09-30 반도체 소자 배선 재료용 확산방지막의 dram/fram소자 캐패시터용 확산방지막 및 상기 확산 방지막의 제조 방법 KR100258884B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970050569A KR100258884B1 (ko) 1997-09-30 1997-09-30 반도체 소자 배선 재료용 확산방지막의 dram/fram소자 캐패시터용 확산방지막 및 상기 확산 방지막의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050569A KR100258884B1 (ko) 1997-09-30 1997-09-30 반도체 소자 배선 재료용 확산방지막의 dram/fram소자 캐패시터용 확산방지막 및 상기 확산 방지막의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990028026A KR19990028026A (ko) 1999-04-15
KR100258884B1 true KR100258884B1 (ko) 2000-06-15

Family

ID=19522085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050569A KR100258884B1 (ko) 1997-09-30 1997-09-30 반도체 소자 배선 재료용 확산방지막의 dram/fram소자 캐패시터용 확산방지막 및 상기 확산 방지막의 제조 방법

Country Status (1)

Country Link
KR (1) KR100258884B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013052067A1 (en) * 2011-10-07 2013-04-11 Intel Corporation Formation of dram capacitor among metal interconnect

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013052067A1 (en) * 2011-10-07 2013-04-11 Intel Corporation Formation of dram capacitor among metal interconnect
US9565766B2 (en) 2011-10-07 2017-02-07 Intel Corporation Formation of DRAM capacitor among metal interconnect

Also Published As

Publication number Publication date
KR19990028026A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
JP3704427B2 (ja) 半導体装置の銅金属配線形成方法
US5406123A (en) Single crystal titanium nitride epitaxial on silicon
JP3353874B2 (ja) 半導体装置及びその製造方法
US6436825B1 (en) Method of copper barrier layer formation
JP2002524859A (ja) 三元窒化物−炭化物バリア層
JPS634703B2 (ko)
Kolawa et al. Amorphous Ta-Si-N Diffusion Barriers in Si/Al and Si/Cu Metallizations
TW440937B (en) Iridium conductive electrode/barrier structure and method for same
US6218295B1 (en) Semiconductor structure with a titanium aluminum nitride layer and method for fabricating the same
Lee et al. Ta-Si-N as a diffusion barrier between Cu and Si
US5795796A (en) Method of fabricating metal line structure
KR20040014217A (ko) 구리 야금용 비정질 장벽층을 구비하는 반도체 장치
Liu et al. Effects of Ti addition on the morphology, interfacial reaction, and diffusion of Cu on SiO 2
JP3315211B2 (ja) 電子部品
US6002174A (en) Barrier materials for semiconductor devices
KR100258884B1 (ko) 반도체 소자 배선 재료용 확산방지막의 dram/fram소자 캐패시터용 확산방지막 및 상기 확산 방지막의 제조 방법
US4526665A (en) Method of depositing fully reacted titanium disilicide thin films
Yin et al. The effect of oxygen in the annealing ambient on interfacial reactions of Cu/Ta/Si multilayers
Yoon et al. Alteration for a diffusion barrier design concept in future high-density dynamic and ferroelectric random access memory devices
EP0100454B1 (en) Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device
JP2782600B2 (ja) ２層構造の銅拡散防止膜の形成方法
KR100327092B1 (ko) 반도체 소자의 구리 합금배선 형성방법
Miura et al. Structural investigation of thermally nitrided amorphous Ti silicide
Panwar et al. Study of thermal stability behavior of MoN & WN thin films in ULSI
Adams et al. Effectiveness of reactive sputter-deposited Ta–N films as diffusion barriers for Ag metallization

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee