KR100257485B1 - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- KR100257485B1 KR100257485B1 KR1019970076725A KR19970076725A KR100257485B1 KR 100257485 B1 KR100257485 B1 KR 100257485B1 KR 1019970076725 A KR1019970076725 A KR 1019970076725A KR 19970076725 A KR19970076725 A KR 19970076725A KR 100257485 B1 KR100257485 B1 KR 100257485B1
- Authority
- KR
- South Korea
- Prior art keywords
- dots
- gate
- gate line
- lines
- line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
Description
본 발명은 액정표시소자에 관한 것으로서, 보다 상세하게는 사선형태의 그래픽을 나타낼 수 있으며, 게이트 라인의 오픈 결함에 대한 리던던시를 갖는 트라이앵글구조의 화소배열구조에 관한 것이다.BACKGROUND OF THE
액정표시장치는 RGB 의 감산혼합에 따라 색상을 발현하는 칼라필터 기판과, 각 화소를 콘트롤하기 위한 TFT 기판과, 칼라필터기판과 TFT 기판사이에 주입된 액정으로 이루어졌다. 액정표시장치의 칼라필터기판은 열과 행의 매트릭스 형태로 배열된 다수의 화소(pixel)로 이루어진다. 각 화소는 적, 녹 및 청의 도트(dot)의 조합으로 이루어졌다.The liquid crystal display device is composed of a color filter substrate expressing color by subtracting mixing of RGB, a TFT substrate for controlling each pixel, and a liquid crystal injected between the color filter substrate and the TFT substrate. The color filter substrate of the liquid crystal display device includes a plurality of pixels arranged in a matrix form of columns and rows. Each pixel consisted of a combination of red, green and blue dots.
이러한 화소들을 배열하는 대표적인 화소배열방법으로는 트라이앵글(triangular)배열, 스트라이프(stripe)배열, 그리고 모자이크(mosaic) 배열을 들을 수 있다. 도 1에 도시된 바와같은 수직 스트라이프 배열방법은 O/A 용으로 주로 사용된다.Representative pixel array methods for arranging the pixels include a triangular array, a stripe array, and a mosaic array. The vertical stripe arrangement method as shown in FIG. 1 is mainly used for O / A.
도 1을 참조하면, 수직 스트라이프 배열방식의 액정표시소자는 서로 일정간격을 두고 배열된 다수의 게이트 라인(G11, G12, G13, …)이 열방향으로 길게 연장 형성되며, 서로 절연되어 있다. 그리고, 서로 일정간격을 두고 배열된 다수의 데이터 라인(D11, D12, D13, …)이 상기 게이트 라인과 교차하도록 행방향으로 길게 연장형성되며, 서로 절연되어 있다.Referring to FIG. 1, a plurality of gate lines G11, G12, G13,..., Arranged at a predetermined interval from each other in a vertical stripe array method are formed to extend in a column direction and are insulated from each other. The plurality of data lines D11, D12, D13, ... arranged at a predetermined interval from each other extend in a row direction to intersect the gate line, and are insulated from each other.
또한, 각각의 데이터 라인(D11, D12, …)과 게이트 라인(G11, G12, …)에 의해 형성되는 화소영역(PS11 - PS13)에는 각각의 R, G, B 도트(RD, GD, BD)가 배열되어 하나의 화소를 구성한다.Further, in the pixel areas PS11 to PS13 formed by the data lines D11, D12, ... and the gate lines G11, G12, ..., respectively, R, G, B dots RD, GD, BD Are arranged to constitute one pixel.
상기 화소영역(PS11 - PAS13)에서는 상기 데이터 라인(D11, D12, …)과 게이트 라인(G11, G12, …)이 교차하는 부분에 게이트와 소오스 또는 드레인 전극이 각각 게이트 라인 및 데이터 라인에 연결된 도트구동용 TFT 스위칭소자(T11, T12, T13)가 각각 배열된다. 따라서, 각 R, G, B 도트(RD, GD, BD)가 하나의 화소영역(PS11, PS12, PS13)에 각각 배열되고, 각 화소영역(PS11 - PS13)에는 각 R, G, B 도트를 구동하기 위한 TFT(T11 - T13)가 하나씩 각각 배열된다.In the pixel areas PS11 to PAS13, a dot in which a gate and a source or drain electrode are connected to a gate line and a data line at a portion where the data lines D11, D12,..., And the gate lines G11, G12,... The driving TFT switching elements T11, T12, and T13 are arranged respectively. Therefore, each R, G, B dot RD, GD, BD is arranged in one pixel area PS11, PS12, PS13, and each R, G, B dot is placed in each pixel area PS11-PS13. TFTs T11 to T13 for driving are arranged one by one, respectively.
제1도의 화소배열구조를 살펴보면, 하나의 화소를 구성하는 R, G, B 도트(RD, GD, BD)가 수직방향으로 각각 배열된 수직 스트라이프 배열구조를 갖는다. 즉, 각 R 도트(RD), G 도트(GD), B 도트(BD)가 행방향으로 데이터 라인을 따라 일직선으로 배열된다.Referring to the pixel array structure of FIG. 1, the R, G, and B dots RD, GD, and BD constituting one pixel are arranged in a vertical direction, respectively. That is, each of the R dots RD, G dots GD, and B dots BD is arranged in a straight line along the data line in the row direction.
상기한 수직 스트라이프 배열구조를 갖는 액정표시소자는 O/A용으로 적합한 화소배열구조로서, 색구현특성이 트라이앵글 배열구조에 비하여 A/V 용으로는 적합하지 않다.The liquid crystal display device having the above vertical stripe array structure is a pixel array structure suitable for O / A, and its color implementation characteristics are not suitable for A / V as compared with the triangle array structure.
색구현 특성을 향상시키기 위한 화소배열구조로 도 2의 트라이앵글 배열구조가 액정표시소자에 사용되고 있다. 도 2의 액정표시소자는 서로 일정간격을 두고 배열된 다수의 게이트 라인(G21, G22, G23, …)이 열방향으로 길게 연장 형성되며, 서로 절연되어 있다. 그리고, 서로 일정간격을 두고 배열된 다수의 데이터 라인(D21, D22, D23, …)이 상기 게이트 라인과 교차하도록 서로 절연되어 형성되며, 행방향으로 트위스트형태 즉, 지그재그(zig-zag)형태로 배열된다.The triangle array structure of FIG. 2 is used in the liquid crystal display device as a pixel array structure for improving color implementation characteristics. In the liquid crystal display of FIG. 2, a plurality of gate lines G21, G22, G23,... Which are arranged at a predetermined interval from each other are elongated in the column direction, and are insulated from each other. In addition, a plurality of data lines D21, D22, D23, ... arranged at predetermined intervals are insulated from each other so as to cross the gate line, and are twisted in a row direction, that is, in a zig-zag form. Are arranged.
또한, 각각의 데이터 라인(D21, D22, …)과 게이트 라인(G21, G22, …)에 의해 형성되는 각 화소영역(PS21 - PS23)에는 각각의 R, G, B 도트(RD, GD, BD)가 트라이앵글 형태로 배열된다.In addition, each of the pixel areas PS21 to PS23 formed by the data lines D21, D22, ..., and the gate lines G21, G22, ... has R, G, and B dots RD, GD, BD. ) Are arranged in triangle form.
상기 화소영역(PS21 - PS23)에서는 상기 데이터 라인(D21, D22, …)과 게이트 라인(G21, G22, …)이 교차하는 부분에 게이트와 소오스 또는 드레인 전극이 각각 게이트 라인 및 데이터 라인에 연결된 도트구동용 TFT 스위칭소자(T21 - T23)가 배열된다. 도2의 액정표시소자에 있어서도, 도1과 마찬가지로 각 R, G, B 도트(RD, GD, BD)가 하나의 화소영역(PS21, PS22, PS23)에 각각 배열되고, 각 화소영역(PS21 - PS23)에는 각 R, G, B 도트를 구동하기 위한 TFT(T21 - T23)가 하나씩 각각 배열된다.Dots in which gates and source or drain electrodes are connected to gate lines and data lines at portions where the data lines D21, D22,..., And gate lines G21, G22,... The driving TFT switching elements T21-T23 are arranged. Also in the liquid crystal display of FIG. 2, as in FIG. 1, each of the R, G, and B dots RD, GD, and BD are arranged in one pixel area PS21, PS22, PS23, and each pixel area PS21-. In PS23, TFTs T21-T23 for driving each of the R, G, and B dots are arranged one by one.
도 2의 트라이앵글형태의 화소배열구조를 갖는 액정표시소자는 도 1의 스트라이프 형태의 화소배열구조에 비하여 색구현 특성이 우수한 이점이 있다.The liquid crystal display device having the triangular pixel array structure of FIG. 2 has an advantage of superior color implementation characteristics as compared to the stripe pixel array structure of FIG. 1.
그러나, 도 2에 도시된 바와같은 트라이 앵글 배열구조를 갖는 액정표시소자에 있어서는, 데이터 라인이 트위스트형태(twisted) 즉, 지그재그형태로 배열되기 때문에, 데이터 라인이 도 1의 데이터 라인에 비하여 길어지고, 그에 따라 데이터 라인의 저항값이 커지는 문제점과 데이터 라인의 오픈결함의 발생율이 증가하는 문제점이 있었다.However, in the liquid crystal display device having a triangular array structure as shown in FIG. 2, since the data lines are arranged in a twisted shape, that is, in a zigzag shape, the data lines are longer than the data lines of FIG. As a result, the resistance of the data line is increased and the incidence of open defects of the data line is increased.
또한, 종래의 액정표시소자는 게이트 라인의 오픈결함에 대한 리던던시가 불가능하여 페일로 처리되므로, 수율이 저하되는 문제점이 있었다.In addition, the conventional liquid crystal display device has a problem in that the yield is reduced since redundancy of the open defect of the gate line is not possible and is treated as a fail.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위한 것으로서, 게이트 라인의 오픈결함에 대한 리던던시 기능을 갖는 액정표시소자의 화소배열구조를 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and an object thereof is to provide a pixel array structure of a liquid crystal display device having a redundancy function for open defects in gate lines.
본 발명의 다른 목적은 색구현특성이 우수하고, 사선형태의 그래픽 디스플레이가 가능한 트라이앵글형태의 화소배열구조를 갖는 액정표시소자를 제공하는 데 있다.Another object of the present invention is to provide a liquid crystal display device having a triangular pixel array structure which is excellent in color implementation characteristics and which is capable of graphic display of diagonal lines.
본 발명의 다른 목적은 종래의 트라이앵글형태의 화소배열구조보다 데이터 라인의 RC 딜레이를 감소시킬 수 있는 액정표시소자를 제공하는 데 있다.Another object of the present invention is to provide a liquid crystal display device capable of reducing the RC delay of a data line than a conventional triangle pixel arrangement.
도 1은 종래의 스트라이트형태의 화소배열구조를 갖는 액정표시소자의 평면 구조도,1 is a planar structure diagram of a liquid crystal display device having a pixel array structure of a conventional stripes;
도 2는 종래의 트라이앵글형태의 화소배열구조를 갖는 액정표시소자의 평면구조도,2 is a planar structure diagram of a liquid crystal display device having a pixel array structure of a conventional triangle type;
도 3은 본 발명의 실시예에 따른 트라이앵글형태의 화소배열구조를 갖는 액정표시소자의 평면 구조도,3 is a planar structure diagram of a liquid crystal display device having a pixel array structure having a triangle shape according to an embodiment of the present invention;
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
G11 - G17, G21 - G27, G31 - G35 : 게이트 라인G11-G17, G21-G27, G31-G35: Gate line
D11 - D16, D21 - D26, D31 - D40 : 데이터 라인D11-D16, D21-D26, D31-D40: Data Line
PS11 - PS13, PS21 - PS23, PS31 - PS36 : 화소영역PS11-PS13, PS21-PS23, PS31-PS36: Pixel Area
T11 - T13, T12 - T23, T31 - T36 : TFT 스위칭소자T11-T13, T12-T23, T31-T36: TFT switching element
RD : R 도트 R : R 서브도트RD: R dot R: R subdot
GD : G 도트 G : G 서브도트GD: G dot G: G subdot
BD : B 도트 B : B 서브도트BD: B dot B: B subdot
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 서로 교차하는, 일정간격을 두고 배열된 다수의 게이트 라인과 데이타 라인과; 상기 데이타 라인 및 게이트 라인에 의해 만들어지는 화소영역에 배열되는 R, G, B 도트와; 화소영역에 배열되어 상기 데이터 라인 및 게이트 라인에 연결되는 R, G, B 도트구동용 스위칭소자를 구비하는 액정표시소자에 있어서, 상기 게이트 라인은 1쌍의 게이트 라인으로 분리되고, 상기 각 화소영역은 1쌍의 게이트 라인을 따라 다수의 화소분할영역으로 분리되며, 상기 R, G, B도트는 서브도트로 분할되어 각 서브도트가 상기 화소분할영역에 배열되는 것을 특징으로 하는 액정표시소자를 제공하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention comprises a plurality of gate lines and data lines arranged to be spaced apart from each other; R, G, and B dots arranged in the pixel region formed by the data line and the gate line; A liquid crystal display device having R, G, and B dot driving switching elements arranged in a pixel area and connected to the data line and the gate line, wherein the gate line is divided into a pair of gate lines, and each pixel area Is divided into a plurality of pixel division regions along a pair of gate lines, and the R, G, and B dots are divided into sub dots, and each sub dot is arranged in the pixel division region. Characterized in that.
본 발명의 실시예에 따르면, 상기 각 화소영역의 화소분할영역에는 서로 다른 R, G, B 서브도트가 배열되는 것을 특징으로 한다. 상기 각 게이트쌍에 배열된 R, G, B 서브도트중 서로 이웃하는 2개의 데이터 라인에서는 동일한 서브도트가 게이트 라인을 따라 나란하게 배열되어 R, G, B 도트를 구성하는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, different R, G, and B subdots are arranged in the pixel division region of each pixel region. In two data lines adjacent to each other among the R, G, and B subdots arranged in the gate pairs, the same subdots are arranged side by side along the gate line to form R, G, and B dots.
본 발명의 실시예에 따르면, 상기 서로 이웃하는 2개의 데이터 라인에서 동일하게 배열되는 서브도트중 기수번째 데이터 라인과 우수번째 데이터 라인에 나란하게 연결되는 서브도트들은 1쌍의 게이트 라인중 제1게이트 라인에 연결되며, 우수번째 데이터 라인과 기수번째 데이터 라인에 나란하게 연결되는 서브도트들은 1쌍의 게이트 라인중 제2게이트 라인에 연결되는 것을 특징으로 한다.According to an embodiment of the present invention, the sub-dots connected in parallel to the odd-numbered data line and the even-numbered data line among the sub-dots arranged identically in the two adjacent data lines are the first gate of the pair of gate lines. The subdots connected to the line and connected to the even-numbered data line and the odd-numbered data line are connected to the second gate line of the pair of gate lines.
본 발명의 실시예에 따르면, 상기 각 쌍의 데이터 라인중 제1게이트 라인에서는 이웃하는 데이터라인에 R, G, B 도트 순으로 배열되며, 제2게이트 라인에서는 이웃하는 데이터 라인에 B, R, G 도트 순으로 배열되는 것을 특징으로 한다. 상기 제1게이트 라인에 배열된 R, G, B 도트와 제2게이트 라인에 배열된 B, R, G 도트간에는 서브도트만큼 상측 또는 하측중 하나로 그리고 좌측 또는 우측중 하나로 시프트되어 배열되는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, in the first gate line of each pair of data lines, R, G, and B dots are arranged in the order of neighboring data lines, and in the second gate line, B, R, It is characterized by being arranged in the order of G dots. The R, G, B dots arranged on the first gate line and the B, R, G dots arranged on the second gate line are shifted to one of the upper side or the lower side and to one of the left side or the right side by subdots. do.
본 발명의 실시예에 따르면, 분리된 1쌍의 게이트 라인은 서로 평행하게 배열되어, 동일한 게이트 라인구동신호가 인가되어 동시에 구동되어지는 것을 특징으로 한다.According to an embodiment of the present invention, the separated pair of gate lines are arranged in parallel with each other, and the same gate line driving signal is applied and driven simultaneously.
본 발명의 실시예에 따르면, 각 화소영역은 1쌍의 게이트 라인중 제2게이트 라인을 따라 2화소분할영역으로 분할되어, 각 화소영역의 분할된 화소분할영역에는 R, G, B 서브도트중 서로 다른 서브도트가 배열되는 것을 특징으로 한다. 상기 각 화소영역에 스위칭소자가 2개씩 배열되어 분할된 화소분할영역에는 상기 스위칭소자가 각각 하나씩 배열되고, 2개의 스위칭소자는 1쌍의 게이트 라인에 각각 연결되어 하나의 서보도트를 하나의 스위칭소자가 구동하는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, each pixel region is divided into two pixel division regions along a second gate line of a pair of gate lines, and the divided pixel division regions of each pixel region are divided among R, G, and B subdots. It is characterized in that different sub-dots are arranged. The switching elements are arranged one by one in the divided pixel division region where two switching elements are arranged in each pixel area, and the two switching elements are connected to a pair of gate lines, respectively, so that one servo dot is connected to one switching element. It is characterized in that the drive.
본 발명의 실시예에 따르면, 각 화소영역에 2개씩 배열되어 있는 상기 스위칭소자는 게이트 라인을 중심으로 서로 엇갈려 배열되는 것을 특징으로 한다. 상기 화소분할영역에 배열된 2개의 스위칭소자중 제1게이트 라인에 연결되는 스위칭소자는 우수번째 데이터 라인에 연결되며, 제2게이트 라인에 연결되는 스위칭소자는 기수번째 데이터 라인에 연결되는 것을 특징으로 한다.According to the exemplary embodiment of the present invention, the switching elements arranged in two pixel areas are alternately arranged with respect to the gate line. The switching device connected to the first gate line of the two switching devices arranged in the pixel division region is connected to the even-numbered data line, and the switching device connected to the second gate line is connected to the odd-numbered data line. do.
본 발명의 실시예에 따르면, 상기 각 화소분할영역에 배열되어 있는 스위칭소자중 서로 이웃하는 데이터 라인에서 나란하게 배열된 서브도트를 구동하기 위한 스위칭소자는 이웃하는 데이터 라인중 하나를 중심으로 나란하게 배열되는 것을 특징으로 한다. 상기 나란하게 배열되어 있는 스위칭소자중 제1게이트 라인에 연결된 스위칭소자는 우수번째 데이터 라인을 중심으로 나란히 배열되고, 제2게이트 라인에 연결되는 스위칭소자는 기수번째 데이터 라인을 중심으로 나란하게 배열되는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, switching elements for driving subdots arranged side by side in adjacent data lines among the switching elements arranged in each pixel division region are arranged side by side with respect to one of the neighboring data lines. Characterized in that arranged. The switching elements connected to the first gate line among the switching elements arranged side by side are arranged side by side with respect to the even-numbered data line, and the switching elements connected to the second gate line are arranged side by side with respect to the odd data line. It is characterized by.
또한, 본 발명은 서로 일정간격을 두고 배열된 다수의 데이타 라인과; 상기 데이터 라인과 교차하도록 서로 일정간격을 두고 배열되며, 각각 1쌍의 게이트 라인으로 분리되는 다수의 게이트라인과; 각각 상기 1쌍의 게이트 라인을 따라 각각 다수의 서브도트로 분할되어, 각 서브도트가 상기 데이타 라인 및 게이트 라인에 의해 만들어지는 화소영역의 다수의 화소분할영역에 각각 배열되는 R, G, B 도트와; 상기 화소분할영역에 각 서브도트당 하나씩 배열되며, 상기 데이터 라인 및 게이트 라인에 연결되는 R, G, B 도트구동용 스위칭소자를 구비하는 액정표시소자를 제공하는 것을 특징으로 한다.The present invention also provides a plurality of data lines arranged at regular intervals from each other; A plurality of gate lines arranged at regular intervals to intersect the data lines, each of which is divided into a pair of gate lines; R, G, and B dots each divided into a plurality of subdots along the pair of gate lines, each subdot being arranged in a plurality of pixel division regions of a pixel region formed by the data line and the gate line, respectively. Wow; According to an aspect of the present invention, there is provided a liquid crystal display device including an R, G, and B dot driving switching element arranged in each pixel in the pixel division area and connected to the data line and the gate line.
이하 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3는 본 발명의 실시예에 따른 트라이앵글형태의 화소배열구조를 갖는 액정표시소자를 도시한 것이다. 도 3을 참조하면, 본 발명의 실시예에 따른 액정표시소자는 서로 일정간격을 두고 배열된 다수의 게이트 라인(G31, G32, G33, …)이 열방향으로 길게 연장 형성되며, 서로 절연되어 있다. 그리고, 서로 일정간격을 두고 배열된 다수의 데이터 라인(D31, D32, D33, …)이 상기 게이트 라인과 교차하도록 행방향으로 길게 연장형성되며, 서로 절연되어 있다.3 illustrates a liquid crystal display device having a pixel array structure having a triangle shape according to an embodiment of the present invention. Referring to FIG. 3, in the liquid crystal display according to the exemplary embodiment of the present invention, a plurality of gate lines G31, G32, G33,... Which are arranged at regular intervals are extended in the column direction and are insulated from each other. . The plurality of data lines D31, D32, D33, ... arranged at regular intervals from each other extend in a row direction to intersect the gate line and are insulated from each other.
본 발명에서는 데이터 라인이 도2에서와 같이 트위스트(twisted)되어 데이터 라인이 배열되지 않고, 도 1에서와 같이 상기 서로 평행하게 배열되어진다.In the present invention, the data lines are twisted as in FIG. 2 so that the data lines are not arranged, but are arranged in parallel with each other as in FIG.
본 발명에서는 상기 게이트 라인(G31, G32, …)은 각각 1쌍의 게이트 라인(G31a, G31b), (G32a, G32b), … 으로 분리되어 2중 게이트라인 구조를 갖는다. 1쌍의 게이트 라인(G31a, G31b), (G32a, G32b), … 에는 각각의 동일한 게이트 라인구동신호가 인가되어 1쌍의 게이트 라인은 동시에 구동되어진다.In the present invention, the gate lines G31, G32, ... are each pair of gate lines G31a, G31b, G32a, G32b,. It is separated into a double gate line structure. 1 pair of gate lines G31a and G31b, G32a and G32b,... Each same gate line drive signal is applied to the pair of gate lines to be driven simultaneously.
본 발명에서는 게이트 라인을 이중 게이트 라인 구조로 배열하여 각 화소영역(PS31 - PS36)이 게이트 라인(G31, G32, …)을 따라 상, 하 2개의 화소분할영역(PS31a, PS31b) - (PS36a, PS36b)으로 분할된다. 이때, 각 화소영역(PS31 - PS36)은 1쌍의 게이트 라인(G31, G32, …)중 제2게이트 라인(G31b, G32b, …)을 따라 2개의 화소분할영역으로 나뉘어진다.In the present invention, the gate lines are arranged in a double gate line structure so that each pixel region PS31 to PS36 is divided into two pixel division regions PS31a and PS31b to support the gate lines G31, G32, .... PS36b). In this case, each pixel area PS31 to PS36 is divided into two pixel division areas along the second gate line G31b, G32b, ... of the pair of gate lines G31, G32, ....
각각의 분할된 화소분할영역에는 서로 다른 서브도트가 배열되며, 이들을 규칙성을 가지고 배열된다. 도 3을 참조하면, 6개의 데이터 라인을 주기로 하여 R, G, B 서브도트가 규칙적으로 배열되는데, 이웃하는 데이터 라인에는 동일한 서브도트가 배열한다.Different subdots are arranged in each divided pixel division region, and these are arranged with regularity. Referring to FIG. 3, R, G, and B subdots are regularly arranged with six data lines, and the same subdots are arranged in neighboring data lines.
예를 들면, 제1데이타 라인과 제2데이타 라인(D31, D32)에는 R 서브도트(R)가 1쌍의 게이트 라인중 제1게이트 라인(G31a, G32a, …)을 따라 나란히 배열되고, 제2데이타 라인과 제3데이타 라인(D32, D33)에는 B 서브도트(B)가 1쌍의 게이트라인중 제2게이트 라인(G31b, G32b, …)을 따라 나란히 배열된다.For example, in the first data line and the second data lines D31 and D32, R subdots R are arranged side by side along the first gate lines G31a, G32a, ... of the pair of gate lines. In the two data lines and the third data lines D32 and D33, the B subdots B are arranged side by side along the second gate lines G31b, G32b, ... of the pair of gate lines.
그리고, 제3데이타 라인과 제4데이타 라인(D33, D34)에는 G 서브도트(G)가 1쌍의 게이트 라인중 제1게이트 라인(G31a, G32a, …)을 따라 나란히 배열되고, 제4데이타 라인과 제5데이타 라인(D34, D35)에는 R 서브도트(R)가 1쌍의 게이트라인중 제2게이트 라인(G31b, G32b, …)을 따라 나란히 배열되며, 제5데이타 라인과 제6데이타 라인(D35, D36)에는 B 서브도트(B)가 1쌍의 게이트 라인중 제1게이트 라인(G31a, G32a, …)을 따라 나란히 배열된다.In the third and fourth data lines D33 and D34, the G sub-dots G are arranged side by side along the first gate lines G31a, G32a, ... of the pair of gate lines, and the fourth data line. In the line and the fifth data lines D34 and D35, the R subdots R are arranged side by side along the second gate lines G31b, G32b, ... of the pair of gate lines, and the fifth data line and the sixth data. In the lines D35 and D36, the B subdots B are arranged side by side along the first gate lines G31a, G32a, ... of the pair of gate lines.
본 발명의 실시예에 따른 액정표시소자에서는, 도트구동용 TFT 스위칭소자가 한 도트당 2개씩 배열된다. 즉, 서브 도트당 하나의 스위칭소자가 배열된다.In the liquid crystal display element according to the embodiment of the present invention, two dot driving TFT switching elements are arranged per dot. That is, one switching element is arranged per sub dot.
따라서, 각각의 화소분할영역에 있어서, 상기 1쌍의 게이트 라인(G31a, G31b), (G32a, G32b), … 과 데이터 라인(D1, D2, …)이 교차하는 부분에는 게이트와 소오스 또는 드레인 전극이 각각 게이트 라인 및 데이터 라인에 연결된 서브도트 구동용 TFT 스위칭소자(T31a, T31b), (T32a, T32b), … 가 배열된다.Therefore, in each pixel division region, the pair of gate lines G31a and G31b, G32a and G32b,... At the intersection of the data lines D1, D2, ..., the sub-dot driving TFT switching elements T31a, T31b, T32a, T32b, ..., whose gate and source or drain electrodes are connected to the gate line and the data line, respectively; Is arranged.
이때, 각 화소영역(PS31, P32, …)에서는 각각의 R, G, B 서브도트를 구동하는 TFT 스위칭소자(T31a, T31b), (T32a, T32b), … 는 게이트가 각각 1쌍의 게이트 라인(G31a, G31b), (G32a, G32b), … 에 연결되고, 소오스/또는 드레인전극이 이웃하는 2 데이터 라인에 각각 연결된다. 따라서, 한 화소영역의 화소분할영역에서는 각 화소분할영역에 배열되는 서브도트를 구동하기 의한 TFT 스위칭소자가 게이트 라인을 따라 서로 반대방향으로 위치하도록 배열된다.At this time, in each pixel region PS31, P32, ..., the TFT switching elements T31a, T31b, T32a, T32b,... Which drive respective R, G, and B subdots. Are gate pairs of gate lines G31a and G31b, G32a and G32b, respectively. Source and / or drain electrodes are connected to two neighboring data lines, respectively. Therefore, in the pixel division region of one pixel region, the TFT switching elements for driving the subdots arranged in each pixel division region are arranged so as to be located in opposite directions along the gate line.
또한, 이웃하는 데이터라인에 나란히 배열된 동일 서브도트에 대해서는 동일 서브도트를 구동하기 위한 TFT 스위칭소자(T31a, T32a), (T32b, T33b), (T33a, T34a), … 는 동일한 게이트 라인에 이들 게이트가 연결되며, 또한 소오스/드레인도 동일 데이터 라인에 연결되어, 하나의 데이터라인을 중심으로 나란히 배열된다.Further, for the same subdots arranged side by side in the neighboring data lines, the TFT switching elements T31a, T32a, T32b, T33b, T33a, T34a,... These gates are connected to the same gate line, and the source / drain is also connected to the same data line, arranged side by side around one data line.
즉, 하나의 데이터 라인을 중심으로 나란히 배열된 TFT 스위칭소자들중 기수번째 데이터 라인(D33, D35, …)에 동일하게 연결된 TFT 스위칭소자(T31a, T32a), (T33a, T34a), … 들은 모두 게이트가 1쌍의 게이트 라인중 제1게이트 라인(G31a, G32a, …)에 연결된다. 한편, 우수번째 데이터 라인(D32, D32, …)에 동일하게 연결된 TFT 스위칭소자(T32b, T33b), (T34b, T35b), … 는 모두 게이트가 1쌍의 게이트 라인중 제2게이트 라인(G31b, G32b, …)에 연결된다.That is, among the TFT switching elements arranged side by side with respect to one data line, the TFT switching elements T31a, T32a, T33a, T34a,... Are equally connected to the odd data lines D33, D35,... In both cases, the gate is connected to the first gate lines G31a, G32a, ... of the pair of gate lines. On the other hand, the TFT switching elements T32b, T33b, T34b, T35b,... Are connected to the even-numbered data lines D32, D32,... Are connected to the second gate lines G31b, G32b, ... of the pair of gate lines.
즉, 기수번째 데이터 라인과 우수번째 데이터 라인(D31, D32), (D33, D34), … 에 이웃하여 배열된 TFT 스위칭소자들(T31a, T32a), (T33a, T34a), … 은 게이트가 1쌍의 게이트 라인중 제1게이트 라인에 연결된다. 한편, 우수번째 데이터 라인과 기수번째 데이터 라인(D32, D33), (D34, D35), … 에 이웃하여 배열된 TFT 스위칭소자들(T32b, T33b), (T34b, T35b), … 은 게이트가 1쌍의게이트 라인중 제2게이트 라인에 연결된다.That is, the odd-numbered data lines and the even-numbered data lines D31 and D32, (D33 and D34),... TFT switching elements T31a, T32a, T33a, T34a arranged next to each other; The silver gate is connected to the first gate line of the pair of gate lines. On the other hand, even-numbered data lines and odd-numbered data lines D32 and D33, (D34 and D35),... TFT switching elements T32b, T33b, T34b, T35b arranged next to each other; The gate is connected to the second gate line of the pair of gate lines.
또한, 본 발명에서는 이웃하는 2 데이터 라인에 동일한 2 서브도트가 나란하게 배열되고, 나란히 배열된 2 서브도트는 게이트라인을 따라 서브도트만큼 시프트되어, 하나의 화소영역에서의 화소분할영역에는 서로 다른 색의 R, G, B 서브도트가 배열된다.Also, in the present invention, two identical subdots are arranged side by side on two neighboring data lines, and the two subdots arranged side by side are shifted by subdots along the gate line, and different in the pixel division region in one pixel region. The R, G and B subdots of the color are arranged.
예를 들면, 제1게이트 라인과 관계하는 나란하게 배열된 R 서브도트는 제2게이트 라인과 관계하는 나란하게 배열된 B 서브도트보다 1서브도트만큼 시프트되고, 나란하게 배열된 제2게이트 라인에 관계하는 R 서브도트는 제1게이트 라인에 관계하는 G 서브도트보다 1서브도트만큼 시프트되어 배열된다.For example, the R subdots arranged side by side with respect to the first gate line are shifted by one subdot from the B subdots arranged side by side with respect to the second gate line, and are arranged in the second gate lines arranged side by side. The related R subdots are arranged shifted by one subdot from the G subdots related to the first gate line.
따라서, 상기한 바와같은 본 발명의 액정표시소자는 각 1쌍의 게이트 라인을 따라 배열되는 서브도트들은 데이터 라인이 순차적으로 구동될 때마다 2개의 나란하게 배열된 스위칭소자가 구동되어, 데이터 라인을 따라 R, G, B 도트(RD, GD, BD)별로 구동을 하게 된다.Accordingly, in the liquid crystal display of the present invention as described above, sub-dots arranged along each pair of gate lines are driven by two parallel switching elements each time the data lines are sequentially driven. Therefore, driving is performed for each of R, G, and B dots RD, GD, and BD.
그리고, 각 게이트쌍을 따라 배열되는 서브 도트들이 데이터라인을 따라 순차적으로 구동될 때, 제1게이트라인과 제2게이트 라인에 연결된 서브도트들이 순차적으로 데이터 라인을 따라 구동된다. 즉, 동일한 게이트라인쌍에 연결된 서브 도트들은 데이터 라인이 순차적으로 구동될때마다 상측 또는하측 그리고 좌측 또는 우측으로 서브도트만큼 시프트되므로, 트라이앵글형태로 구동된다.When the sub dots arranged along each gate pair are sequentially driven along the data line, the subdots connected to the first gate line and the second gate line are sequentially driven along the data line. That is, the sub-dots connected to the same gate line pair are driven in a triangle form because the sub dots are shifted up or down and left or right whenever the data lines are sequentially driven.
예를 들면, 제2데이타 라인(D32)이 구동될 때는 이 데이터 라인(D32)과 제1게이트 라인(G31a, 32a, …)에 연결된 스위칭소자(T31a, T32a)가 구동되어 나란하게 배열된 R 서브도트가 구동되어 R 도트를 구동시키고, 제3데이타 라인(D33)이 구동될 때는 이 데이터 라인(D33)과 제2게이트 라인(G31b, G32b, …)에 연결된 스위칭소자(T32b, T33b)가 구동되어 나란하게 배열된 B 서브도트가 구동되어 B 도트를 구동시킨다. 이때는, R 도트와 B 도트가 상측 및 우측으로 1서브도트만큼 시프트된다.For example, when the second data line D32 is driven, the switching elements T31a and T32a connected to the data line D32 and the first gate lines G31a, 32a, ... are driven and arranged side by side. When the subdot is driven to drive the R dot, and the third data line D33 is driven, the switching elements T32b and T33b connected to the data line D33 and the second gate lines G31b, G32b, ... Driven B subdots arranged side by side are driven to drive B dots. At this time, the R dot and the B dot are shifted by one subdot to the upper side and the right side.
이어서, 제4데이타 라인(D34)이 구동될 때는 이 데이터 라인(D34)과 제1게이트 라인(G31a, 32a, …)에 연결된 스위칭소자(T33a, T34a)가 구동되어 나란하게 배열된 G 서브도트가 구동되어 G 도트를 구동시킨다. 이때는 제3데이타 라인(D33)의 구동시에 구동되었던 B 도트보다 G 도트가 하측 및 우측으로 1서브도트만큼 시프트된다.Subsequently, when the fourth data line D34 is driven, the G sub-dots arranged side by side by driving the switching elements T33a and T34a connected to the data line D34 and the first gate lines G31a, 32a,... Is driven to drive the G dot. At this time, the G dot is shifted by one subdot to the lower side and the right side than the B dot that was driven when the third data line D33 was driven.
계속하여, 제5데이타 라인(D35)이 구동될 때는 이 데이터 라인(D35)과 제2게이트 라인(G31b, G32b, …)에 연결된 스위칭소자(T34b, T35b)가 구동되어 나란하게 배열된 R 서브도트가 구동되어 R 도트를 구동시킨다. 이때는, 제4데이타 라인 구동시에 구동되었던 G 도트보다 B 도트가 상측 및 우측으로 1서브도트만큼 시프트된다.Subsequently, when the fifth data line D35 is driven, the R subs arranged in parallel with each other by driving the switching elements T34b and T35b connected to the data line D35 and the second gate lines G31b, G32b,... The dot is driven to drive the R dot. At this time, the B dot is shifted by one subdot to the upper side and the right side than the G dot driven during the fourth data line driving.
이와같이 본 발명에서는 각 R, G, B 도트가 데이터 라인이 수차적으로 구동됨에 따라 1서브도트만큼 상측 또는 하측, 그리고 좌즉, 또는 우측으로 시프트되어 구동되므로, R, G, B 서브도트가 트라이앵글 형태로 구동되게 된다.As described above, in the present invention, each R, G, and B dot is driven by being shifted up or down and left, or right, by one subdot as the data lines are driven aberrationally, so that the R, G, and B subdots are in a triangle shape. Will be driven.
본 발명의 액정표시소자는 게이트 라인의 오픈 결함에 대한 리던던시가 가능하지만, 도 1 및 도 2의 액정표시소자의 경우에는 게이트 라인중에 오픈결함이 발생하면 리던던시가 불가능하였다. 예를 들어, 도 1과 도 2의 액정표시소자에 있어서, 게이트 라인(G12), (G22)에 오픈 결함이 발생된 경우에는, 오픈이 발생된 제2게이트 라인에 연결된 스위칭소자의 구동이 불가능하여 오픈이 발생된 게이트 라인에서의 R, G, B 도트구동이 불가능하여 페일이 발생되었다.In the liquid crystal display of the present invention, redundancy with respect to the open defect of the gate line is possible, but in the case of the liquid crystal display of FIGS. 1 and 2, redundancy is not possible when an open defect occurs in the gate line. For example, in the liquid crystal display of FIGS. 1 and 2, when an open defect occurs in the gate lines G12 and G22, the driving of the switching element connected to the second gate line in which the open occurs is impossible. As a result, R, G, and B dot driving in the open gate line was not possible, causing a failure.
하지만, 본 발명의 액정표시소자에 있어서, 예를 들어 제1게이트 라인(G31)을 구성하는 1쌍의 게이트 라인(G31a, G31b)중 G31b에서 오픈 결함이 발생되었다고 가정하면, 제2게이트라인(G31b)에 연결된 서브도트들은 구동되지 않지만, 제1게이트 라인(31a)에 연결된 서브도트들은 구동되어, 제1게이트 라인(G31)에서의 색표현이 가능하다. 이로써 본 발명에서는 게이트 라인을 이중 게이트 라인으로 분리하여 배열함으로써 게이트 라인의 오픈결함에 대한 리던던시를 가능케 한다.However, in the liquid crystal display of the present invention, for example, assuming that an open defect occurs in G31b of the pair of gate lines G31a and G31b constituting the first gate line G31, the second gate line ( The subdots connected to G31b are not driven, but the subdots connected to the first gate line 31a are driven to enable color expression in the first gate line G31. Thus, in the present invention, redundancy for open defects of the gate lines is possible by separating and arranging the gate lines into double gate lines.
상기한 바와같은 본 발명에 따르면, 게이트 라인을 1쌍의 게이트 라인으로 분리하고, 하나의 화소영역을 2화소분할영역으로 배열하여 이웃하는 2 데이터 라인에 동일한 서브도트를 배열함으로써, 데이터 라인이 순차 구동됨에 따라 R, G, B 도트가 1서브도트만큼 상, 하 그리고 좌,우로 시프트되어 구동되므로, 화소를 트라이앵글형태로 구동할 수 있다.According to the present invention as described above, the data lines are sequentially arranged by separating the gate lines into a pair of gate lines, arranging one pixel region into two pixel division regions, and arranging the same subdots in two neighboring data lines. As the R, G, and B dots are driven by being shifted up, down, left, and right by one subdot, the pixels can be driven in a triangle.
이로써, 사선형태의 그래픽을 디스플레이하는 것을 가능케 함은 물론 A/V 용 액정표시소자에서 요구되는 색구현 특성을 향상시킬 수 있다.As a result, it is possible to display a graphic in an oblique form as well as to improve the color realization characteristics required in the A / V liquid crystal display device.
또한, 본 발명의 액정표시소자는 화소가 트라이앵글구조로 배열됨에 반하여 데이터 라인은 직선으로 길게 연장형성되므로, 종래의 트라이앵글구조에서 보다 데이터 라인의 길이가 감소되어 RC 딜레이를 감소시켜 주게 된다.In addition, in the liquid crystal display of the present invention, since the pixels are arranged in a triangle structure, the data lines are elongated in a straight line, and thus, the length of the data lines is shorter than in the conventional triangle structure, thereby reducing the RC delay.
게다가, 본 발명의 액정표시소자는 게이트 라인을 이중 게이트 라인구조로 형성함으로써 하나의 게이트 라인에 오픈 결함이 발생하더라고, 다른 게이트 라인에 의해 화소를 구동하는 것이 가능하므로, 리던던시 기능이 추가되어 수율을 향상시킬 수 있는 이점이 있다.In addition, the liquid crystal display of the present invention can form a gate line in a double gate line structure so that even if an open defect occurs in one gate line and the pixel can be driven by another gate line, a redundancy function is added to improve the yield. There is an advantage that can be improved.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (21)
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970076725A KR100257485B1 (en) | 1997-12-29 | 1997-12-29 | Liquid crystal display device |
US09/217,350 US6259504B1 (en) | 1997-12-22 | 1998-12-21 | Liquid crystal display having split data lines |
JP10365338A JPH11295759A (en) | 1997-12-22 | 1998-12-22 | Liquid crystal display element |
TW088100435A TW594111B (en) | 1997-12-22 | 1999-01-13 | Liquid crystal display |
US09/851,016 US6462801B2 (en) | 1997-12-22 | 2001-05-08 | Liquid crystal display having split gate lines |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970076725A KR100257485B1 (en) | 1997-12-29 | 1997-12-29 | Liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990056714A KR19990056714A (en) | 1999-07-15 |
KR100257485B1 true KR100257485B1 (en) | 2000-06-01 |
Family
ID=19529324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970076725A KR100257485B1 (en) | 1997-12-22 | 1997-12-29 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100257485B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100695302B1 (en) * | 2000-10-05 | 2007-03-14 | 삼성전자주식회사 | Driving method for the lcd |
KR100559225B1 (en) * | 2000-12-29 | 2006-03-15 | 비오이 하이디스 테크놀로지 주식회사 | Method for driving dot inversion of lcd |
-
1997
- 1997-12-29 KR KR1019970076725A patent/KR100257485B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR19990056714A (en) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11295759A (en) | Liquid crystal display element | |
TWI382265B (en) | Thin film transistor array panel and display device | |
KR100277182B1 (en) | LCD | |
KR101117436B1 (en) | Display device | |
KR100689311B1 (en) | Liquid crystal display device and method for driving the same | |
JP4195387B2 (en) | Liquid crystal display | |
TWI420443B (en) | Display apparatus and driving method | |
JP3036512B2 (en) | Liquid crystal display | |
EP0686868A1 (en) | Color display panel | |
KR101718499B1 (en) | Liquid crystal display device | |
US9829753B2 (en) | Display device | |
US20070216619A1 (en) | Liquid Crystal Display | |
KR100603835B1 (en) | An array substrate for In-Plane switching mode LCD | |
US7852437B2 (en) | Display device | |
JP2003215636A (en) | Liquid crystal display | |
CN102881689A (en) | Array substrate and manufacturing method thereof and LCD panel | |
KR100257485B1 (en) | Liquid crystal display device | |
KR100291505B1 (en) | Liquid crystal display device | |
KR100825104B1 (en) | Liquid crystal display | |
KR100291506B1 (en) | Liquid crystal display device | |
US20190287473A1 (en) | Liquid crystal display device and drive method for same | |
KR19990080837A (en) | LCD | |
US9865624B2 (en) | Liquid crystal display | |
KR20020010209A (en) | a structure of a pixel array and a panel for a liquid crystal display including the same | |
JP3564037B2 (en) | Driving method of liquid crystal display panel and liquid crystal display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130305 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20150216 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 18 |