KR100253589B1 - Method of forming fine pattern of semiconductor device - Google Patents
Method of forming fine pattern of semiconductor device Download PDFInfo
- Publication number
- KR100253589B1 KR100253589B1 KR1019970014722A KR19970014722A KR100253589B1 KR 100253589 B1 KR100253589 B1 KR 100253589B1 KR 1019970014722 A KR1019970014722 A KR 1019970014722A KR 19970014722 A KR19970014722 A KR 19970014722A KR 100253589 B1 KR100253589 B1 KR 100253589B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- double
- silicon oxynitride
- layer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
Abstract
Description
본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 특히 소자분리 및 콘택공정을 위한 노광공정시, 고반사율 기판 위에 존재하는 난반사층의 두께와 상관없이 일정하게 마스크의 패턴을 기판에 전사시켜, 난반사에 의한 낫칭(notching)이나 스윙(swing) 현상에 의한 패턴 불균일 및 왜곡을 최소화하는 반사방지막을 형성하는 기술에 관한 것이다.The present invention relates to a method of forming a fine pattern of a semiconductor device, in particular, during the exposure process for device isolation and contact process, the pattern of the mask is transferred to the substrate constantly regardless of the thickness of the diffuse reflection layer present on the high reflectivity substrate, The present invention relates to a technique for forming an antireflection film that minimizes pattern nonuniformity and distortion due to notching or swinging phenomenon due to diffuse reflection.
제1(a)도와 제1(b)도 및 제2도는 종래기술에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도 및 그래프도로서, 소자분리 및 콘택공정에 관한 것이다.1 (a), 1 (b) and 2 are cross-sectional views and graphs showing a method for forming a fine pattern of a semiconductor device according to the prior art, and are related to device isolation and contact processes.
제1(a)도를 참조하면, 반도체기판(10) 상에 산질화막(12)/실리콘 산화막층(11)/반도체기판(10)의 적층구조에 감광막(13)을 도포한다.Referring to FIG. 1A, a
그리고, 상기 소자분리마스크(도시안됨)를 이용한 노광 및 현상공정으로 상기 반도체기판(10)을 노출시킴으로써 소자분리영역을 형성한다.The device isolation region is formed by exposing the
그리고, 상기 소자분리영역에 산소 확산에 의한 열적 산화막으로 형성한다. 이때, 상기 실리콘 질화막(12)은 산소 확산에 의한 열적 산화막 형성공정시, 횡방향으로 자라는 산화막을 억제하여 최대한의 소자형성영역을 확보하기 위한 것이다.In the device isolation region, a thermal oxide film is formed by oxygen diffusion. At this time, the
이때, 상기 노광공정시 광원의 파장이 짧아짐에 따라 반도체기판의 반사율이 높아지고, 다이(die) 크기가 늘어나고 패턴 크기가 0.3㎛ 이하로 작아짐에 따라 소자분리를 위한 감광막패턴의 크기 d1′과 d2′가 일정하지 않게 된다. (d1′≠d2′)In this case, as the wavelength of the light source is shortened during the exposure process, the reflectance of the semiconductor substrate is increased, the die size is increased, and the pattern size is reduced to 0.3 μm or less, so that the size of the photosensitive film pattern d1 'and d2' for device isolation is increased. Is not constant. (d1 ′ ≠ d2 ′)
그 이유는, 상기 감광막패턴은 감광막 내에 분포하는 노광빛의 세기에 비례 혹은 반비례하는데, 고반사율 기관에서 반사되는 광원이 중간의 실리콘 산화막/질화막에서 흡수되지 않고 완전히 투과되므로, 실리콘 산화막/질화막의 미세한 단차에 의하여 감광막으로의 재반사율이 큰 폭으로 변하기 때문이다. 그러므로, 이러한 방식으로 소자를 제작하면 각 단위소자의 특성이 달라질 수 있다.The reason is that the photoresist pattern is proportional or inversely proportional to the intensity of the exposure light distributed in the photoresist film. Since the light source reflected by the high reflectance engine is completely transmitted without being absorbed by the intermediate silicon oxide film / nitride film, the fine pattern of the silicon oxide film / nitride film This is because the rereflection rate to the photosensitive film is greatly changed by the step. Therefore, when the device is manufactured in this manner, the characteristics of each unit device may be different.
제1(b)도 및 제2도를 참조하면, 먼저, 반도체기판(20) 상부에 소자분리절연막(21), 게이트산화막(22), 워드라인(23)을 형성하고, 그 상부를 평탄화시키는 실리콘 산화막(24)을 형성한다.Referring to FIGS. 1B and 2, first, an
그리고, 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 상기 실리콘산화막(24) 상부에 감광막패턴(도시안됨)을 형성한다.Then, a photoresist pattern (not shown) is formed on the
이때, 상기 노광공정은 365nm와 248nm의 광원을 이용하여 실시한다.In this case, the exposure process is performed using a light source of 365nm and 248nm.
그리고, 상기 감광막패턴과 상기 반도체기판(20) 및 워드라인(23) 사이에 존재하는 실리콘 산화막(24)은 상기 광원의 노광빛이 흡수되지않고 완전히 반사되므로 상기 실리콘산화막(24)의 미세한 두께 차이에 의하여 감광막으로의 재반사율을 큰폭으로 변화시킨다.In addition, since the
그 다음에, 상기 감광막패턴을 마스크로하여 상기 반도체기판(20) 및 워드라인(23)을 노출시키는 콘택홀(25,26)을 형성한다.Next,
제2도를 참조하면, 파장인 365nm와 248nm에서의 실리콘 산화막의 광학적 특성은 산화막 두께에 따라 감광막으로의 재반사율이 주기적으로 크게 변한다.Referring to FIG. 2, the optical properties of the silicon oxide film at the wavelengths of 365 nm and 248 nm vary greatly periodically with the photoresist depending on the thickness of the oxide film.
이때, 재반사율의 변화는 곧 콘택홀의 크기의 변화를 의미하며, 심한 경우에는 콘택홀이 형성되지 않는 경우가 발생한다.In this case, the change in re-reflection means a change in the size of the contact hole, and in a severe case, the contact hole may not be formed.
상기한 바와같이 종래기술은, 고반사율 기판과 감광막 사이에 투명한 절연막, 예를들면 실리콘 산화막 혹은 실리콘 질화막등과 같이 노광 파장 365nm, 248nm에서 광흡수가 없는 물질이 반드시 있는 경우는, 투명 절연막이 기판 내에서 약 200~700Å 정도 두께 차이가 있으면, 이 두께 차이에 의한 보강 상쇄간섭현상 때문에 감광막으로의 노광빛의 재반사율이 0.1~05정도 차이가 나고, 따라서 기판 각 부분에서 동일한 크기로 형성되어야할 패턴이 위치에 따라 크게 차이가 난다. 이로인하여, 예정된 크기의 패턴을 형성할 수 없게 되어 반도체소자의 수율 및 특성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.As described above, in the prior art, when there is a material without light absorption at an exposure wavelength of 365 nm or 248 nm, such as a transparent insulating film, for example, a silicon oxide film or a silicon nitride film, between the high reflectance substrate and the photosensitive film, the transparent insulating film is a substrate. If there is a thickness difference of about 200 ~ 700Å within, due to the reinforcement canceling interference caused by this thickness difference, the re-reflectance of the exposure light to the photosensitive film is different by 0.1 ~ 05, and therefore, the same size should be formed in each part of the substrate. The pattern varies greatly depending on the location. As a result, there is a problem in that it is impossible to form a pattern having a predetermined size, thereby lowering the yield and characteristics of the semiconductor device and consequently making it difficult to integrate the semiconductor device.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 높은 단차와 고반율율을 갖는 층 상부에 이중구조의 반사방지막을 형성하고 이를 이용하여 패터닝공정을 실시함으로써 반도체소자의 고집적화에 접합한 미세패턴을 형성할 수 있도록 하여 반도체소자의 특성 및 수율을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다.The present invention is to solve the above problems of the prior art, by forming a double-layered anti-reflection film on the layer having a high step height and high power factor and by using the patterning process to perform a fine pattern bonded to the high integration of semiconductor devices It is an object of the present invention to provide a method for forming a fine pattern of a semiconductor device, which can be formed to improve the characteristics and yield of the semiconductor device and thereby enable high integration of the semiconductor device.
제1(a)도 및 제1(b)도는 종래기술에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도.1 (a) and 1 (b) are cross-sectional views showing a method for forming a fine pattern of a semiconductor device according to the prior art.
제2도는 상기 제1(b)도에 따른 반사율을 도시한 그래프도.FIG. 2 is a graph showing reflectivity according to FIG. 1 (b). FIG.
제3(a)도 내지 제3(f)도는 본 발명의 실시예에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도.3 (a) to 3 (f) are cross-sectional views showing a method for forming a fine pattern of a semiconductor device according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10,20,40 : 반도체기판 11,41 : 패드산화막10,20,40:
12,42 : 패드질화막 13 : 감광막12,42: pad nitride film 13: photosensitive film
21 : 소자분리절연막 22 : 게이트산화막21: device isolation insulating film 22: gate oxide film
23 : 워드라인 24 : 실리콘산화막23
25,26 : 콘택홀 43 : 무정형 실리콘25, 26: contact hole 43: amorphous silicon
44 : 실리콘 산질화막 46 : 산소 또는 N2O 플라즈마44 silicon oxynitride film 46 oxygen or N 2 O plasma
47 : 감광막패턴47: photosensitive film pattern
이상의 목적을 달성하기위해 본 발명에 따른 반도체소자의 미세패턴 형성방법은, 고단차, 고반사율의 반도체기판 상부에 산화막, 질화막등의 투명한 박막을 형성하는 공정과, 상기 투명한 박막 상부에 무정질실리콘층과 실리콘산질화막을 순차적으로 형성하여 이중 반사방지막을 형성하는 공정과, 상기 이중 반사방지막 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 이중 반사방지막 및 투명한 박막을 식각하는 공정과, 상기 감광막패턴을 제거하는 공정을 포함하는 것을 제1특징으로 한다.In order to achieve the above object, the method for forming a micropattern of a semiconductor device according to the present invention comprises the steps of forming a transparent thin film such as an oxide film, a nitride film, and the like on the semiconductor substrate having a high step difference and a high reflectance, and amorphous silicon on the transparent thin film. Forming a layer and a silicon oxynitride film sequentially to form a double antireflection film, forming a photoresist pattern on the double antireflection film, and etching the double antireflection film and the transparent thin film using the photoresist pattern as a mask. It is a 1st characteristic that it includes the process and the process of removing the said photosensitive film pattern.
그리고, 본 발명에 따른 반도체소자의 미세패턴 형성방법은, 단차를 갖는 반도체기판 상부에 제1패드절연막, 제2패드절연막을 형성하는 공정과, 상기 제2패드절연막 상부에 무정형실리콘층과 실리콘산질화막을 순차적으로 형성하여 이중 반사방지막을 형성하는 공정과, 상기 이중 반사방지막을 플라즈마처리하는 공정과, 상기 이중 반사방지막 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 이중 반사방지막과 제2패드절연막을 식각하는 공정과, 상기 감광막패턴을 제거하는 공정과, 상기 제1패드절연막과 남은 이중 반사방지막을 식각하여 상기 반도체기판의 예정된 부분을 노출시키는 제1,2패드절연막패턴을 형성하는 공정을 포함하는 것을 제2특징으로한다.In addition, the method for forming a micropattern of a semiconductor device according to the present invention includes the steps of forming a first pad insulating film and a second pad insulating film on a semiconductor substrate having a step difference, and an amorphous silicon layer and a silicon acid on the second pad insulating film. Forming a nitride film sequentially to form a double anti-reflection film; plasma processing the double anti-reflection film; forming a photoresist pattern on the double anti-reflection film; and performing double reflection using the photoresist pattern as a mask. Etching the protection film and the second pad insulating film; removing the photoresist pattern; and etching the first pad insulation film and the remaining double anti-reflection film to expose a predetermined portion of the semiconductor substrate. A second feature includes a step of forming a film.
또한, 본 발명에 따른 반도체소자의 미세패턴 형성방법은, 반도체기판 상부에 소자분리절연막 및 게이트전극을 형성하는 공정과, 상기 반도체기판 표면을 평탄화시키는 절연막을 형성하는 공정과, 상기 절연막 상부에 무정형실리콘층과 실리콘산질화막을 순차적으로 형성하여 이중 반사방지막을 형성하는 공정과, 상기 이중 반사방지막을 플라즈마처리하는 공정과, 상기 이중 반사방지막 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 반도체기판과 게이트전극의 예정된 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 감광막패턴을 제거하는 공정과, 상기 이중 반사방지막을 제거하는 공정을 포함하는 것을 제3특징으로 한다.In addition, the method of forming a fine pattern of a semiconductor device according to the present invention comprises the steps of forming a device isolation insulating film and a gate electrode on the semiconductor substrate, forming an insulating film to planarize the surface of the semiconductor substrate, and amorphous on the insulating film Forming a silicon layer and a silicon oxynitride film sequentially to form a double antireflection film, plasma processing the double antireflection film, forming a photoresist pattern on the double antireflection film, and masking the photoresist pattern And a process of forming a contact hole exposing a predetermined portion of the semiconductor substrate and the gate electrode, removing the photoresist pattern, and removing the double anti-reflection film.
한편, 이상의 목적을 달성하기위한 본 발명의 원리는, 균일한 소자 분리 패턴형성과 균일한 크기의 콘택 패턴형성을 위해서 노광공정의 광원이 상기의 산화막, 질화막 또는 산질화막과 같은 투명절연막으로 입사되지 않도록 중간에 얇은 광흡수체인 반사방지막을 삽입하는 것으로, 종래기술은 일반적인 단일층 반사방지막을 투명 절연막과 감광막 사이에 삽입하면, 반사방지막에서 노광빛의 약 50%정도를 흡수하지만, 그 나머지가 투명막으로 입사하여 투명막-고반사율기판의 접합부에서 반사된 빛이 감광막으로 나오기 때문에, 반사방지막이 투명절연막의 특정 두께에 대해서는 반사저지작용을 하지만, 그 이외의 두께에서는 노광빛을 저지하지 못하여 감광막의 패턴형성을 불균일하게 한다. 그러나, 본 발명은 실리콘 산질화막과 같은 반사방지막과 무정형 실리콘과 같이 노광빛을 거의 흡수하여 투명막으로 투과되는 노광빛을 제거하는 기능의 이중 반사방지막 구조를 형성하여, 감광막/이중 반사방지막/투명절연막/고반사율기판의 적층구조를 갖는 소자분리 패턴 노광공정, 콘택 패턴 노광공정에서 투명 절연막의 두께차이에 의해 패턴 크기에 영향을 주지 않는 함으로써 균일한 패턴을 얻을수 있도록 하는 것이다.On the other hand, the principle of the present invention for achieving the above object, the light source of the exposure process is not incident to the transparent insulating film, such as the oxide film, nitride film or oxynitride film in order to form a uniform device isolation pattern and uniform contact pattern formation. By inserting an anti-reflective film, which is a thin light absorber in the middle, the conventional technique inserts a general single layer anti-reflective film between the transparent insulating film and the photosensitive film, and the anti-reflective film absorbs about 50% of the exposure light, but the rest is transparent. Since the light incident on the film and reflected at the junction of the transparent film-high reflectivity substrate is emitted to the photosensitive film, the anti-reflective film acts as a reflection inhibiting agent for a specific thickness of the transparent insulating film, but at other thicknesses, the photosensitive film cannot be prevented because the light is not blocked. Uneven pattern formation However, the present invention forms a double anti-reflection film structure having a function of absorbing exposure light almost like an amorphous silicon and removing exposure light transmitted through the transparent film such as amorphous silicon, thereby forming a photoresist / double antireflection film / transparent In the device isolation pattern exposure step and the contact pattern exposure step having the laminated structure of the insulating film / high reflectivity substrate, the pattern size is not influenced by the thickness difference of the transparent insulating film so that a uniform pattern can be obtained.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제3(a)도 내지 제3(f)도는 본 발명의 실시예에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도로서, 단차를 갖는 부분에 소자분리절연막을 형성하는 기술에 관한 것이다.3 (a) to 3 (f) are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device according to an embodiment of the present invention, and related to a technology of forming an element isolation insulating film in a portion having a step.
먼저, 반도체기판(40)의 소자분리 예정지역에 패드 산화막(41)과 패드질화막(42)을 형성한다.First, the
그리고, 상기 패드질화막(42) 상부에 노광 빛을 흡수하는 무정형 실리콘(43)을 얇게 증착한다.In addition, a thin layer of
이때, 상기 무정형 실리콘(43)은 다결정실리콘 같이 노광 파장에서 허수굴절률(k)값이 큰 물질로서, 상기 다결정실리콘과 같이 허수굴절률이 큰 물질로 대체하여 사용할 수 있다. 여기서, 상기 무정형 실리콘(43)이나 다결정 실리콘은 248nm에서의 허수굴절률값이 각각 3.65와 3.5정도이며, 결정화 정도에 따라 약간 다를 수 있다.In this case, the
그리고, 무정형 및 다결정 실리콘의 광흡수계수“α”는The light absorption coefficient "α" of amorphous and polycrystalline silicon is
α=4πk/λ …………………………제1식α = 4πk / λ... … … … … … … … … … First Formula
(단, α는 광흡수계수, k는 허수굴절률, λ : 노광파장)(Where α is the light absorption coefficient, k is the imaginary refractive index, and λ is the exposure wavelength)
상기 제1식에 의하여 결정되며, 248nm의 노광파장에서 무정형과 다결정 실리콘의 광흡수계수는 각각 0.0185Å-1, 0177Å-1로 결정됨을 알 수 있다.It determined by the first equation, and, at the exposure wavelength of the optical absorption coefficient of the amorphous and polycrystalline silicon of 248nm can be seen in each of the determined 0.0185Å -1, 0177Å -1.
그리고, 상기 무정형 및 다결정 실리콘 내부로 248nm의 빛이 진행하면서 37%(=e-1)로 감소하는 두께는 각각 54, 56Å이므로, 200Å정도의 작은 두께에서 노광빛의 대부분을 흡수할 수 있다.In addition, since the thickness of 248 nm decreases to 37% (= e −1 ) as the light and the 248 nm progress into the amorphous and polycrystalline silicon, respectively, the thickness of the exposure light may be absorbed at a small thickness of about 200 μs.
그러나, 박막의 표면 거칠기 측면에서 상기 무정형 실리콘(43)이 상기 다결정 실리콘보다 더 매끄럽기 때문에 광흡수막으로 유리하다.However, in terms of surface roughness of the thin film, the
한편, 상기 무정형 실리콘(43)은, 증착은 퍼니시-형(furnace type) 화학기상증착(Chemical Vapor Deposition, 이하에서 CVD라 함)이나 플라즈마기상증착(Plasma-Enhanced CVD, 이하에서 PECVD라 함)으로 진행한다. 그리고, 증착 두께는 상기 패드질화막(42)으로 노광빛이 투과하지 못하는 100~500Å정도로 한다. 그리고, 증착조건은, SiH4나 Si2H6등을 실리콘원기체로 사용하고, 경우에 따라서 두께균일도 및 증착속도를 감소시키기 위하여 수소기체를 희석시키며, 고주파 전력은 0~1000W이고, 증착 압력은 0.01~10Torr이고, 기판온도는 상온~700℃정도의 범위에서 합성한다. (제3(a)도)Meanwhile, the
그 다음에, 상기 무정형 실리콘(43) 상부에 실리콘 산질화막(44)을 형성하여 상기 무정형 실리콘(43)과 실리콘 산질화막(44)의 적층구조로 반사방지막을 형성한다.Next, a
이때, 상기 실리콘 산질화막(44)은 PECVD 방법으로 100~500Å정도의 두께 형성한다.At this time, the
여기서, 상기 실리콘 산질화막(44)은, 248nm에서 실수부가 1.5~2.5, 허수부가 0.1~1.5의 값을 갖는 굴절률을 갖는다. 그리고, 상기 실리콘 산질화막(44)이 하부에 무정형 실리콘(43), 상부에 원자외선(Deep-UV) 감광막인 경우, 최적 실수굴절률, 허수굴절률 및 두께는 각각 2.1±0.2, 0.5±0.2 및 300±50Å이다.Here, the
그리고, 상기 실리콘 산질화막(44)은 PECVD 방법으로 형성하되, SiH40~300 sccm, N2O 0~500 sccm, NH30~300 sccm, N20~5000 sccm, He 0~5000 sccm 정도의 유량을 사용하며, 특히 상기 NH3기체는 경우에 따라 혼합하지 않을 수 있다.The
그리고, 상기 실리콘 산질화막(44)은 반응실 압력 0.01~10 Torr, 기판온도 100~500℃, 고주파 전력 0~1000W 정도로 하여 형성한다. 이때, N2및 He 기체는 희석기체로서 박막 균일도 및 증착속도 감소를 목적으로 다량 혼합할 수도 있다. (제3(b)도)The
그 다음에, 상기 실리콘 산질화막(44) 증착 후 감광막 패터닝을 좋게 하기 위하여, 산소 플라즈마나 N2O 플라즈마(46)를 이용하여 표면 처리한다.Next, in order to improve photoresist patterning after deposition of the
여기서, 상기 플라즈마 처리공정은 패드산화막(41)과 패드 질화막(42)의 두께가 불균일하더라도 균일한 소자분리 감광막 패턴을 얻을 수 있도록 한다. (제3(c)도)In this case, the plasma treatment process may obtain a uniform device isolation photoresist pattern even when the thickness of the
그 다음에, 상기 실리콘 산질화막(44) 상부에 감광막패턴(47)을 형성한다. 이때, 상기 감광막패턴(47)은 소자분리마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다.Next, a
여기서, 상기 감광막패턴(47)은 소자분리영역의 거리가 서로 같은 크기, 다시말하면 예정된 크기인 d1과 d2(d1=d2)로 형성된다. (제3(d)도)Here, the
그 다음에, 상기 감광막패턴(47)을 마스크로하여 상기 실리콘 산질화막(44), 무정형 실리콘(43) 및 패드질화막(42)을 순차적으로 식각한다.Next, the
이때, 상기 식각공정은, 상기 실리콘 산질화막(44)이나 무정형 실리콘(43)과 상기 패드질화막(42)의 식각 선택비가 1~3:1인 질화막 식각조건으로 실시하여 상기 실리콘 산질화막(44)과 무정형 실리콘(43)을 식각한다. 그리고, 상기 감광막패턴(47)을 마스크로하여 상기 패드질화막(42)을 식각한다. (제3(e)도)In this case, the etching process may be performed under an etching condition of an etching selectivity of the
그 다음에, 상기 감광막패턴(47)을 제거한다. 그리고, 상기 패드질화막(42)과 상기 무정형 실리콘(43), 패드산화막(41)의 식각 선택비가 1~3:1인 식각조건으로 상기 실리콘 산질화막(44), 무정형 실리콘(43)을 완전히 제거하는 동시에 상기 반도체기판(40)의 예정된 부분을 노출시키는 패드질화막(42)패턴과 패드산화막(41)패턴을 형성한다. (제3(f)도)Then, the
본 발명의 다른 실시예는, 단차를 갖는 두 부분에 콘택홀을 형성하는 것으로, 그 원리는 본 발명의 실시예와 같이 이중구조의 박막을 이용하여 예정된 크기의 패턴을 형성하는 것이다.Another embodiment of the present invention is to form contact holes in two portions having a step, the principle of which is to form a pattern of a predetermined size using a thin film of a dual structure as in the embodiment of the present invention.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 미세패턴 형성방법은, 감광막과 투명 박막 사이에 무정형 실리콘과 실리콘 산질화막의 적층구조를 형성하고 감광막의 패터닝공정을 실시함으로써 균일한 패턴을 형성하여 다이 내에서 소자의 특성을 균일하게 하며, 층간 배선의 접합도 신뢰성을 향상시킴으로써 반도체소자의 수율을 크게 향상시킬 수 있는 잇점이 있다.As described above, in the method of forming a micropattern of a semiconductor device according to the present invention, a layered structure of amorphous silicon and a silicon oxynitride film is formed between the photosensitive film and the transparent thin film, and a uniform pattern is formed by performing a patterning process of the photosensitive film. There is an advantage that the yield of the semiconductor device can be greatly improved by making the characteristics of the device uniform within and improving the reliability of the bonding of the interlayer wiring.
Claims (26)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970014722A KR100253589B1 (en) | 1997-04-21 | 1997-04-21 | Method of forming fine pattern of semiconductor device |
TW087105682A TW463237B (en) | 1997-04-21 | 1998-04-10 | A method for forming micro-pattern of semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970014722A KR100253589B1 (en) | 1997-04-21 | 1997-04-21 | Method of forming fine pattern of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980077556A KR19980077556A (en) | 1998-11-16 |
KR100253589B1 true KR100253589B1 (en) | 2000-06-01 |
Family
ID=19503428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970014722A KR100253589B1 (en) | 1997-04-21 | 1997-04-21 | Method of forming fine pattern of semiconductor device |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100253589B1 (en) |
TW (1) | TW463237B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100513802B1 (en) * | 1998-10-13 | 2005-12-05 | 주식회사 하이닉스반도체 | Contact formation method of semiconductor device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990084602A (en) * | 1998-05-08 | 1999-12-06 | 윤종용 | Method of forming photoresist pattern of semiconductor device using antireflection film |
KR100410573B1 (en) * | 2001-12-29 | 2003-12-18 | 주식회사 하이닉스반도체 | Method of manufacturing semiconductor device having anti reflection coating layer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04234109A (en) * | 1990-12-28 | 1992-08-21 | Sony Corp | Method of forming wiring in semiconductor device |
JPH07263309A (en) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | Manufacture of semiconductor device using amorphous carbon |
-
1997
- 1997-04-21 KR KR1019970014722A patent/KR100253589B1/en not_active IP Right Cessation
-
1998
- 1998-04-10 TW TW087105682A patent/TW463237B/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04234109A (en) * | 1990-12-28 | 1992-08-21 | Sony Corp | Method of forming wiring in semiconductor device |
JPH07263309A (en) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | Manufacture of semiconductor device using amorphous carbon |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100513802B1 (en) * | 1998-10-13 | 2005-12-05 | 주식회사 하이닉스반도체 | Contact formation method of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR19980077556A (en) | 1998-11-16 |
TW463237B (en) | 2001-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0877098B1 (en) | Method and system for depositing films | |
US7390738B2 (en) | Fabrication of semiconductor devices using anti-reflective coatings | |
US6235456B1 (en) | Graded anti-reflective barrier films for ultra-fine lithography | |
US5488246A (en) | Semiconductor device and method of manufacturing the same | |
JP4776747B2 (en) | Contact formation method of semiconductor element | |
KR100434560B1 (en) | Semiconductor processing method, semiconductor circuitry, and gate stacks | |
KR20010007158A (en) | Method of forming fine pattern | |
US20080132085A1 (en) | Silicon Rich Dielectric Antireflective Coating | |
US6670695B1 (en) | Method of manufacturing anti-reflection layer | |
US5643833A (en) | Method of making a contact hole in a semiconductor device | |
US6255717B1 (en) | Shallow trench isolation using antireflection layer | |
US6171764B1 (en) | Method for reducing intensity of reflected rays encountered during process of photolithography | |
US7109101B1 (en) | Capping layer for reducing amorphous carbon contamination of photoresist in semiconductor device manufacture; and process for making same | |
KR100253589B1 (en) | Method of forming fine pattern of semiconductor device | |
US7446048B2 (en) | Dry etching apparatus and dry etching method | |
US6130146A (en) | In-situ nitride and oxynitride deposition process in the same chamber | |
KR100242464B1 (en) | Method of forming anti-reflection film of semiconductor device | |
KR100562323B1 (en) | Semiconductor device and method of manufacturing the same | |
KR100318461B1 (en) | Semiconductor device isolation method | |
US6221558B1 (en) | Anti-reflection oxynitride film for polysilicon substrates | |
KR20090124097A (en) | Forming method for pattern of semiconductor device | |
KR100252038B1 (en) | Fabrication method of semiconductor device | |
KR100423914B1 (en) | Method of fabricating a semiconductor device with a silicon nitride having a high extinction coefficient | |
KR100436130B1 (en) | Method of manufacturing fine pattern with optimized thickness and optical constant value of semiconductor device | |
KR20000025641A (en) | Method for forming contacts of a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |