KR100253504B1 - Controlling apparatus of atm switch having selection circuit - Google Patents

Controlling apparatus of atm switch having selection circuit Download PDF

Info

Publication number
KR100253504B1
KR100253504B1 KR1019970028290A KR19970028290A KR100253504B1 KR 100253504 B1 KR100253504 B1 KR 100253504B1 KR 1019970028290 A KR1019970028290 A KR 1019970028290A KR 19970028290 A KR19970028290 A KR 19970028290A KR 100253504 B1 KR100253504 B1 KR 100253504B1
Authority
KR
South Korea
Prior art keywords
cell data
lim
atm cell
arbiter
atm
Prior art date
Application number
KR1019970028290A
Other languages
Korean (ko)
Other versions
KR19990004240A (en
Inventor
이수봉
박시우
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970028290A priority Critical patent/KR100253504B1/en
Publication of KR19990004240A publication Critical patent/KR19990004240A/en
Application granted granted Critical
Publication of KR100253504B1 publication Critical patent/KR100253504B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE: A control device in ATM(Asynchronous Transfer Mode) switch having a selecting circuit is provided to improve a data transmission capability and a reliability for operating the ATM switch by providing multi-path using a number of arbitrators. CONSTITUTION: A number of RX LIMs(Line Interface Modules)(10-0¯10-15) on the receiving side match and output the inputted ATM cell data. RX arbitrators(20-0¯20-15) output ATM cell data inputted through the RX LIMs(10-0¯10-15) or through a switch controller. A switch controller(30) is commonly connected to the RX LIMs(10-0¯10-15), and outputs ATM cell data through free RX arbitrator. A selector(40) outputs a buffer enable signal according to inputting of status signal outputted from the RX arbitrators(20-0¯20-15). Buffers(50-0¯50-15) stores temporarily ATM cell data. A routing part(60) routes and outputs ATM cell data stored in the buffers(50-0¯50-15) according to the corresponding destination switching path. A TX arbitrator(70) arbitrates LIM on the transmission side in order for the outputted ATM cell data to be outputted through the LIM on the transmission side. A number of TX LIMs(80-0¯80-15) match and output ATM cell data outputted from the routing part(60).

Description

선택회로를 구비한 비동기 전송 모드(ATM) 스위치의 제어장치Control device of asynchronous transfer mode (ATM) switch with selection circuit

본 발명은 비동기 전송 모드(Asynchronous Transfer Mode ; 이하, 'ATM'이라칭함) 스위치(switch)에 있어서, 다수의 LIM(Line Interface Module)과 스위치 제어기(switch controller) 사이에 스위치 포트에 대한 억세스 중재기(access arbitration)를 설치하고, 상기 스위치 제어기에 의한 중재기의 출력을 우선순위에 따라 선택하는 선택회로를 구비함으로써 상기 스위치 제어기로부터 출력되는 ATM 셀 데이터의 전송 능력을 향상시킬 수 있도록 한 선택회로를 구비한 ATM 스위치의 제어장치에 관한 것이다.The present invention provides an access arbitrator for a switch port between a plurality of line interface modules (LIMs) and a switch controller in an asynchronous transfer mode (hereinafter, referred to as 'ATM') switch. and a selection circuit for providing access arbitration and selecting the output of the arbitrator by the switch controller in order of priority to improve the transmission capability of ATM cell data output from the switch controller. It relates to a control device of an ATM switch provided.

종래의 ATM 스위치내에는 스위치 포트의 개수와 동일한 숫자의 LIM과 하나의 스위치 제어기 사이에 스위치 포트에 대한 억세스 제어를 중재하는 중재기가 하나만 존재하였다.In the conventional ATM switch, there is only one arbiter that arbitrates access control for the switch port between the same number of LIMs and one switch controller.

상기와 같이, 종래에는 단일의 중재기에 모든 LIM이 연결됨에 따라 상기 LIM으로부터 연속적인 데이터의 입력이 있을 경우에는 스위치 제어기로부터의 어떠한 정보도 전송할 수 없었다.As described above, conventionally, as all LIMs are connected to a single arbiter, no information from the switch controller can be transmitted when there is continuous data input from the LIM.

즉, 스위치 제어기로부터의 ATM 셀 데이터의 입력이 지연되는 상황이 발생하여 전체적인 스위치 제어가 비효율적으로 이루어져 ATM 스위치의 신뢰성이 저하되는 문제점이 있었다.That is, there is a problem in that the input of ATM cell data from the switch controller is delayed, and overall switch control is inefficient, thereby degrading the reliability of the ATM switch.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 그 목적은 ATM 스위치내에 스위치 포트의 개수와 동일한 숫자의 수신측(RX) LIM과 하나의 스위치 제어기 사이에 상기 LIM의 개수와 동일한 숫자의 중재기를 설치하고, 상기 스위치 제어기에 의한 중재기의 출력을 우선순위에 따라 선택하는 선택회로를 구비함으로써 상기 스위치 제어기로부터 출력되는 ATM 셀 데이터의 전송 능력을 향상시킬 수 있도록 한 선택회로를 구비한 ATM 스위치의 제어장치를 제공하는 데에 있다.The present invention has been made to solve the above problems, the object of which is the number of the same number as the number of the LIM between the receiving side (RX) LIM and one switch controller of the same number as the number of switch ports in the ATM switch An ATM having a selection circuit which provides an arbitrator and improves the transmission capability of ATM cell data output from the switch controller by providing a selection circuit that selects the output of the arbitrator by the switch controller according to priority. It is to provide a control device of the switch.

이러한 목적을 달성하기 위한 본 발명의 선택회로를 구비한 ATM 스위치의 제어장치는, 다수의 RX LIM이 각 RX 중재기에 일대일 연결되는 동시에 하나의 스위치 제어기는 상기 각 RX 중재기에 공통으로 연결되어, 선택기가 상기 스위치 제어기로 부터의 데이터 입력이 유효하다라는 RX 중재기의 상태신호를 입력함에 따라 버퍼 인에이블 신호를 출력하여 해당 버퍼를 인에이블시키고 나서, 비어있는 RX 중재기를 통해 스위치 제어기로부터 출력되는 ATM 셀 데이터를 상기 인에이블된 버퍼에 전송하도록 함을 특징으로 한다.The control device of the ATM switch having the selection circuit of the present invention for achieving this object, a plurality of RX LIM is connected one-to-one to each RX arbiter and one switch controller is commonly connected to each of the RX arbiter, Inputs the status signal of the RX arbiter that the data input from the switch controller is valid, outputs the buffer enable signal to enable the corresponding buffer, and then outputs the ATM from the switch controller through the empty RX arbiter. And transmit cell data to the enabled buffer.

제1도는 본 발명에 의한 선택회로를 구비한 비동기 전송 모드(ATM) 스위치의 제어장치의 블록 구성도.1 is a block diagram of a control device of an asynchronous transfer mode (ATM) switch having a selection circuit according to the present invention.

제2도는 본 발명에 의한 선택기의 동작 흐름도.2 is a flowchart of operation of the selector according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10-0~10-15 : 제0 RX LIM~제15 RX LIM10-0 ~ 10-15: 0th RX LIM ~ 15th RX LIM

20-0~20-15 : 제0 RX 중재기~제15 RX 중재기20-0 ~ 20-15: 0th RX arbiter ~ 15th RX arbiter

30 : 스위치 제어기 40 : 선택기30: switch controller 40: selector

50-0~50-15 : 제0 버퍼~제15 버퍼 60 : 라우팅부50-0 to 50-15: 0th buffer to 15th buffer 60: routing part

70 : TX 중재기70: TX Arbitrator

80-0~80-15 : 제0 TX LIM~제15 TX LIM80-0 ~ 80-15: 0th TX LIM ~ 15th TX LIM

이하, 첨부된 도면을 참고하여 본 발명에 의한 선택회로를 구비한 ATM 스위치의 제어장치의 구성 및 동작을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation of the control device of the ATM switch having a selection circuit according to the present invention.

제1도는 본 발명에 의한 선택회로를 구비한 ATM 스위치의 제어장치의 블록 구성도로서, 입력되는 ATM 셀 데이터를 정합하여 출력하는 다수의 수신측 제0 RX LIM~제15 RX LIM(10-0~10-15)과, 상기 각각의 제0 RX LIM~제15 RX LIM(10-0~10-15)에 연결되어 제0 RX LIM~제15 RX LIM(10-0~10-15)을 통해 입력되는 ATM 셀 데이터를 출력하거나 후술될 스위치 제어기를 통해 입력되는 ATM 셀 데이터를 출력하는 제0 RX 중재기~제15 RX 중재(20-0~20-15)와, 상기 제0 RX 중재기~제15 RX 중재기(20-0~20-15)에 공통으로 연결되어, 비어있는 RX 중재기를 통해 ATM 셀 데이터를 출력하는 스위치 제어기(30)와, 상기 제0 RX 중재기 ~제15 RX 중재기(20-0~20-15)에서 출력되는 상태신호의 입력에 따라 버퍼 인에이블 신호를 출력하여 선택기(40)와, 상기 선택기(40)에서 출력되는 인에이블 신호에 의해 인에이블되어 비어있는 RX 중재기를 통해 출력되는 스위치 제어기(30)로부터의 ATM 셀 데이터를 임시 저장하는 제0 버퍼~제15 버퍼(50-0~50-15)와, 상기 제0 버퍼~제15 버퍼(50-0~50-15)에 저장된 ATM 셀 데이터를 해당하는 목적지 스위칭 경로에 따라 라우팅하여 출력하는 라우팅부(60)와, 상기 라우팅부(60)에서 출력되는 ATM 셀 데이터를 송신측 LIM을 통해 출력되도록 특정 송신측 LIM을 중재하는 TX 중재기(70)와, 상기 라우팅부(60)에서 출력되는 ATM 셀 데이터를 정합하여 출력하는 다수의 제0 TX LIM~제15 TX LIM(80-0~80-15)으로 구성된다.1 is a block diagram of a control device of an ATM switch having a selection circuit according to the present invention, wherein a plurality of receiving side 0 RX LIM to 15 RX LIM (10-0) that matches and outputs input ATM cell data. 10-15) and the respective 0th RX LIM to 15th RX LIMs (10-0 to 10-15) to connect the 0th RX LIM to 15th RX LIMs (10-0 to 10-15). A zeroth RX arbiter to a fifteenth RX arbitration (20-0 to 20-15) for outputting ATM cell data input through a switch controller or an ATM cell data input through a switch controller to be described later; A switch controller 30 commonly connected to the 15th RX arbiter 20-0 to 20-15 and outputting ATM cell data through an empty RX arbiter, and the 0th RX arbiter to 15th RX Outputs a buffer enable signal according to the input of the status signal output from the arbiters 20-0 to 20-15, and is enabled by the selector 40 and the enable signal output from the selector 40 to be empty. RX 0th to 15th buffers 50-0 to 15-15 for temporarily storing ATM cell data from the switch controller 30 outputted through the resumption, and the 0th to 15th buffers 50-0 to Routing unit 60 for routing and outputting the ATM cell data stored in 50-15 according to the corresponding destination switching path, and specific transmission so that the ATM cell data output from the routing unit 60 is output through the transmitting side LIM. TX arbiters 70 for arbitrating the side LIM and a plurality of 0 TX LIM to 15 th TX LIMs 80-0 to 80-15 for matching and outputting ATM cell data output from the routing unit 60; It consists of.

상기와 같이 구성된 선택회로를 구비한 ATM 스위치의 제어장치의 동작을 제2도의 선택기(40)의 동작 흐름도를 참고하여 설명하면 다음과 같다.The operation of the control device of the ATM switch having the selection circuit configured as described above will be described with reference to the operation flowchart of the selector 40 of FIG.

상기 제0 RX LIM~제15 RX LIM(10-0~10-15)을 통해 입력되는 ATM 셀 데이터 또는 스위치 제어기(30)에서 출력되는 ATM 셀 데이터는 제0 RX 중재기~제15 RX 중재기(20-0~20-15)에 입력되어 제0 버퍼~제15 버퍼(50-0~50-15)를 통해 라우팅부(60)로 출력되게 되는데, 이때 제0 RX 중재기~제15 RX 중재기(20-0~20-15)를 거쳐 제0 RX LIM~제15 RX LIM(10-0~10-15)으로 부터 ATM 셀 데이터가 입력되는 경우에는 스위치 제어기(30)에서 출력되는 ATM 셀 데이터를 전송할 수 없게 된다.ATM cell data inputted through the 0th RX LIM to 15th RX LIM (10-0 to 10-15) or ATM cell data outputted from the switch controller 30 may be a 0th RX arbiter to a 15th RX arbiter. Input to (20-0 ~ 20-15) is output to the routing unit 60 through the 0 buffer ~ 15 buffer (50-0 ~ 50-15), wherein the 0 RX arbiter ~ 15 RX When ATM cell data is input from the 0th RX LIM to the 15th RX LIM (10-0 to 10-15) via the arbiter (20-0 to 20-15), the ATM output from the switch controller 30. Cell data cannot be transmitted.

따라서, 이때에는 상기 제0 RX 중재기~제15 RX 중재기(20-0~20-15)중 제0 RX LIM~제15 RX LIM(10-0~10-15)으로부터의 ATM 셀 데이터를 전송하지 않은 비어있는 중재기가 있는지 각각의 제0 RX 중재기~제15 RX 중재기(20-0~20-15)의 상태를 확인하여 비어있는 RX 중재기를 통해 스위치 제어기(30)로부터의 ATM 셀 데이터를 전송할 수 있도록 한다.Therefore, at this time, ATM cell data from the 0th RX LIM to the 15th RX LIM (10-0 to 10-15) of the 0th RX arbiters to 15th RX arbiters 20-0 to 20-15 is stored. ATM cells from the switch controller 30 through the empty RX arbiter by checking the status of each of the 0th RX arbiter to 15th RX arbiter (20-0 to 20-15) for an empty arbiter not transmitted. Allow data to be transferred.

즉, 상기 선택기(40)는 제0 RX 중재기~제15 RX 중재기(20-0~20-15)에서 출력되는 상기 스위치 제어기(30)로부터의 데이터 입력이 유효하다라는 각 1비트씩 총 16비트의 상태신호를 입력하여 상기 제0 RX 중재기~제15 RX 중재기(20-0~20-15)와 연결된 제0 버퍼~제15 버퍼(50-0~50-15)를 인에이블시키는 인에이블 신호를 출력하게 된다.That is, the selector 40 has a total of one bit for each data bit that the data input from the switch controller 30 output from the 0th RX arbiter to the 15th RX arbiter 20-0 to 20-15 is valid. Input the 16-bit status signal to enable the 0th buffer to the 15th buffer (50-0 to 50-15) connected to the 0th RX arbiter to the 15th RX arbiter (20-0 to 20-15). Enable signal is output.

상기 선택기(40)는 상기 제0 RX 중재기~제15 RX 중재기(20-0~20-15)가 데이터를 입력할 때 사용하는 클럭과 같은 속도로 운용되고, 여러 개의 RX 중재기가 스위치 제어기(30)로부터의 입력 데이터를 받아들일 경우 데이터의 입력 중복을 피하기 위해 익스클루시브 오아 로직(XOR Logic)을 이용하여 일정한 우선순위에 따라 RX 중재기의 출력을 제어한다.The selector 40 is operated at the same speed as the clock used by the 0th RX arbiter to the 15th RX arbiter (20-0 to 20-15) to input data, and the multiple RX arbiters are controlled by the switch controller. When receiving input data from 30, the exclusive XOR Logic is used to control the output of the RX arbiter according to a certain priority to avoid duplication of data input.

즉, 제2도의 흐름도에서와 같이, 선택기(40)는 먼저 상기 제0 RX 중재기~제15 RX 중재기(20-0~20-15)에서 출력되는 상태신호를 16비트의 '0'값으로 초기화한 다음(S1), 상기 초기화된 상태신호가 제0 RX 중재기~제15 RX 중재기(20-0~20-15)에서 출력되는 상태신호와 비교하여 같은지 다른지를 판단한다(S2).That is, as shown in the flowchart of FIG. 2, the selector 40 first outputs a 16-bit '0' value to a status signal output from the 0 th RX arbiter to 15 th RX arbiters 20-0 to 20-15. After initializing to (S1), it is determined whether the initialized state signal is the same or different from the state signal output from the 0th RX arbiter to the 15th RX arbiter (20-0 to 20-15) (S2). .

상기 단계(S2)로부터 상기 제0 RX 중재기~제15 RX 중재기(20-0~20-15)에서 출력되는 상태신호가 초기화된 상태신호와 다르다면, 제0 RX 중재기(20-0)에서 제15 RX 중재기(20-15)의 순으로 각각의 제0 RX 중재기~제15 RX 중재기(20-0~20-15)의 상태신호[0]~상태신소[15]가 스위치 제어기(30)로부터의 데이터 입력이 유효하다라는 '1'의 값으로 '0'값의 초기화된 상태신호와 다른지를 확인한다(S3,S5,S7,S9).If the state signal outputted from the 0th RX arbiter to the 15th RX arbiters 20-0 to 20-15 from the step S2 is different from the initialized state signal, the 0th RX arbiter 20-0. ), The status signals [0] to the state address [15] of each of the 0th RX arbiter 20-15 to the 15th RX arbiter 20-15 It is checked whether the data input from the switch controller 30 is different from the initialized status signal of the value '0' to the value '1' (S3, S5, S7, and S9).

이어, 상기 단계(S3,S5,S7,S9)에서 제0 RX 중재기~제15 RX 중재기(20-0~20-15)의 상태신호가 '1'로 초기화된 상태신호와 다르다면, 선택기(40)는 인에이블 신호를 출력하여 상기 제0 RX 중재기~제15 RX 중재기(20-0~20-15)에 연결된 해당 제0 버퍼~제15 버퍼(50-0~50-15)를 인에이블시킨다(S4,S6,S8,S10).Subsequently, if the status signals of the 0th RX arbiter to the 15th RX arbiters 20-0 to 20-15 are different from the state signals initialized to '1' in the steps S3, S5, S7 and S9, The selector 40 outputs an enable signal so that the corresponding zero buffer to fifteenth buffers 50-0 to 50-15 connected to the zeroth to RX arbiters 20 to 20-15. ) Is enabled (S4, S6, S8, and S10).

이때, 상기 인에이블 신호는 임의의 16비트 값과 상기 제0 RX 중재기~제15 RX 중재기(20-0~20-15)의 16비트의 상태신호를 익스클루시브 오아하여 발생하는 것으로, 이 인에이블 신호에 의해 스위치 제어기(30)로부터의 데이터 입력이 유효한 RX 중재기와 연결된 버퍼가 인에이블되어 상기 RX중재기를 통한 스위치 제어기(30)의 ATM 셀 데이터를 저장한다.In this case, the enable signal is generated by an exclusive orphan of an arbitrary 16-bit value and a 16-bit status signal of the 0 th RX arbiter to the 15 th RX arbiter (20-0 to 20-15). This enable signal enables a buffer connected to the RX arbiter for which data input from the switch controller 30 is valid to store ATM cell data of the switch controller 30 through the RX mediator.

일예로, 제0 RX 중재기(20-0)의 상태신호가 '1'로 선택기(40)에 입력되는 16비트 0000000000000001은 제0 버퍼(50-0)를 인에이블시키기 위한 인에이블 신호를 발생하기 위해 임의의 1111111111111110과 익스클루시브 오아하여 1111111111111111의 인에이블 신호를 출력하여 상기 제0 버퍼(50-0)를 인에이블시킨다.For example, the 16-bit 0000000000000001 inputted to the selector 40 with the status signal of the 0th RX arbiter 20-0 being '1' generates an enable signal for enabling the 0th buffer 50-0. In order to enable the 0th buffer 50-0, an enable signal of 1111111111111111 is output by an exclusive or arbitrary 1111111111111110.

그러면, 스위치 제어기(30)로부터의 ATM 셀 데이터는 상기 제0 RX 중재기(20-0)를 통해 제0 버퍼(50-0)에 임시 저장되어 라우팅부(60)를 거쳐 송신측 LIM을 통해 출력되게 된다.Then, the ATM cell data from the switch controller 30 is temporarily stored in the 0th buffer 50-0 through the 0th RX arbiter 20-0, and passes through the routing unit 60 through the transmitting side LIM. Will be output.

이상, 상기에서 설명한 바와 같이 본 발명은 다수의 중재기를 이용한 다중의 경로를 제공함에 따라 LIM으로부터의 데이터 전송 유무에 관계없이 비어있는 중재기를 통해 스위치 제어기로부터의 ATM 셀 데이터를 전송 지연없이 실시간적으로 전송할 수 있어 스위치 제어기로부터의 데이터 전송 능력을 향상시키고 ATM 스위치의 운영에 대한 신뢰성을 향상시킬 수 있게 되는 효과가 있다.As described above, the present invention provides multiple paths using a plurality of arbiters, thereby real-time transmission of ATM cell data from the switch controller through an empty arbiter regardless of whether data is transmitted from the LIM without delay. Transmission can improve the data transfer capability from the switch controller and improve the reliability of the operation of the ATM switch.

Claims (2)

입력되는 ATM 셀 데이터를 정합하여 출력하는 제0 RX LIM~제15 RX LIM(10-0~10-15)과, 상기 제0 RX LIM~제15 RX LIM(10-0~10-15)에 연결되어 제0 RX LIM~제15 RX LIM(10-0~10-15)을 통해 입력되는 ATM 셀 데이터를 출력하거나 스위치 제어기를 통해 입력되는 ATM 셀 데이터를 출력하는 제0 RX 중재기~제15 RX 중재기(20-0~20-15)와, 상기 제0 RX 중재기~제15 RX 중재기(20-0~20-15)에 공통으로 연결되어, 비어있는 RX 중재기를 통해 ATM 셀 데이터를 출력하는 스위치 제어기(30)와, 상기 제0 RX 중재기~제15 RX 중재기(20-0~20-15)에서 출력되는 상태신호의 입력에 따라 버퍼 인에이블 신호를 출력하여 선택기(40)와, 상기 선택기(40)에서 출력되는 인에이블 신호에 의해 인에이블되어 비어있는 RX 중재기를 통해 출력되는 스위치 제어기(30)로부터의 ATM 셀 데이터를 임시 저장하는 제0 RX 버퍼~제15 RX 버퍼(50-0~50-15)와, 상기 제0 RX 버퍼~제15 RX 버퍼(50-0~50-15)에 저장된 ATM 셀 데이터를 해당하는 목적지 스위칭 경로에 따라 라우팅하여 출력하는 라우팅부(60)와, 상기 라우팅부(60)에서 출력되는 ATM 셀 데이터를 송신측 LIM을 통해 출력되도록 특정 송신측 LIM을 중재하는 TX 중재기(70)와, 상기 라우팅부(60)에서 출력되는 ATM 셀 데이터를 정합하여 출력하는 제0 TX LIM~제15 TX LIM(80-0~80-15)으로 구성되는 것을 특징으로 하는 선택회로를 구비한 비동기 전송 모드(ATM) 스위치의 제어장치.0th RX LIM to 15th RX LIM (10-0 to 10-15) for matching and outputting input ATM cell data, and the 0th RX LIM to 15th RX LIM (10-0 to 10-15). 0th RX Arbitrator ~ 15 connected to output ATM cell data input through 0th RX LIM ~ 15th RX LIM (10-0 ~ 10-15) or ATM cell data input through switch controller ATM cell data is commonly connected to the RX arbiter (20-0 to 20-15) and the 0th RX arbiter to the 15th RX arbiter (20-0 to 20-15), and the empty RX arbiter is used. A switch controller 30 for outputting a buffer enable signal and a buffer enable signal according to an input of a state signal output from the 0 th RX arbiter to the 15 th RX arbiter 20-0 to 20-15. ) And a 0 th RX buffer to a 15 th RX buffer temporarily storing ATM cell data from the switch controller 30 which is enabled by the enable signal output from the selector 40 and output through the empty RX arbiter. (50-0-50-50) And a routing unit 60 for routing and outputting ATM cell data stored in the 0 th RX buffer to the 15 th RX buffer 50-0 to 50-15 according to a corresponding destination switching path, and the routing unit 60. TX arbitrator 70 for arbitrating a specific sender LIM to output ATM cell data outputted from the LIM, and a zeroth TX LIM for matching and outputting ATM cell data output from the routing unit 60; A control device for an asynchronous transfer mode (ATM) switch having a selection circuit, characterized in that it is composed of a fifteenth TX LIM (80-0 to 80-15). 제1항에 있어서, 상기 선택기(40)는 임의의 순서대로 상기 제0 RX 중재기(20-0)~제15 RX 중재기(20-15)에서 상기 스위치 제어기(30)로부터의 데이터 입력이 유효하다라는 상태신호의 유무를 확인하여, 상기 상태신호가 있는 경우 임의의 값과 상기 상태신호를 익스클루시브 오아하여 인에이블 신호를 출력하여 해당 버퍼를 인에이블시키도록 구성되는 것을 특징으로 하는 선택회로를 구비한 비동기 전송모드(ATM) 스위치의 제어장치.4. The selector 40 according to claim 1, wherein the selector 40 is configured to input data from the switch controller 30 at the 0th RX arbiter 200-0 through 15th RX arbiter 20-15 in any order. And confirming the presence or absence of a valid state signal, and if the state signal is present, is configured to enable a corresponding buffer by outputting an enable signal by exclusively generating an arbitrary value and the state signal. Control device of an asynchronous transfer mode (ATM) switch having a circuit.
KR1019970028290A 1997-06-27 1997-06-27 Controlling apparatus of atm switch having selection circuit KR100253504B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028290A KR100253504B1 (en) 1997-06-27 1997-06-27 Controlling apparatus of atm switch having selection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028290A KR100253504B1 (en) 1997-06-27 1997-06-27 Controlling apparatus of atm switch having selection circuit

Publications (2)

Publication Number Publication Date
KR19990004240A KR19990004240A (en) 1999-01-15
KR100253504B1 true KR100253504B1 (en) 2000-04-15

Family

ID=19511778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028290A KR100253504B1 (en) 1997-06-27 1997-06-27 Controlling apparatus of atm switch having selection circuit

Country Status (1)

Country Link
KR (1) KR100253504B1 (en)

Also Published As

Publication number Publication date
KR19990004240A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
KR100250437B1 (en) Path control device for round robin arbitration and adaptation
CA1258113A (en) Packet switching network with multiple packet destinations
JP2769746B2 (en) Data packet reordering device for high-speed data switch
US5617547A (en) Switch network extension of bus architecture
JPH0981508A (en) Method and apparatus for communication
KR100321784B1 (en) Distributed type input buffer switch system having arbitration latency tolerance and method for processing input data using the same
US20020191611A1 (en) Self-route expandable multi-memory packet switch with distributed scheduling means
US5857111A (en) Return address adding mechanism for use in parallel processing system
EP0690390B1 (en) Network for transferring consecutive packets between processor and memory with a reduced blocking time
KR100253504B1 (en) Controlling apparatus of atm switch having selection circuit
US7254139B2 (en) Data transmission system with multi-memory packet switch
US5257385A (en) Apparatus for providing priority arbitration in a computer system interconnect
JPH04220840A (en) Data transmitter
US6034943A (en) Adaptive communication node for use in an inter-processor communications system
US5175832A (en) Modular memory employing varying number of imput shift register stages
JP2853652B2 (en) Packet transmitting method and apparatus in inter-processor communication
JP3481445B2 (en) Competition mediation method
US7130302B2 (en) Self-route expandable multi-memory packet switch
KR940005025B1 (en) Packet type switch element for multi-step connection
KR0168904B1 (en) Data exchange with the group communications
EP0651336A1 (en) Switch network extension of bus architecture
KR940005436B1 (en) Switching apparatus
KR20030073577A (en) Utopia interface apparatus
JPH11298487A (en) Input data changeover device
JPH1021201A (en) Input and output verifying method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee