KR100253314B1 - Stud ball grid array semiconductor package and a method of manufacturing thereof - Google Patents

Stud ball grid array semiconductor package and a method of manufacturing thereof Download PDF

Info

Publication number
KR100253314B1
KR100253314B1 KR1019970045719A KR19970045719A KR100253314B1 KR 100253314 B1 KR100253314 B1 KR 100253314B1 KR 1019970045719 A KR1019970045719 A KR 1019970045719A KR 19970045719 A KR19970045719 A KR 19970045719A KR 100253314 B1 KR100253314 B1 KR 100253314B1
Authority
KR
South Korea
Prior art keywords
stud
resin layer
die
package
metal plate
Prior art date
Application number
KR1019970045719A
Other languages
Korean (ko)
Other versions
KR19990024546A (en
Inventor
최신
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970045719A priority Critical patent/KR100253314B1/en
Publication of KR19990024546A publication Critical patent/KR19990024546A/en
Application granted granted Critical
Publication of KR100253314B1 publication Critical patent/KR100253314B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Abstract

PURPOSE: A stud BGA(ball grid array) package and a method of manufacturing the same are to prevent damage of a molding portion due to heat-distortion. CONSTITUTION: The stud BGA package comprises a resin layer(10), a die(20) and a radiating cap(30). The resin layer has a stepped surface for seating the radiating cap. Coefficient of thermal expansion of the resin layer is the same as that of a substrate(7). Depth of the stepped surface is shallower than that of an upper end of the resin layer. Owing to this shallow depth of the stepped surface, capability of mounting a stud(11) and the substrate is improved. The radiating cap is made of a material having a high heat transfer rate. Coefficient of thermal expansion of the radiating cap is the same as that of the die. Both surfaces of a metal plate are point-plated by gold or silver. Between a plurality of studs, an epoxy resin is injected to fix the studs. Using a solder ball, the die is bonded to an upper end of the studs. By covering upper half of the resin layer with the radiating cap, the die is rigidly fixed.

Description

스터드 비지에이 패키지 및 그 제조방법Stud Visage Package and Manufacturing Method

본 발명은 비지에이 패키지에 관한 것으로, 특히 서브 스트레이트에 패키지가 변형 또는 단락되지 않으면서도 견고하게 실장되도록 함과 아울러 생산성의 향상 및 원가를 절감할 수 있는 스터드 비지에이 패키지 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a busy package, and more particularly, to a stud busy package and a method for manufacturing the same, which enables to securely mount the package without being deformed or short-circuited in the sub-straight and to improve productivity and reduce costs. .

일반적인 비지에이(Ball Grid Array) 패키지는 다수개의 내부리드가 내장된 다층배선기판(이하, 서브 스트레이트로 통칭함)의 상면에는 상기 내부리드와 각각 와이어로 연결되는 다이가 부착되어 몰딩되는 한편 상기 서브 스트레이트의 저면으로 노출되는 내부리드의 단부에는 각각 아웃단자용 솔더볼이 형성되는 것으로, 이는 아웃리드가 측면으로 노출되는 통상적인 패키지에 비해 그 크기는 소형이면서도 더 많은 수의 아웃리드를 형성할 수 있어 고집적화에 유리한 이점이 있다.In general, a ball grid array package is formed by attaching and molding a die connected to wires on the upper surface of a multilayer wiring board (hereinafter, referred to as a sub straight) having a plurality of internal leads. Solder balls for out terminals are formed at each end of the inner lead exposed to the bottom of the straight, which is smaller in size and can form a larger number of outleads than a conventional package in which the outlead is exposed laterally. There is an advantage to high integration.

이러한 비지에이 패키지중에서도 더욱 고집적화된 패키지를 통상 스터드 비지에이(Stud BGA)패키지라고 하는데, 상기 비지에이 패키지는 42%Ni-Fe합금이나 동합금인 박판의 메탈 플레이트 양면에 금(Au) 또는 은(Ag)을 입히고, 그 메탈 플레이트의 가장자리에 포토케미컬 에칭(Poto-Chemical Etching)으로 아웃단자용 스터드를 형성하며, 그 스터드의 상단면은 상기 메탈 플레이트의 중앙부에 부착되는 다이와 와이어로 각각 연결되는 한편 상기 스터드의 하단면은 서브 스트레이트의 내부단자와 솔더볼로 결합하고 있다.Among these BG packages, the more highly integrated packages are commonly referred to as Stud BGA packages, which are made of 42% Ni-Fe alloy or copper alloy on both sides of a thin metal plate of Au or silver (Ag). ) And a stud for out terminals is formed on the edge of the metal plate by photo-chemical etching, and the top surface of the stud is connected by a die and a wire attached to the center of the metal plate, respectively. The bottom surface of the stud is joined to the inner terminal of the sub straight and solder balls.

종래의 스터드 비지에이 패키지는 도 1에 도시된 바와 같이, 양면에 금(Au) 또는 은(Ag)이 입혀진 메탈 플레이트의 가장자리에 다수개의 아웃단자용 스터드(1)가 형성되어 에폭시(2)로 고정되고, 그 메탈 플레이트의 중앙부위에는 다이(3)가 개재되어 부착되며, 그 다이(3)는 각각의 스터드(1)와 와이어(4)에 의해 연결되어 그 다이(3)와 와이어(4)가 부착되는 상기 메탈 플레이트의 상측에는 몰딩부(5)가 형성되어 있다.As shown in FIG. 1, a conventional stud busiage package has a plurality of studs 1 for out terminals formed on an edge of a metal plate coated with gold (Au) or silver (Ag) on both sides thereof, and the epoxy 2 is formed of epoxy stud 2. The die 3 is interposed and attached to the center portion of the metal plate, and the die 3 is connected by the respective studs 1 and the wires 4 so that the dies 3 and the wires 4 are attached. The molding part 5 is formed on the upper side of the metal plate to which the metal plate is attached.

도면중 미설명 부호인 6은 히트 스프레이더, 7은 서브 스트레이트이다.In the drawings, reference numeral 6 denotes a heat sprayer, and 7 denotes a sub straight.

상기와 같은 종래의 스터드 비지에이를 제조하기 위한 과정은 다음과 같다.The process for manufacturing the conventional stud busies as described above is as follows.

즉, 상기 메탈 플레이트의 양측면에 포토케미컬 에칭을 실시하여 스터드(1)를 형성시킴과 함께 그 포토케미컬 에칭에 의해 형성된 스터드(1)의 사이사이에 에폭시 수지(2)를 주입시켜 각 스터드(1)가 고정되도록 몰딩하는데, 이 각 스터드(1)는 와이어본딩 패드와 마운팅 패드를 가지는 얇은 수지에 쌓이게 된다.That is, the photochemical etching is performed on both sides of the metal plate to form the studs 1, and the epoxy resin 2 is injected between the studs 1 formed by the photochemical etching. ) Is fixed so that each stud 1 is stacked in a thin resin having a wire bonding pad and a mounting pad.

다음, 상기 메탈 플레이트의 중앙부에 형성된 다이 패드(미도시)에 다이(3)를 부착시키고, 그 다이(3)와 상기 각 스터드(1)의 상단면을 와이어(4)로 결선(結線)시킨 이후에 상기 메탈 플레이트의 상면은 에폭시(5)로 몰딩하는 반면에 다이(3)의 저면은 별도의 히트 스프레이더(6)를 부착하거나 또는 그대로 노출시켜 열방출이 원활하게 되도록 한다.Next, the die 3 is attached to a die pad (not shown) formed at the center of the metal plate, and the die 3 and the upper end surfaces of the studs 1 are connected by wires 4. After that, the upper surface of the metal plate is molded with epoxy (5), while the bottom of the die (3) is attached to a separate heat sprayer (6) or exposed as it is to facilitate heat dissipation.

한편, 상기와 같이 제조된 비지에이 패키지에 있어서, 그 패키지의 각 스터드(1) 하단면이 서브 스트레이트(7)의 내부에 형성된 각 내부리드(미도시)의 상단면에 부착되어 상기 패키지가 서브 스트레이트(7)에 실장되는데, 이때 상기 각 스터드(1)의 하단면에 솔더볼(미도시)을 형성시키거나 또는 서브 스트레이트(7)의 내부리드(미도시)에 솔더볼(미도시)을 형성시켜 스터드(1)와 내부단자(미도시)를 전기적으로 연결시키는 것이었다.On the other hand, in the BGA package manufactured as described above, the bottom surface of each stud 1 of the package is attached to the top surface of each inner lead (not shown) formed inside the sub straight 7 so that the package is used as a sub package. It is mounted on the straight (7), in which the solder ball (not shown) is formed on the bottom surface of each stud (1) or the solder ball (not shown) on the inner lead (not shown) of the sub straight (7) It was to electrically connect the stud (1) and the internal terminal (not shown).

그러나, 상기와 같이 구성된 종래의 스터드 비지에이 패키지에 있어서, 각 스터드(1)의 하단면에 부착된 서브 스트레이트(7)가 열에 팽창될 때에, 특히 외곽에 형성되는 스터드(1)가 서브 스트레이트(7)의 변형에 대한 가장 큰 영향을 받게 되어 각 스터드(1)를 감싸고 있는 에폭시 몰딩부(2)가 파손되면서 실장성이 크게 저하될 우려가 있었다. 이는, 상기 서브 스트레이트(7)의 열팽창계수가 패키지보다 상대적으로 큼에도 불구하고 상기 패키지의 스터드(1)가 메탈 플레이트의 가장자리에 형성되어 있기 때문이다.However, in the conventional stud busy package configured as described above, when the sub straight 7 attached to the bottom surface of each stud 1 is expanded in the heat, in particular, the stud 1 formed on the outer side is sub straight ( 7) was most affected by the deformation of the epoxy molding portion (2) surrounding each stud (1), there was a fear that the mountability is greatly reduced. This is because the stud 1 of the package is formed at the edge of the metal plate even though the coefficient of thermal expansion of the sub straight 7 is relatively larger than that of the package.

또한, 상기 각 스터드(1)를 몰딩하여 고정한 다음에 각 스터드(1)를 와이어(4)로 다이(3)에 본딩하기 때문에 본딩공정시 과열로 인한 각 스터드(1)를 고정하는 에폭시 몰딩부(2)의 변형을 초래하는 것은 물론 그 와이어(4)의 본딩공정이 용이하지 못하여 패키지의 결선불량이 발생되는 문제점도 있었다.In addition, since each stud 1 is molded and fixed, an epoxy molding part for fixing each stud 1 due to overheating during the bonding process because each stud 1 is bonded to the die 3 with a wire 4. In addition to causing the deformation of (2), the bonding process of the wire 4 was not easy, and there was also a problem that a wiring defect of the package was generated.

또한, 상기 각 스터드(1)를 몰딩으로 고정하는 몰딩부(2)를 형성한 다음에 다시 다이(3)와 와이어(4)를 보호하기 위하여 상기 몰딩부(2)의 일부 상면에 또다른 몰딩부(5)를 형성하므로 공정의 복잡성 및 원가상승의 요인이 되는 문제점도 있었다.In addition, another molding is formed on a part of the upper surface of the molding part 2 so as to protect the die 3 and the wire 4 after forming the molding part 2 which fixes each stud 1 by molding. Since the part 5 is formed, there is also a problem that causes a complexity of the process and a cost increase.

따라서, 본 발명은 상기와 같은 종래 스터드 비지에이가 가지는 제반문제점을 감안하여 안출한 것으로, 본 발명의 주목적은 상기 서브 스트레이트의 열변형에 의해 패키지의 각 스터드를 고정하는 몰딩부가 파손되지 않도록하여 그 패키지와 서브 스트레이트간의 실장성이 저하되는 것을 미연에 방지할 수 있는 스터드 비지에이 패키지 및 그 제조방법을 제공는데 있다.Accordingly, the present invention has been made in view of the above-described problems of the conventional stud busies, and the main object of the present invention is to prevent the molding parts for fixing the respective studs of the package from being damaged by the thermal deformation of the sub-straight. The present invention provides a stud busy package and a method of manufacturing the same, which can prevent the packageability between the package and the sub straight from deteriorating.

본 발명의 다른 목적은 각 스터드를 잡아주는 몰딩부가 변형되거나 또는 다이와 스터드가 전기적으로 단락되지 않도록 하는 스터드 비지에이 패키지 및 그 제조방법을 제공는데 있다.Another object of the present invention is to provide a stud busy package and a method of manufacturing the same so that the molding part holding each stud is not deformed or the die and the stud are not electrically shorted.

본 발명의 또다른 목적은 상기 각 스터드와 다이간의 결합을 용이하게하여 생산성의 향상은 물론 원가를 절감할 수 있는 스터드 비지에이 패키지 및 그 제조방법을 제공는데 있다.Still another object of the present invention is to provide a stud busy package and a method of manufacturing the same, which can facilitate the coupling between the studs and the die, thereby improving productivity as well as reducing costs.

도 1은 종래 스터드 비지에이 패키지의 평면도 및 종단면도.1 is a plan view and a longitudinal sectional view of a conventional stud busy package.

도 2는 본 발명에 의한 스터드 비지에이 패키지의 종단면도.Figure 2 is a longitudinal sectional view of a stud busy package according to the present invention.

도 3은 본 발명에 의한 스터드 비지에이 패키지의 구성을 보인 분해 사시도.Figure 3 is an exploded perspective view showing the configuration of a stud busy package according to the present invention.

도 4a 및 도 4b는 온도변화시 서브 스트레이트의 변형에 대한 패키지의 상태를 부분적으로 보인 종단면도.Figures 4a and 4b is a longitudinal cross-sectional view partially showing the state of the package for deformation of the sub-straight upon temperature change.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

10 : 수지층 11 : 스터드10: resin layer 11: stud

12 : 단차면 20 : 다이12: step surface 20: die

30 : 방열캡 S1,S2: 솔더볼30: heat dissipation cap S 1 , S 2 : solder ball

이와 같은 본 발명의 목적을 달성하기 위하여, 다수개의 스터드가 내설된 연질의 수지층과, 그 수지층의 각 스터드 상단면에 얹혀져 솔더볼에 의해 전기적으로 연결되는 다이와, 그 다이를 덮어 상기 수지층의 상반부에 끼워지는 경질의 방열캡으로 구성한 스터드 비지에이 패키지가 제공된다.In order to achieve the object of the present invention, a soft resin layer containing a plurality of studs, a die placed on the top surface of each stud of the resin layer and electrically connected by solder balls, and the die covering the die A stud busier package is provided which consists of a hard heat dissipating cap fitted in the upper half.

또한, 소정의 메탈 플레이트 양면에 단자를 형성하기 위하여 금 또는 은을 낱개로 도포하는 포인트 플래팅 단계와, 그 포인트 플래팅이 실시된 메탈 플레이트의 양면에 포토케미컬 에칭을 실시하여 금 또는 은이 도포되지 않은 부위를 제거하는 식각단계와, 그 메탈 플레이트의 식각을 통해 낱개로 형성된 다수개의 스터드 사이마다에 에폭시 수지를 주입하여 각 스터드를 고정시키는 수지층 형성단계와, 그 수지층에 의해 지지되는 스터드의 상단에 솔더볼을 이용하여 소정의 다이를 전기적으로 연결시키는 본딩단계와, 그 본딩으로 스터드에 얹혀진 다이를 덮어 상기 수지층의 상반부에 방열캡을 끼우는 다이고정단계로 수행함을 특징으로 하는 스터드 비지에이 패키지 제조방법가 제공된다.In addition, a point plating step of applying gold or silver individually to form terminals on both surfaces of a predetermined metal plate, and photochemical etching is performed on both surfaces of the metal plate subjected to the point plating to prevent gold or silver from being applied. An etching step of removing the unused portions, a resin layer forming step of fixing each stud by injecting an epoxy resin between each of the plurality of studs formed through etching of the metal plate, and of the stud supported by the resin layer. Stud BAG package comprising a bonding step of electrically connecting a predetermined die using a solder ball on the top, and a die fixing step of covering the die placed on the stud by the bonding and inserting a heat dissipation cap on the upper half of the resin layer. A manufacturing method is provided.

이하, 본 발명에 의한 스터드 비지에이 패키지 및 그 제조방법을 첨부도면에 도시된 일실시예에 의거하여 상세하게 설명한다.Hereinafter, a stud busy package and a method of manufacturing the same according to the present invention will be described in detail with reference to an embodiment shown in the accompanying drawings.

본 발명에 의한 스터드 비지에이 패키지는 도 2 및 도 3에 도시된 바와 같이, 다수개의 스터드(11)가 긴밀하게 내설된 연질의 수지층(10)과, 그 수지층(10)의 각 스터드(11) 상단면에 얹혀져 솔더볼(S1)에 의해 전기적으로 연결되는 다이(20)와, 그 다이(20)를 덮어 상기 수지층(10)의 상반부에 끼워지는 경질의 방열캡(30)으로 구성된다.As shown in FIG. 2 and FIG. 3, the stud busy package according to the present invention has a soft resin layer 10 in which a plurality of studs 11 are closely embedded, and each stud of the resin layer 10 ( 11) consists of a die 20 mounted on the top surface and electrically connected by solder balls S 1 , and a hard heat dissipation cap 30 that covers the die 20 and is fitted to the upper half of the resin layer 10. do.

상기 수지층(10)은 실장될 서브 스트레이트(7)의 열팽창계수와 동일한 재질로 형성되고, 그 테두리에는 상기 방열캡(30)이 안착되기 위한 단차면(12)이 형성된다.The resin layer 10 is formed of the same material as the thermal expansion coefficient of the sub-straight (7) to be mounted, the stepped surface 12 for the heat dissipation cap 30 is seated on its edge.

상기 단차면(12)의 깊이는 각 스터드(11)와 다이(20)가 연결되는 수지층(10)의 상단면으로부터 최대한 얕은 깊이로 형성되는 것이 상기 각 스터드(11)와 서브 스트레이트(7) 간의 실장성을 향상시키는데 바람직하다.The depth of the stepped surface 12 is formed to be as shallow as possible from the top surface of the resin layer 10 to which each stud 11 and the die 20 is connected, the stud 11 and the sub-straight (7) It is preferable to improve the mountability of the liver.

또한, 상기 방열캡(30)은 다이(20)와 동일한 열팽창계수를 갖으며, 열전달률이 높은 금속재질인 것이 바람직하다.In addition, the heat dissipation cap 30 has the same coefficient of thermal expansion as the die 20, it is preferable that the heat transfer rate is a metal material.

도면중 종래와 동일한 부분에 대하여는 동일한 부호를 부여하였다.In the drawings, the same reference numerals are given to the same parts as in the prior art.

도면중 미설명 부호인 11a는 도금된 금 또는 은, S2는 솔더볼이다.In the figure, reference numeral 11a is gold or silver plated, and S 2 is solder ball.

상기와 같이 구성된 스터드 비지에이 패키지를 제조하기 위한 과정은 다음과 같다.The process for manufacturing the stud busy package configured as described above is as follows.

즉, 42%Ni-Fe합금이나 동합금인 소정의 메탈 플레이트 양면에 아웃단자를 형성하기 위하여 금 또는 은을 낱개로 포인트 플래팅하고, 그 포인트 플래팅이 실시된 메탈 플레이트의 양면에 포토케미컬 에칭을 실시하여 금 또는 은이 도포되지 않은 부위를 식각하여 제거하여 낱개의 스터드(11)를 형성하며, 그 메탈 플레이트의 식각을 통해 낱개로 형성된 다수개의 스터드(11) 사이마다에 에폭시 수지를 주입하여 각 스터드를 고정시키는 수지층(10)을 형성하고, 그 수지층(10)에 의해 지지되는 스터드(11)의 상단에 솔더볼(S1)을 이용하여 소정의 다이(20)를 전기적으로 연결시키며, 그 솔더볼(S1)의 본딩으로 스터드(11)에 얹혀진 다이(20)를 덮어 상기 수지층(10)의 상반부에 방열캡(30)을 끼워 다이(20)를 고정시킨다.That is, in order to form out terminals on both sides of a predetermined metal plate, which is a 42% Ni-Fe alloy or a copper alloy, point-plating of gold or silver is performed individually, and photochemical etching is performed on both sides of the metal plate on which the point-plating is performed. Etching and removing the portions not coated with gold or silver to form a single stud (11), and through the etching of the metal plate each epoxy resin is injected between each of the plurality of studs (11) formed individually Forming a resin layer 10 for fixing the resin layer, and electrically connecting a predetermined die 20 to the top of the stud 11 supported by the resin layer 10 using solder balls S 1 . The die 20 is fixed to the upper half of the resin layer 10 by covering the die 20 mounted on the stud 11 by bonding the solder balls S 1 .

한편, 상기와 같은 과정을 통하여 제조된 스터드 비지에이 패키지에 있어서, 그 패키지가 서브 스트레이트에 실장되는 과정은 종래와 동일하다.Meanwhile, in the stud busy package manufactured through the above process, the process of mounting the package on the sub straight is the same as in the related art.

즉, 상기 패키지의 각 스터드(11) 하단면이 서브 스트레이트(7)의 내부에 형성된 각 내부리드(미도시)의 상단면에 부착되어 상기 패키지가 서브 스트레이트(7)에 실장되는데, 이때 상기 스터드(11)의 하단면에 솔더볼(S2)을 형성시키거나 또는 서브 스트레이트(7)의 내부리드(미도시)에 솔더볼(S2)을 형성시켜 스터드(11)와 내부단자(미도시)를 전기적으로 연결시킨다.That is, the bottom surface of each stud 11 of the package is attached to the top surface of each inner lead (not shown) formed inside the sub straight 7 so that the package is mounted on the sub straight 7, wherein the stud 11 to form a solder ball (S 2) on the bottom surface, or to form an inner lead (not shown), solder balls (S 2) on the substrate (7) of the stud 11 and the inner terminal (not shown) Electrically connected

이와 같이 서브 스트레이트에 실장된 스터드 비지에이 패키지는 열에 대하여 도 4a 및 도 4b에 도시된 바와 같이 동작된다.The stud busy package mounted on the sub straight is operated as shown in FIGS. 4A and 4B with respect to heat.

도 4a는 온도 상승시에 대한 패키지의 변형을 부분적으로 보여주는 정면도로서, 일반적으로 온도에 대해 다이(20)보다 민감하게 반응하는 서브 스트레이트(7)가 열에 의해 팽창하게 되면, 그 그 서브 스트레이트(7)에 일체된 솔더볼(S2)이 중심에서 외곽측으로 벌어지려는 힘이 발생되고, 그 힘은 스터드(11)를 따라 다이(20)와 스터드(11) 사이의 솔더볼(S1)을 거쳐 다이(20)로 전달되나, 상기 경질의 방열캡(30)이 서브 스트레이트(7)보다 팽창율이 적은 다이(20) 및 그 다이(20)와 스터드(11)가 내설된 수지층(10)의 상반부를 잡아주게 되어 결국 상기 서브 스트레이트(7)와 열변형계수가 비슷한 연질의 수지층(10)만이 스터드(11)와 함께 늘어나면서 완충역할을 하게 되는 것이다.FIG. 4A is a front view partially showing deformation of a package with respect to temperature rise, and when the sub straight 7 which is generally more sensitive than the die 20 to temperature is expanded by heat, the sub straight 7 is shown. The solder ball (S 2 ) integrated in the force is generated from the center to the outer side is generated, the force is passed through the solder ball (S 1 ) between the die 20 and the stud 11 along the stud (11) 20, but the hard heat dissipation cap 30 has a lower expansion ratio than the sub straight 7, and an upper half of the resin layer 10 in which the die 20 and the studs 11 are embedded. As a result, only the soft resin layer 10 having a similar thermal deformation coefficient to the sub-straight 7 is stretched together with the studs 11 to act as a buffer.

반대로, 온도 하강시에 대한 패키지의 변형은 도 4b에 도시된 바와 같이, 상기 서브 스트레이트(7)가 열에 의해 수축하게 되면, 그 그 서브 스트레이트(7)에 일체된 솔더볼(S2)이 중심측으로 오므려들려는 힘이 발생되고, 그 힘은 스터드(11)를 따라 다이(20)와 스터드(10) 사이의 솔더볼(S1)을 거쳐 다이(20)로 전달되나, 이때에도 상기 서브 스트레이트(7)와 열변형계수가 비슷한 연질의 수지층(10)만이 스터드(11)와 함께 오므려지면서 완충역할을 하게 되는 것이다.On the contrary, the deformation of the package with respect to the temperature drop is as shown in FIG. 4B, when the sub straight 7 is contracted by heat, the solder ball S 2 integral with the sub straight 7 is moved toward the center side. The force to retract is generated, and the force is transmitted along the stud 11 to the die 20 via the solder ball S 1 between the die 20 and the stud 10, but the sub straight ( Only the soft resin layer 10 having a similar thermal deformation coefficient to 7) is retracted together with the stud 11 to act as a buffer.

이상에서 설명한 바와 같이 본 발명은 스터드 비지에이 패키지는 다수개의 스터드가 내설된 연질의 수지층과, 그 수지층의 각 스터드 상단면에 얹혀져 솔더볼에 의해 전기적으로 연결되는 다이와, 그 다이를 덮어 상기 수지층의 상반부에 끼워지는 경질의 방열캡으로 구성함으로써, 상기 서브 스트레이트에 패키지가 변형 또는 단락되지 않으면서도 견고하게 실장되도록 함과 아울러 생산성의 향상 및 원가를 절감할 수 있는 효과가 있다.As described above, in the present invention, the stud busy package includes a soft resin layer having a plurality of studs embedded therein, a die mounted on the top surface of each stud of the resin layer and electrically connected by solder balls, and covering the die. By configuring a hard heat dissipation cap fitted to the upper half of the strata, the package can be firmly mounted on the sub-straight without deformation or short-circuit, and there is an effect of improving productivity and reducing costs.

Claims (5)

다수개의 스터드가 내설된 연질의 수지층과, 그 수지층의 각 스터드 상단면에 얹혀져 솔더볼에 의해 전기적으로 연결되는 다이와, 그 다이를 덮어 상기 수지층의 상반부에 끼워지는 경질의 방열캡으로 구성한 스터드 비지에이 패키지.A stud consisting of a soft resin layer containing a plurality of studs, a die mounted on the top surface of each stud of the resin layer and electrically connected by solder balls, and a hard heat dissipation cap covering the die and fitted to the upper half of the resin layer. Bizie this package. 제1항에 있어서, 상기 수지층은 실장될 서브 스트레이트의 열팽창계수와 동일한 재질로 형성되는 것을 특징으로 하는 스터드 비지에이 패키지.The stud busy package of claim 1, wherein the resin layer is formed of the same material as the thermal expansion coefficient of the sub-straight to be mounted. 제1항 또는 제2항에 있어서, 상기 수지층의 테두리에는 방열캡이 안착되기 위한 단차면이 형성됨을 특징으로 하는 스터드 비지에이 패키지.The stud busy package of claim 1 or 2, wherein a stepped surface for mounting the heat dissipation cap is formed at an edge of the resin layer. 제1항에 있어서, 상기 방열캡은 다이와 동일한 열팽창계수를 갖는 금속재질인 것을 특징으로 하는 스터드 비지에이 패키지.The stud busy package of claim 1, wherein the heat dissipation cap is made of a metal having the same thermal expansion coefficient as that of the die. 소정의 메탈 플레이트 양면에 단자를 형성하기 위하여 금 또는 은을 낱개로 도포하는 포인트 플래팅 단계와, 그 포인트 플래팅이 실시된 메탈 플레이트의 양면에 포토케미컬 에칭을 실시하여 금 또는 은이 도포되지 않은 부위를 제거하는 식각단계와, 그 메탈 플레이트의 식각을 통해 낱개로 형성된 다수개의 스터드 사이마다에 에폭시 수지를 주입하여 각 스터드를 고정시키는 수지층 형성단계와, 그 수지층에 의해 지지되는 스터드의 상단에 솔더볼을 이용하여 소정의 다이를 전기적으로 연결시키는 본딩단계와, 그 본딩으로 스터드에 얹혀진 다이를 덮어 상기 수지층의 상반부에 방열캡을 끼우는 다이고정단계로 수행함을 특징으로 하는 스터드 비지에이 패키지 제조방법.A point plating step of applying gold or silver individually to form a terminal on both sides of a predetermined metal plate, and a portion where gold or silver is not applied by performing photochemical etching on both sides of the metal plate on which the point plating is applied. A resin layer forming step of fixing each stud by injecting an epoxy resin between each of the plurality of studs formed separately through the etching of the metal plate and the etching of the metal plate, and on the top of the stud supported by the resin layer. A method of manufacturing a stud visual package, comprising performing a bonding step of electrically connecting a predetermined die by using a solder ball, and a die fixing step of covering a die placed on the stud by the bonding and inserting a heat dissipation cap on the upper half of the resin layer. .
KR1019970045719A 1997-09-04 1997-09-04 Stud ball grid array semiconductor package and a method of manufacturing thereof KR100253314B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970045719A KR100253314B1 (en) 1997-09-04 1997-09-04 Stud ball grid array semiconductor package and a method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970045719A KR100253314B1 (en) 1997-09-04 1997-09-04 Stud ball grid array semiconductor package and a method of manufacturing thereof

Publications (2)

Publication Number Publication Date
KR19990024546A KR19990024546A (en) 1999-04-06
KR100253314B1 true KR100253314B1 (en) 2000-04-15

Family

ID=19520810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045719A KR100253314B1 (en) 1997-09-04 1997-09-04 Stud ball grid array semiconductor package and a method of manufacturing thereof

Country Status (1)

Country Link
KR (1) KR100253314B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4119866B2 (en) 2004-05-12 2008-07-16 富士通株式会社 Semiconductor device

Also Published As

Publication number Publication date
KR19990024546A (en) 1999-04-06

Similar Documents

Publication Publication Date Title
US6104085A (en) Semiconductor device and method of producing the same
US6339260B1 (en) Wire arrayed chip size package
US6764880B2 (en) Semiconductor package and fabricating method thereof
US6297543B1 (en) Chip scale package
US6198163B1 (en) Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US6621152B2 (en) Thin, small-sized power semiconductor package
US7432583B2 (en) Leadless leadframe package substitute and stack package
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
KR20040014178A (en) A semiconductor device and a method of manufacturing the same
KR20040108582A (en) Seniconductor device and method for fabricating the same
KR100253314B1 (en) Stud ball grid array semiconductor package and a method of manufacturing thereof
KR100487135B1 (en) Ball Grid Array Package
JP2002076234A (en) Resin-sealed semiconductor device
JPH0582573A (en) Resin sealed type semiconductor device mold
KR0173930B1 (en) Ball grid array for lead frame
KR0132404Y1 (en) Semiconductor package
KR100321149B1 (en) chip size package
KR100537893B1 (en) Leadframe and multichip package using the same
KR100395673B1 (en) Method for manufacturing Semiconductor Frame and Semiconductor Assembly thereof
KR20000026099A (en) Chip size semiconductor package and method for making the same
KR100206886B1 (en) Culumn type package
KR200146684Y1 (en) Lead frame for heat dissipating
KR0125874Y1 (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee