KR100251781B1 - Apparatus and method for linearizing power amplifier in digital communication system - Google Patents

Apparatus and method for linearizing power amplifier in digital communication system Download PDF

Info

Publication number
KR100251781B1
KR100251781B1 KR1019970052131A KR19970052131A KR100251781B1 KR 100251781 B1 KR100251781 B1 KR 100251781B1 KR 1019970052131 A KR1019970052131 A KR 1019970052131A KR 19970052131 A KR19970052131 A KR 19970052131A KR 100251781 B1 KR100251781 B1 KR 100251781B1
Authority
KR
South Korea
Prior art keywords
data
output
signal
predistortion
generating
Prior art date
Application number
KR1019970052131A
Other languages
Korean (ko)
Other versions
KR19990031423A (en
Inventor
양달리
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970052131A priority Critical patent/KR100251781B1/en
Publication of KR19990031423A publication Critical patent/KR19990031423A/en
Application granted granted Critical
Publication of KR100251781B1 publication Critical patent/KR100251781B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/102A non-specified detector of a signal envelope being used in an amplifying circuit

Abstract

PURPOSE: A device and a method for linearing a power amplifier in a digital communication system is provided to decrease distortion by using an adaptability predistortion algorithm and by performing a data process about digital data of a base band. CONSTITUTION: After a distortion quantity is measured previously according to a level of each channel data, a predistiotion lookup table is stored at a memory(146) in order to remove the measured distortion quantity. At this time, the predistiotion lookup table stores predistiotion data. After this, a distortion is compensated through applying the predistiotion data, which is corresponding to the transmitted channel data, to the transmitted channel data. And, the transmitted channel data is fed back, and the fed back channel data is compared to present channel data. Because an error value generated on the basis of a comparison result is added to pertinent predistortion data and the added value is stored at the predistiotion lookup table corresponding to the present channel data, an error generated at a next distortion compensation is prevented efficiently.

Description

디지탈 통신시스템의 전력증폭기 선형화장치 및 방법{APPARATUS AND METHOD FOR LINEARIZING POWER AMPLIFIER IN DIGITAL COMMUNICATION SYSTEM}Power amplifier linearization device and method of digital communication system {APPARATUS AND METHOD FOR LINEARIZING POWER AMPLIFIER IN DIGITAL COMMUNICATION SYSTEM}

본 발명은 디지탈 통신시스템의 전력증폭기 선형화장치 및 방법에 관한 것으로, 특히 비선형 특성에 의해 발생되는 송신장치의 출력 스펙트럼의 왜곡 현상을 전치 왜곡 방식을 이용하여 보상할 수 있는 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and method for linearizing power amplifiers in digital communication systems, and more particularly, to an apparatus and method for compensating for distortion of an output spectrum of a transmitter caused by nonlinear characteristics by using a predistortion method.

이동 통신과 같은 무선 통신 시스템에서 아날로그 신호나 디지탈 데이타를 전송하기 위해 사용하는 고전력 증폭기는 높은 전력 효율과 함께 스펙트럼 효율을 높일 수 있는 방식을 요구한다. 이는 제한된 주파수 대역 내에서 적은 전력 소모로 시스템을 구성하기 위함이다.High-power amplifiers used for transmitting analog signals or digital data in wireless communication systems such as mobile communication require a method of increasing spectral efficiency with high power efficiency. This is to configure the system with less power consumption within the limited frequency band.

상기와 같은 이동 통신시스템의 일반적인 요구 사항을 만족하기 위하여 기저대역 데이타의 변조 방식으로는 QPSK(Quadrature Phase Shift Keying), QAM(Quadrature Amplitude Modulation) 등과 같은 스펙트럼 효율이 높은 방식을 사용한다. 또한 상기 전력 효율을 높이기 위하여 등급 C(class C)와 같은 고효율 전력 증폭기를 사용하는데, 이런 고효율의 전력증폭기는 일반적으로 비선형 특성이 매우 강하다. 특히 QPSK나 QAM과 같은 컨스턴트 엔벨로프(constant envelope) 특성을 가지지 않는 변조신호가 상기와 같은 비선형 특성을 갖는 전력증폭기를 통과하게 되면, 출력 스펙트럼에서 사이드로브(side-lobe) 재생과 같은 왜곡 현상을 일으킨다.In order to satisfy the general requirements of the mobile communication system, a baseband data modulation method such as high-spectrum efficiency such as quadrature phase shift keying (QPSK) or quadrature amplitude modulation (QAM) is used. In addition, a high efficiency power amplifier such as class C is used to increase the power efficiency. Such a high efficiency power amplifier is generally very strong in nonlinear characteristics. In particular, when a modulated signal having no constant envelope characteristic such as QPSK or QAM passes through a power amplifier having the nonlinear characteristic described above, distortion such as side-lobe reproduction in the output spectrum is generated. Cause

이와 같은 전력증폭기의 비선형 특성에 의한 출력 스펙트럼의 왜곡을 방지하기 위한 다양한 방법들이 고안되었는데, 이런 방법들의 대표적인 방법이 전력증폭기의 비선형 특성을 적응적으로 추적한 후, 기저대역의 데이타를 전력증폭기의 비선형 특성에 의해 왜곡되는 것과 반대되는 방식으로 미리 사전 왜곡시켜 전송하므로써, 전력증폭기의 비선형 특성에 의해 출력신호가 왜곡되는 것을 보상하는 방법(adaptation predistortion method).Various methods have been devised to prevent the distortion of the output spectrum caused by the nonlinear characteristics of the power amplifier. The representative methods of these methods are adaptive tracking of the nonlinear characteristics of the power amplifier, and then the baseband data is A method of compensating for an output signal being distorted by a nonlinear characteristic of a power amplifier by pre-distorting and transmitting in a manner opposite to that distorted by a nonlinear characteristic (adaptation predistortion method).

도 1은 전치왜곡 방식을 사용한 종래의 선형화장치 구성을 도시하고 있다. 상기 도 1을 참조하면, 도시하지 않은 엔코더에서 부호화된 K비트의 데이타는 쉬프트 레지스터10과 변조선택 롬(modulation select ROM)52에 인가된다. 이때 상기 쉬프트 레지스터10은 L-심볼(L-symbol span)의 길이를 가지고 있으며, 출력은 LK비트의 크기를 가진다. 이런 경우 시스템 필터링이 없다면 상기 쉬프트 레지스터10의 길이 L은 1 심볼의 길이로 충분하지만, 만약 시스템 내에 존재하는 필터링에 의한 선형 왜곡이 있다면 쉬프트 레지스터의 길이는 1심볼 보다 길어야 한다.1 shows a conventional linearizer configuration using a predistortion method. Referring to FIG. 1, K-bit data encoded by an encoder (not shown) is applied to the shift register 10 and the modulation select ROM 52. In this case, the shift register 10 has a length of an L-symbol span, and the output has a size of LK bits. In this case, the length L of the shift register 10 is sufficient if there is no system filtering, but the length of the shift register should be longer than 1 symbol if there is a linear distortion caused by the filtering present in the system.

상기 쉬프트 레지스터10의 LK비트의 출력은 RF전송부로 전송하기 위한 전치 왜곡된 데이타를 출력하는 전치왜곡 램(perdistort RAM)12에 인가되며, 상기 전치왜곡 램12에 의해 전치왜곡되어 출력되는 데이타는 전송을 위해 각각 I채널 디지탈/아날로그 변환기(I-channel D/A)14 및 Q채널 디지탈/아날로그 변환기(Q-channel D/A)16에 의해 아날로그 신호로 변환된다. 상기 디지탈/아날로그 변환기14 및 16에 의해 아날로그로 변환된 신호는 저역필터(LPF)18 및 20에서 저역 여파된 후, 변조기(quadrature modulator)22에서 중간주파수 신호로 변환된다. 상기 변조기22에서 출력되는 중간주파수는 발진기(IF OSC)32에 의해 결정되며, 혼합기(mixer)24에서 최종 RF 전송 주파수로 변환된다. 상기 혼합기24의 최종 주파수는 발진기(Fc OSC)28에 의해 결정되며, 상기 혼합기24의 출력은 전력증폭기 (power amp)26에 의해 최종 증폭된 후 안테나를 통해 공중에 전파된다.The output of the LK bit of the shift register 10 is applied to a predistortion RAM 12 that outputs predistorted data for transmission to an RF transmitter, and the data that is predistorted and output by the predistortion RAM 12 is transmitted. For this purpose, an analog signal is converted by an I-channel D / A converter 14 and a Q-channel D-A converter 16, respectively. The signals converted to analog by the digital / analog converters 14 and 16 are low-pass filtered by the low pass filters (LPFs) 18 and 20 and then converted into intermediate frequency signals by a quadrature modulator 22. The intermediate frequency output from the modulator 22 is determined by the oscillator (IF OSC) 32 and converted to the final RF transmission frequency in the mixer 24. The final frequency of the mixer 24 is determined by an oscillator (Fc OSC) 28, and the output of the mixer 24 is finally amplified by a power amplifier 26 and then propagated to the air through the antenna.

또한 상기 전력증폭기26의 출력 중 일부는 커플러(coupler)54에 의해 다시 궤환되어 혼합기30에 의해 제1중간주파수로 변환되며, 이때 사용하는 국부발진신호는 상기 발진기28에서 출력되는 신호이다. 상기 중간주파수로 변환된 신호는 복조기(quadrature demodulator)34에서 기저대역 데이타로 변환되는데. 이때 사용하는 국부발진신호는 상기 발진기32에서 출력되는 신호이다. 상기 복조기34에 의해 기저대역으로 변환된 신호는 가산기(analog adder)40 및 42에서 에러신호를 발생시키기 위한 기준신호로 사용되는 디지탈/아날로그 변환기48 및 50의 출력신호와 비교된다. 여기서 상기 디지탈/아날로그 변환기48 및 50의 입력신호는 상기 변조선택 롬52의 출력이 되며, 이는 상기 전치왜곡 램12의 값을 갱신하기 위해 궤환되는 신호와 비교하기 위한 기준신호로 사용된다. 상기 아날로그 가산기40 및 42에서 더해진 기준신호와 궤환신호는 상기 전치왜곡 램12의 값을 갱신하기 위해 디지탈 가산기36 및 46에서 상기 전치왜곡 램12의 디지탈 출력과 더해지는데, 이를 위해 아날로그/디지탈 변환기38 및 44에 의해 각각 디지탈 신호로 변환된다. 상기 디지탈 가산기36 및 46의 출력은 상기 전치왜곡 램12의 데이타 버스로 입력되며, 상기 쉬프트 레지스터10에 의해 결정된 어드레스에 쓰여지게 되어 최종적으로 기저대역 데이타에 대한 전치왜곡 처리가 완료되게 된다.In addition, a part of the output of the power amplifier 26 is fed back by the coupler (54) and converted to the first intermediate frequency by the mixer 30, wherein the local oscillation signal used is a signal output from the oscillator 28. The intermediate frequency converted signal is converted into baseband data in a demodulator 34. In this case, the local oscillation signal used is a signal output from the oscillator 32. The signal converted to the baseband by the demodulator 34 is compared with the output signals of the digital / analog converters 48 and 50 used as reference signals for generating error signals in the adders 40 and 42. Here, the input signals of the digital / analog converters 48 and 50 become the outputs of the modulation selection ROM 52, which are used as a reference signal for comparison with the signal fed back to update the value of the predistortion RAM 12. The reference and feedback signals added by the analog adders 40 and 42 are added to the digital outputs of the predistortion ram 12 by the digital adders 36 and 46 to update the values of the predistortion ram 12, for which the analog / digital converter 38 And 44 are respectively converted into digital signals. The outputs of the digital adders 36 and 46 are input to the data bus of the predistortion RAM 12, and are written to the address determined by the shift register 10 to finally complete the predistortion process for the baseband data.

상기 도 1과 같은 구성을 갖는 종래의 전치왜곡 방식은 어드레스 발생을 위해 쉬프트 레지스터10의 사용을 요구하며, 에러신호를 발생시키기 위한 기준신호를 얻기 위해서 변조선택 롬52를 사용하여야 한다. 또한 상기 전치왜곡 램12의 값을 갱신하기 위해 에러신호를 사용하며, 이때 필요한 에러신호를 발생하기 위해 아날로그 신호를 사용하는데, 정밀한 에러신호를 얻기 위해서는 고정밀도의 가산기40 및 42가 필요로 한다. 그러나 상기 아날로그회로로 구성하는 것은 까다로운 문제이며, 정확성에 있어서도 한계가 있게된다. 또한 상기와 같은 구성은 필요한 디지탈/아날로그 변환기의 개수가 많아지는 문제점이 있으며, 고속의 데이타를 처리하고자 할 경우에는 DSP를 이용하는데에도 제한이 있어 응용의 한계가 있게된다. 또한 CDMA와 같은 다수의 사용자를 수용하는 디지탈 통신시스템에서는 디지탈 파형 정형 필터의 출력 신호의 크기 변화가 매우 심하며, 이와 같은 입력신호의 넓은 변화에 대해서 전치왜곡 알고리듬이 적응적으로 잘 동작할 수 있는 알고리듬이 필요하게 된다.The conventional predistortion method having the configuration as shown in FIG. 1 requires the use of the shift register 10 to generate an address, and the modulation selection ROM 52 must be used to obtain a reference signal for generating an error signal. In addition, an error signal is used to update the value of the predistortion RAM 12, and an analog signal is used to generate the necessary error signal, and high precision adders 40 and 42 are required to obtain a precise error signal. However, the configuration of the analog circuit is a difficult problem, and there is a limit in accuracy. In addition, the above configuration has a problem in that the number of digital / analog converters required increases, and there is a limitation in using the DSP when processing high-speed data. In addition, in digital communication systems that accommodate multiple users such as CDMA, the magnitude of the output signal of the digital waveform shaping filter is very severe, and the predistortion algorithm can adapt adaptively to the wide variation of the input signal. This is necessary.

따라서 본 발명의 목적은 디지탈 통신시스템의 송신단에 포함된 능동 소자의 비선형 특성을 적응적으로 보상하여 능동소자의 비선형성으로 인해 발생하는 출력 스펙트럼의 왜곡 현상을 보상할 수 있는 선형화장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a linearization apparatus and method capable of compensating for the distortion of an output spectrum caused by nonlinearity of an active element by adaptively compensating for the nonlinear characteristic of an active element included in a transmitting end of a digital communication system. Is in.

본 발명의 다른 목적은 전치왜곡된 데이타를 발생시키기 위한 룩업테이블 어드레싱 방식을 사용하는 디지탈 통신시스템에서 입력되는 디지탈 데이타의 패턴으로부터 직접 어드레스를 발생시킬 수 있는 선형화장치 및 방법을 제공함에 있다.It is another object of the present invention to provide a linearization apparatus and method capable of generating an address directly from a pattern of digital data input in a digital communication system using a lookup table addressing scheme for generating predistorted data.

본 발명의 또 다른 목적은 전치왜곡된 데이타를 발생시키기 위한 룩업테이블 어드레싱 방식을 사용하는 디지탈 통신시스템에서 궤환되는 신호와 비교하기 위한 기준신호를 발생시키기 위해서 입력되는 디지탈 데이타의 지연을 조정하므로써 궤환되는 수신신호와 동기를 맞추어 처리할 수 있는 선형화장치 및 방법을 제공함에 있다.Another object of the present invention is to feed back by adjusting the delay of the input digital data to generate a reference signal for comparison with the signal fed back in a digital communication system using a lookup table addressing scheme for generating predistorted data. The present invention provides a linearization apparatus and method capable of processing in synchronization with a received signal.

본 발명의 또 다른 목적은 다수의 사용자 채널을 포함하는 CDMA 기지국 시스템에서 송신단의 전력증폭기 선형화장치 및 방법을 제공함에 있다.It is still another object of the present invention to provide an apparatus and method for linearizing power amplifier of a transmitter in a CDMA base station system including a plurality of user channels.

상기한 목적을 달성하기 위한 본 발명은, 디지탈 통신시스템의 전력증폭기 선형화장치가, 입력 데이타를 기저대역의 신호로 여파하며 파형정형하는 파형정형필터와, 상기 입력 데이타에 대응되는 어드레스를 발생하는 어드레스발생기와, 전치왜곡 룩업테이블을 구비하고 있으며, 상기 어드레스 발생기에서 출력되는 어드레스 위치의 전치왜곡 데이타를 출력하는 메모리와, 상기 파형정형필터의 출력과 상기 메모리의 출력을 곱하여 전치왜곡된 데이타를 발생하는 곱셈기와, 전력증폭기를 구비하며, 상기 전치왜곡된 데이타를 입력하여 상기 전력증폭기 등의 비선형성에 의해 발생되는 왜곡 현상을 보상한 출력신호를 출력하는 송신부와, 상기 출력신호를 궤환시켜 복조한 후 기저대역의 송신신호 크기로 레벨을 조정하여 비교데이타를 발생하는 비교데이타발생기와, 상기 파형정형필터의 출력을 상기 궤환데이타와 동기시키기 위해 지연하고 상기 지연된 데이타를 상기 궤환되는 신호의 크기로 레벨을 조정하여 기준데이타를 발생하는 기준데이타발생기와, 상기 기준데이타와 비교데이타의 차를 구하여 에러데이타를 구한 후 상기 에러데이타를 상기 메모리의 출력에 가산하여 해당 어드레스 위치의 전치왜곡 룩업테이블에 갱신저장하는 보정데이타발생기로 구성됨을 특징으로 한다.According to an aspect of the present invention, a power amplifier linearization device of a digital communication system includes a waveform shaping filter for filtering waveforms by filtering input data into a baseband signal, and an address for generating an address corresponding to the input data. And a predistortion lookup table, the memory for outputting the predistortion data of the address position output from the address generator, and multiplying the output of the waveform shaping filter and the output of the memory to generate predistorted data. A transmitter having a multiplier, a power amplifier, and inputting the predistorted data to output an output signal for compensating for distortion caused by nonlinearity such as the power amplifier; The ratio of generating the comparison data by adjusting the level according to the transmission signal size of the band. A data generator, a reference data generator for delaying the output of the waveform shaping filter with the feedback data and adjusting the level of the delayed data to the magnitude of the feedback signal to generate reference data, and comparing the reference data with the reference data. And a correction data generator for adding the error data to the output of the memory and updating and storing the error data in the predistortion lookup table of the corresponding address position.

도 1은 종래의 이동 통신시스템에서 사용되는 전력증폭기 선형화장치의 구성을 도시하는 도면1 is a diagram showing the configuration of a power amplifier linearization device used in a conventional mobile communication system.

도 2는 본 발명의 실시예에 따른 이동 통신시스템에서 기지국의 전력증폭기 선형화장치의 구성을 도시하는 도면2 is a diagram illustrating a configuration of a power amplifier linearization apparatus of a base station in a mobile communication system according to an embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 디지탈 통신시스템의 전력증폭기 선형화장치의 구성을 도시하는 도면이다.2 is a diagram illustrating a configuration of a power amplifier linearization device of a digital communication system according to an embodiment of the present invention.

상기 도 2를 참조하면, 파형정형필터(digital shaping filter)100은 입력되는 기저대역(baseband)의 I채널 데이타(ICD)와 Q채널 데이타(QCD)를 펄스 정형하고 대역 제한하여 출력한다. 어드레스 발생기(address generator)144는 입력되는 I채널 데이타 ICD와 Q채널 데이타 QCD를 입력하며, 각각의 채널 데이타에 대응되는 어드레스들을 발생한다. 메모리146은 상기 입력되는 데이타의 레벨에 따라 발생되는 송신장치의 왜곡 특성을 측정한 후 이를 보상하기 위한 전치왜곡 데이타들를 저장하는 I채널 및 Q채널의 전치왜곡 룩업테이블(predistortion look_up table)을 구비한다. 상기 메모리146은 상기 어드레스 발생기144에서 출력되는 해당 채널의 어드레스 위치에 저장된 전치왜곡 룩업테이블의 값을 리드하여 I채널 전치왜곡 데이타 IWP 및 Q채널 전치왜곡 데이타 QWP를 출력한다. 곱셈기(multiplier)102는 상기 파형정형필터100에서 출력되는 I채널 데이타와 상기 메모리146에서 출력되는 I채널 전치왜곡 데이타 IWP를 곱하여 전치왜곡된 I채널 데이타 PICD를 발생한다. 곱셈기104는 상기 파형정형필터100에서 출력되는 Q채널 데이타와 상기 메모리146에서 출력되는 Q채널 전치왜곡 데이타 QWP를 곱하여 전치왜곡된 Q채널 데이타 PQCD를 발생한다.Referring to FIG. 2, the digital shaping filter 100 pulse-forms, band-limits, and outputs the input baseband I channel data ICD and Q channel data QCD. The address generator 144 inputs input I channel data ICD and Q channel data QCD, and generates addresses corresponding to the respective channel data. The memory 146 includes a predistortion look_up table of I and Q channels that store the predistortion data for measuring the distortion characteristic of the transmitting device generated according to the level of the input data and then compensate for the distortion. . The memory 146 reads the value of the predistortion lookup table stored at the address position of the corresponding channel output from the address generator 144 and outputs the I-channel predistortion data IWP and the Q-channel predistortion data QWP. The multiplier 102 multiplies the I channel data output from the waveform shaping filter 100 and the I channel predistortion data IWP output from the memory 146 to generate predistorted I channel data PICD. The multiplier 104 multiplies the Q channel data output from the waveform shaping filter 100 and the Q channel predistortion data QWP output from the memory 146 to generate predistorted Q channel data PQCD.

디지탈/아날로그 변환기(Digital to Analog converter)106은 상기 전치왜곡된 I채널 데이타 PICD를 아나로그신호로 변환 출력한다. 디지탈/아날로그 변환기108은 상기 전치왜곡된 Q채널 데이타 PQCD를 아나로그신호로 변환 출력한다. 저역통과필터(Low Pass Filter)110은 상기 디지탈/아날로그 변환기106에서 출력되는 아날로그의 전치왜곡된 I 채널신호를 저역 여파하여 상기 전치왜곡된 I 채널신호에 포함된 고조파(harmonics) 및 스퓨리어스(spurious)를 제거한다. 저역통과필터112는 상기 디지탈/아날로그 변환기108에서 출력되는 아날로그의 전치왜곡된 Q 채널신호를 저역 여파하여 상기 전치왜곡된 Q 채널신호에 포함된 고조파 및 스퓨리어스)를 제거한다. 변조기(quadrature modulator)114는 상기 저역통과필터110 및 112의 출력을 입력하며, 발진기120의 출력에 의해 전치왜곡되어 입력되는 I 및 Q채널신호를 변조 출력한다. 전력증폭기(high power amp)116은 상기 변조기114에서 출력되는 송신 출력신호를 원하는 송신 출력 전력까지 증폭하여 출력한다.A digital to analog converter 106 converts and outputs the predistorted I-channel data PICD into an analog signal. The digital / analog converter 108 converts and outputs the predistorted Q channel data PQCD into an analog signal. The low pass filter 110 low-passes the analog predistorted I channel signal outputted from the digital / analog converter 106 to generate harmonics and spuriouss included in the predistorted I channel signal. Remove it. The low pass filter 112 low-passes the analog predistorted Q channel signal output from the digital-to-analog converter 108 to remove harmonics and spuriouss included in the predistorted Q channel signal. A modulator 114 inputs the outputs of the low pass filters 110 and 112 and modulates the I and Q channel signals that are predistorted and input by the output of the oscillator 120. A high power amplifier 116 amplifies and outputs a transmission output signal output from the modulator 114 to a desired transmission output power.

커플러(coupler)118은 상기 전력증폭기116에서 출력되는 최종 RF신호의 일부를 결합하여 궤환신호를 발생한다. 복조기(quadrature demodulator)122는 상기 궤환되는 RF신호를 입력하며, 상기 발진기120의 출력에 의해 상기 RF신호를 복조하여 기저대역의 I채널신호 및 Q채널신호를 발생한다. 저역통과필터124는 상기 복조기122에서 출력되는 복조된 I채널신호에서 기저대역의 신호를 여파 출력한다. 저역통과필터126은 상기 복조기122에서 출력되는 복조된 Q채널신호에 기저대역의 신호를 여파 출력한다. 아날로그/디지탈 변환기128은 상기 저역여파기124에서 출력되는 복조된 I채널신호를 디지탈 데이타로 변환 출력한다. 아날로그/디지탈 변환기130은 상기 저역여파기126에서 출력되는 복조된 Q채널신호를 디지탈 데이타로 변환 출력한다. 곱셈기166은 상기 아날로그/디지탈 변환기128에서 출력되는 복조된 I채널 데이타에 제1상수a를 곱해 출력한다. 곱셈기168은 상기 아날로그/디지탈 변환기130에서 출력되는 복조된 Q채널 데이타에 제1상수a를 곱해 출력한다. 제곱기162는 상기 곱셈기166에서 출력되는 I채널의 복조데이타를 제곱하여 I채널 비교데이타로 발생한다. 제곱기164는 상기 곱셈기168에서 출력되는 Q채널의 복조데이타를 제곱하여 Q채널의 비교데이타를 발생한다. 상기와 같은 구성은 비교데이타 발생기가 된다.Coupler 118 generates a feedback signal by combining a part of the final RF signal output from the power amplifier 116. A demodulator demodulator 122 inputs the feedback RF signal, and demodulates the RF signal by the output of the oscillator 120 to generate baseband I-channel signals and Q-channel signals. The low pass filter 124 filters the baseband signal from the demodulated I-channel signal output from the demodulator 122. The low pass filter 126 filters the baseband signal to the demodulated Q channel signal output from the demodulator 122. The analog / digital converter 128 converts the demodulated I-channel signal output from the low pass filter 124 into digital data. The analog / digital converter 130 converts the demodulated Q channel signal output from the low pass filter 126 into digital data. The multiplier 166 multiplies the demodulated I-channel data output from the analog / digital converter 128 by a first constant a. The multiplier 168 multiplies the demodulated Q channel data output from the analog / digital converter 130 by a first constant a. The squarer 162 squares demodulation data of the I channel output from the multiplier 166 and generates the I channel comparison data. The squarer 164 squares demodulation data of the Q channel output from the multiplier 168 to generate comparison data of the Q channel. Such a configuration becomes a comparison data generator.

지연기(delay)148은 출력신호가 궤환되는 시간을 보상하기 위하여 파형정형필터100에서 출력되는 I채널의 데이타를 지연한다. 지연기150은 출력신호가 궤환되는 시간을 보상하기 위하여 파형정형필터100에서 출력되는 Q채널의 데이타를 지연한다. 제곱기174는 상기 지연기148에서 출력되는 지연된 I채널 데이타를 제곱하여 출력한다. 제곱기176은 상기 지연기150에서 출력되는 지연된 Q채널 데이타를 제곱하여 출력한다. 스퀘어링 큐(squaring queue)152는 상기 파형정형필터100의 탭 (tap) 수에 대응되는 메모리를 가지며, 상기 제곱기174 및 176에서 출력되는 I채널 및 Q채널의 데이타를 입력하여 상기 탭 수 만큼의 과거 데이타를 저장한다. 승산기170은 상기 제곱기174에서 출력되는 I채널 데이타를 제2상수b와 곱하여 출력한다. 승산기172는 상기 제곱기176에서 출력되는 Q채널의 데이타를 제2상수b와 곱하여 출력한다. 제산기154는 상기 곱셈기170의 출력과 상기 스퀘어링 큐152의 I채널 데이타 출력을 입력하며, 상기 곱셈기170의 출력에서 상기 스퀘어링 큐152의 I 채널 데이타를 제산하여 출력한다. 제산기156은 상기 곱셈기172의 출력과 상기 스퀘어링 큐152의 Q채널 데이타 출력을 입력하며, 상기 곱셈기172의 출력에서 상기 스퀘어링 큐152의 Q 채널 데이타를 제산하여 출력한다. 제곱기158은 상기 제산기154의 출력을 제곱하여 I채널의 기준데이타를 출력한다. 제곱기160은 상기 제산기156의 출력을 제곱하여 Q채널의 기준데이타를 출력한다. 상기와 같은 구성은 기준데이타발생기가 된다.Delay 148 delays the data of the I-channel output from the waveform shaping filter 100 to compensate for the time the output signal is fed back. The delay unit 150 delays the data of the Q channel output from the waveform shaping filter 100 to compensate for the time when the output signal is fed back. The squarer 174 squares and outputs delayed I-channel data output from the delayer 148. The squarer 176 squares the delayed Q channel data output from the delayer 150 and outputs the squared result. A squaring queue 152 has a memory corresponding to the number of taps of the waveform shaping filter 100, and inputs data of I and Q channels output from the squarers 174 and 176 to the number of taps. Save historical data. The multiplier 170 multiplies the I channel data output from the squarer 174 by the second constant b. The multiplier 172 multiplies the Q channel data output from the squarer 176 by the second constant b and outputs the multiplier. The divider 154 inputs the output of the multiplier 170 and the I-channel data output of the squaring queue 152, and divides and outputs the I-channel data of the squaring queue 152 from the output of the multiplier 170. The divider 156 inputs the output of the multiplier 172 and the Q channel data output of the squaring queue 152, and divides and outputs the Q channel data of the squaring queue 152 from the output of the multiplier 172. The squarer 158 squares the output of the divider 154 to output reference data of the I channel. The squarer 160 squares the output of the divider 156 and outputs reference data of the Q channel. The configuration as described above becomes a reference data generator.

비교기132는 상기 제곱기158에서 출력되는 I채널의 기준데이타와 상기 제곱기162에서 출력되는 궤환된 I채널의 비교데이타를 비교하여 I채널의 에러신호를 출력한다. 비교기134는 상기 제곱기160에서 출력되는 Q채널의 기준데이타와 상기 제곱기164에서 출력되는 궤환된 Q채널의 비교데이타를 비교하여 Q채널의 에러신호를 출력한다. 곱셈기136은 상기 비교기132의 출력과 I채널의 에러보정계수μi를 곱하여 출력한다. 상기 곱셈기136의 출력은 현재 출력된 I채널 데이타 ICD의 왜곡을 보상하는 과정에서 제거되지 못한 I채널의 에러 데이타가 된다. 곱셈기138은 비교기134의 출력과 Q채널의 에러보정계수μq를 곱하여 출력한다. 상기 곱셈기138의 출력은 현재 출력된 Q채널 데이타 QCD의 왜곡을 보상하는 과정에서 제거되지 못한 Q채널의 에러 데이타가 된다. 가산기140은 상기 곱셈기136의 출력과 상기 메모리146에서 출력되는 I채널의 전치왜곡 데이타 IWP를 가산하여 상기 입력 I채널 데이타 ICD의 어드레스 위치에 대응되는 상기 메모리146의 I채널 전치왜곡 룩업 테이블에 저장한다. 가산기142는 상기 곱셈기138의 출력과 상기 메모리146에서 출력되는 Q채널의 전치왜곡 데이타 QWP를 가산하여 상기 입력 Q채널 데이타 QCD의 어드레스 위치에 대응되는 상기 메모리146의 Q채널 전치왜곡 룩업 테이블에 저장한다. 상기 구성은 보정데이타발생기가 된다.The comparator 132 compares the reference data of the I channel output from the squarer 158 with the comparison data of the feedback I channel output from the squarer 162 and outputs an error signal of the I channel. The comparator 134 compares the reference data of the Q channel output from the squarer 160 with the comparison data of the feedback Q channel output from the squarer 164 and outputs an error signal of the Q channel. The multiplier 136 multiplies the output of the comparator 132 by the error correction coefficient mu i of the I channel. The output of the multiplier 136 becomes error data of the I-channel that was not removed in the process of compensating for the distortion of the currently output I-channel data ICD. The multiplier 138 multiplies the output of the comparator 134 by the error correction coefficient μq of the Q channel. The output of the multiplier 138 becomes error data of the Q channel which was not removed in the process of compensating for the distortion of the currently output Q channel data QCD. The adder 140 adds the output of the multiplier 136 and the predistortion data IWP of the I channel output from the memory 146 and stores the summation data in the I channel predistortion lookup table of the memory 146 corresponding to the address position of the input I channel data ICD. . The adder 142 adds the output of the multiplier 138 and the predistortion data QWP of the Q channel output from the memory 146 and stores the result in the Q channel predistortion lookup table of the memory 146 corresponding to the address position of the input Q channel data QCD. . The configuration is a correction data generator.

상기와 같은 구성을 갖는 본 발명의 실시예에 따른 디지탈 통신시스템의 전력증폭기 선형화장치는 송신되는 각 채널 데이타들의 레벨에 따라 발생되는 왜곡 량을 미리 측정한 후, 이를 제거하기 위한 전치왜곡 데이타들을 저장하는 전치왜곡 룩업테이블을 상기 메모리146에 저장한다. 이후 데이타 송신시 입력되는 채널 데이타들에 대응되는 전치왜곡 데이타를 억세스하여 입력되는 채널 데이타에 인가하여 왜곡을 보상하며, 출력되는 채널 데이타를 궤환시켜 현재의 데이타와 비교하며, 비교결과 발생되는 해당 채널의 에러 값을 현재 채널데이타에 대응되는 전치왜곡 테이블의 해당 전치왜곡 데이타에 가산 저장하여 다음 왜곡 보상 과정에서 발생되는 에러를 효율적으로 방지하게 된다.The power amplifier linearization apparatus of the digital communication system according to the embodiment of the present invention having the above-described configuration measures the amount of distortion generated according to the level of each channel data transmitted in advance, and stores predistortion data for removing the distortion. The predistortion lookup table is stored in the memory 146. Thereafter, predistortion data corresponding to the channel data input during data transmission are accessed and applied to the input channel data to compensate for the distortion, and the output channel data is fed back and compared with the current data. The error value is added to and stored in the predistortion data of the predistortion table corresponding to the current channel data, thereby effectively preventing an error occurring in the next distortion compensation process.

상기와 같은 본 발명의 실시예를 상기 도 2를 참조하여 상세히 살펴본다.An embodiment of the present invention as described above will be described in detail with reference to FIG. 2.

파형정형필터100은 기저대역의 I채널 및 Q채널 데이타를 펄스 정형하고 기저 대역으로 제한하며, 기본적으로 오버샘플링(oversampling)된 신호가 입력이 된다. IS-95 CDMA와 같은 시스템의 경우, 오버샘플링은 4배가 된다. 따라서 상기 파형정형필터100에 의해 업 샘플(upsample)되고 펄스 정형된 신호는 입력신호 속도의 4배가 되며, 이 신호는 상기 곱셈기102 및 104에 인가되어 전치왜곡 데이타 IWP 및 QWP와 각각 곱해진다. 또한 상기 펄스정형필터100에 입력되는 채널데이타 ICD 및 QCD는 어드레스 발생기144에 인가되어 상기 메모리146의 어드레스로 발생된다. 이때 상기 메모리146은 I채널 데이타에 대응되는 전치왜곡 데이타를 발생하기 위한 I채널의 전치왜곡 룩업테이블과 Q채널 데이타에 대응되는 전치왜곡 데이타를 발생하기 위한 Q채널의 전치왜곡 룩업테이블을 구비한다. 따라서 상기 메모리146은 상기 어드레스 발생기144에서 각각 I채널 데이타 ICD 및 Q채널 데이타 QCD에 대응되는 전치왜곡 데이타 IWP 및 QWP를 발생한다.The waveform shaping filter 100 pulse-forms the baseband I-channel and Q-channel data and limits the baseband to the baseband, and the oversampled signal is basically input. For systems like IS-95 CDMA, oversampling is quadrupled. Thus, the upsampled and pulse shaped signal by the waveform shaping filter 100 is four times the input signal speed, which is applied to the multipliers 102 and 104 and multiplied by the predistortion data IWP and QWP, respectively. In addition, the channel data ICD and QCD input to the pulse shaping filter 100 are applied to the address generator 144 and generated to the address of the memory 146. The memory 146 includes a predistortion lookup table for the I channel for generating predistortion data corresponding to the I channel data, and a predistortion lookup table for the Q channel for generating predistortion data corresponding to the Q channel data. Therefore, the memory 146 generates predistortion data IWP and QWP corresponding to I-channel data ICD and Q-channel data QCD, respectively, in the address generator 144.

그러면 상기 곱셈기102는 상기 파형정형필터100에서 출력되는 I채널 데이타와 상기 메모리146에서 출력되는 I채널 전치왜곡 데이타를 곱하여 전치왜곡된 I채널 데이타 PICD를 발생하며, 상기 곱셈기104는 상기 파형정형필터100에서 출력되는 Q채널 데이타와 상기 메모리146에서 출력되는 Q채널 전치왜곡 데이타를 곱하여 전치왜곡된 Q채널 데이타 PQCD를 발생한다. 그러면 상기 전치왜곡된 데이타 PICD 및 PQCD는 RF신호로 변환하는 과정에서 전력증폭기116 등에 의해 발생되는 왜곡이 보상된다.The multiplier 102 multiplies the I channel data output from the waveform shaping filter 100 and the I channel predistortion data output from the memory 146 to generate predistorted I channel data PICD, and the multiplier 104 generates the waveform shaping filter 100. Q-channel data PQCD is output by multiplying the Q-channel predistortion data output from the memory 146 to generate the pre-distorted Q-channel data PQCD. The predistorted data PICD and PQCD are then compensated for by distortion generated by the power amplifier 116 in the process of converting them into RF signals.

이때 송신된 데이타와 같은 수신데이타에 대해서 전치왜곡 알고리듬 (predistortion algorithm)을 적용하기 위해서는 송신한 데이타와 수신한데이타가 일치하여야 한다. 또한 송신장치에서 송신 전력, 내부 온도 및 소자들에 의해 송신장치의 왜곡량이 변화될 수 있으며, 따라서 상기 메모리146에서 저장된 전치왜곡 테이블의 값이 고정되어 있으면 상기 송신장치의 왜곡 보상 효율이 저하된다. 이런 문제점을 해소하기 위해서는 송신장치의 왜곡량이 변화하는 경우, 왜곡 변화량에 적응적으로 추적하여 전치왜곡 데이타를 갱신할 수 있어야 한다. 본 발명의 실시예에서는 데이타 송신시 전치왜곡되어 왜곡을 보상한 최종 출력신호를 궤환시킨 후, 입력 데이타와 비교하여 그 차를 에러데이타로 검출하며, 이를 상기 메모리146에 전치왜곡 데이타에 가산하여 전치왜곡 데이타를 갱신한다. 따라서 상기 메모리146에 저장된 전치왜곡 데이타들은 송신장치의 왜곡량 변화가 발생되더라도 다음 상태에서 최적의 상태로 보상하기 위한 값으로 갱신된다.In this case, in order to apply the predistortion algorithm to the received data such as the transmitted data, the transmitted data and the received data must match. In addition, the amount of distortion of the transmitter may be changed by the transmission power, the internal temperature, and the elements of the transmitter. Therefore, when the value of the predistortion table stored in the memory 146 is fixed, the distortion compensation efficiency of the transmitter is reduced. In order to solve this problem, when the amount of distortion of the transmitter changes, it is necessary to adaptively track the amount of distortion and update the predistortion data. According to an embodiment of the present invention, after the data is transmitted, the final output signal is predistorted to compensate for distortion, and then compared with the input data, the difference is detected as error data, which is added to the predistortion data to the memory 146 to be transposed. Update the distortion data. Therefore, the predistortion data stored in the memory 146 is updated to a value for compensating for the optimum state in the next state even if the distortion amount change of the transmitting apparatus occurs.

따라서 이를 위하여 먼저 궤환되는 출력데이타의 기준 데이타를 발생하기 위한 동작을 살펴본다. 상기 파형정형필터100의 출력은 궤환되는 데이타와 비교하기 위한 기준데이타를 발생하는데 이용된다. 이때 송신된 데이타와 같은 수신데이타에 대해서 전치왜곡 알고리듬을 적용하기 위해서는 송신한 데이타와 수신한데이타의 동기가 이루어져야 한다. 그러므로 상기 파형정형필터100에서 출력되는 I채널 및 Q채널의 데이타는 송신되는 과정에서 발생되는 지연을 보상하기 위한 적절한 지연시간이 필요하다. 상기 지연기148 및 150은 상기 파형정형필터100에서 출력되는 데이타를 입력하여 송신장치에서 RF신호로 변환되는 동안의 시간을 지연 보상하며, DSP를 이용하는 경우에는 알고리듬에 의해 구현이 가능하다. 제곱기174 및 176은 상기 지연기148 및 150에 출력되는 채널 데이타들을 제곱하여 스퀘어링 큐152와 곱셈기170 및 172에 각각 입력된다.Therefore, for this purpose, the operation for generating reference data of the output data to be fed first will be described. The output of the waveform shaping filter 100 is used to generate reference data for comparison with the feedback data. At this time, in order to apply the predistortion algorithm to the received data such as the transmitted data, the transmitted data and the received data must be synchronized. Therefore, the data of the I channel and the Q channel output from the waveform shaping filter 100 need an appropriate delay time to compensate for the delay occurring in the transmission process. The delayers 148 and 150 input the data output from the waveform shaping filter 100 to compensate for the time delay during the conversion from the transmitter to the RF signal, and can be implemented by an algorithm when using a DSP. Squarers 174 and 176 square the channel data output to the delayers 148 and 150 and input the squared cues 152 and the multipliers 170 and 172, respectively.

상기 스퀘어링 큐152는 상기 파형정형필터100의 탭 길이 만큼의 메모리를 가지며, 상기 제곱기174 및 176에서 출력되는 데이타를 쉬프트하여 저장 및 출력한다. 또한 상기 곱셈기170 및 172는 각각 해당하는 채널의 데이타를 제2상수b와 곱한 후 출력한다. 제산기154 및 156은 각각 상기 곱셈기170 및 172의 출력을 상기 스퀘어링 큐152의 해당 출력으로 제산하여 출력한다. 이때 상기 제산기154 및 156은 각각 현재 송신된 채널 데이타의 크기의 제곱을 현재부터 탭의 길이 만큼 이전에 송신된 모든 신호들의 크기를 제곱하여 더한 값을 나눈 값을 출력한다. 이는 다수의 사용자로 부터 입력되는 신호의 큰 변화를 평균화시키는 기능을 수행하며, 이는 상기 비교기132 및 134에 인가되는 기준데이타의 신호의 변화폭을 줄이는 기능을 수행한다. 그리고 제곱기158 및 160은 각각 상기 제산기154 및 156의 출력을 제곱하여 비교기132 및 134에 출력하는데, 이는 입력된 I채널 및 Q채널 데이타의 정규화된 전력을 구하기 위한 것이다. 상기 제곱기158 및 160의 출력은 전치왜곡 데이타의 에러 량을 측정하기 위한 각 I채널 및 Q채널의 기준데이타가 된다.The squaring queue 152 has a memory as long as the tap length of the waveform shaping filter 100, and shifts and stores and outputs data output from the squarers 174 and 176. The multipliers 170 and 172 multiply the data of the corresponding channel by the second constant b and output the multipliers. Dividers 154 and 156 divide and output the outputs of multipliers 170 and 172 to the corresponding outputs of the squaring queue 152, respectively. The dividers 154 and 156 respectively output a value obtained by dividing the square of the size of the currently transmitted channel data by the square of the magnitude of all signals transmitted from the present by the length of the tap. This performs a function of averaging a large change in a signal input from a plurality of users, which serves to reduce a change in the signal of reference data applied to the comparators 132 and 134. The squarers 158 and 160 square the outputs of the dividers 154 and 156 and output them to the comparators 132 and 134, respectively, to obtain normalized power of the input I-channel and Q-channel data. The outputs of the squarers 158 and 160 become reference data of each I channel and Q channel for measuring an error amount of predistortion data.

여기서 상기 스퀘어링 큐152와 상기 제산기154 및 156의 동작을 수학식으로 표현하면 하기와 같다.Here, the operations of the squaring queue 152 and the dividers 154 and 156 may be expressed by the following equation.

Figure pat00001
Figure pat00001

또한 상기 비교기132 및 134의 또 다른 입력인 비교 데이타는 전력증폭기116의 출력신호 중에서 일부를 궤환시켜 발생하며. 이는 상기 메모리146의 전치왜곡 룩업테이블의 값을 갱신하기위한 에러데이타를 구하기 위한 데이타가 된다. 상기 결합기118을 통해 출력 RF신호에서 일부 결합되는 신호는 복조기122에서 원래의 I채널 및 Q채널 데이타로 복조된다. 그러면 저역통과필터124 및 126은 상기 복조기122에서 복조된 I채널 및 Q채널의 복조된 신호를 기저대역으로 저역 여파하여 출력하며, 아날로그/디지탈 변환기128 및 130은 각각 상기 저역통과필터124 및 126에서 여파된 복조된 해당 채널 신호들을 디지탈 데이타로 변환 출력한다. 이후 곱셈기166 및 168은 각각 상기 아날로그/디지탈 변환기128 및 130에서 출력되는 데이타를 제1상수a와 곱하여 출력하며, 제곱기162 및 164는 상기 곱셈기166 및 168의 출력을 제곱하여 상기 비교기132 및 134에 각 채널의 비교데이타로 출력한다. 여기서 상기 곱셈기166 및 168과 곱셈기170 및 172에 입력되는 제1상수a 및 제2상수b는 송신된 신호의 크기와 수신된 신호의 크기를 같은 레벨로 맞추기 위해 필요한 값이 되며, 실험에 의해 상기 상수 a 및 b의 적절한 값을 설정할 수 있다.The comparison data, which is another input of the comparators 132 and 134, is generated by feeding back part of the output signal of the power amplifier 116. This becomes data for obtaining error data for updating the value of the predistortion lookup table of the memory 146. The signal, which is partly combined in the output RF signal through the combiner 118, is demodulated by the demodulator 122 into the original I-channel and Q-channel data. Then, the low pass filters 124 and 126 low-pass filter the demodulated signals of the I and Q channels demodulated by the demodulator 122 to the baseband, and the analog / digital converters 128 and 130 respectively output the low pass filters 124 and 126. The filtered demodulated corresponding channel signals are converted into digital data and output. Then, the multipliers 166 and 168 multiply the data output from the analog / digital converters 128 and 130 by a first constant a, and the squarers 162 and 164 square the outputs of the multipliers 166 and 168 to obtain the comparators 132 and 134. Output as comparison data of each channel. Here, the first constants a and the second constant b input to the multipliers 166 and 168 and the multipliers 170 and 172 become values necessary for matching the magnitude of the transmitted signal and the magnitude of the received signal to the same level. The appropriate values of the constants a and b can be set.

그러면 상기 비교기132 및 134는 각각 제곱기158 및 160에서 출력되는 해당 채널의 입력데이타와 제곱기162 및 164에서 출력되는 해당 채널의 출력데이타를 비교하여 그 차 값을 각각 해당 채널의 에러데이타로 출력한다. 즉, 상기 입력데이타는 가산기140 및 142에서 전치왜곡 데이타와 더해져 전치왜곡된 데이타로 변환되어 송신장치에서 발생될 수 있는 왜곡을 미리 보상하게 되며, 상기 송신장치의 전력증폭기116을 통해 출력되는 최종신호는 다시 궤환되어 비교기132 및 134의 비교데이타로 인가된다. 이때 상기 기준데이타와 비교데이타가 서로 동일한 값을 가지면 상기 전치왜곡 데이타가 송신장치의 왜곡량을 적절하게 보상한 상태가 되고, 상기 기준데이타와 비교데이타가 서로 상이한 값을 가지면 상기 전치왜곡 데이타가 송신장치의 왜곡량을 적절하게 보상하지 못한 상태가 되며, 이런 경우 상기 전치왜곡 데이타를 해당 에러 데이타 만큼 갱신하여야 다음 상태에서 송신장치의 왜곡량을 적절하게 보상할 수 있다.The comparators 132 and 134 compare the input data of the corresponding channel output from the squarers 158 and 160 with the output data of the corresponding channel output from the squarers 162 and 164, respectively, and output the difference values as error data of the corresponding channel, respectively. do. That is, the input data is added to the predistortion data in the adders 140 and 142 and converted into predistorted data to compensate for the distortion that may occur in the transmission device in advance, and the final signal output through the power amplifier 116 of the transmission device. Is fed back to the comparison data of the comparators 132 and 134. In this case, when the reference data and the comparison data have the same value, the predistortion data is properly compensated for the amount of distortion of the transmission apparatus. When the reference data and the comparison data have different values, the predistortion data is transmitted. In this case, the amount of distortion of the apparatus cannot be properly compensated. In this case, the predistortion data must be updated by the corresponding error data to properly compensate for the amount of distortion of the transmitting apparatus in the next state.

상기 비교기132 및 134에서 발생되는 에러 데이타는 각각 곱셈기136 및 138로 입력되며, 상기 곱셈기136 및 138은 상기 해당 채널의 에러데이타와 적응 전치왜곡 알고리듬(adaptive predistortion algorithm)의 안정성과 수렴 속도를 결정하는 에러보정계수 μi 및 μq와 곱해진다. 그리고 가산기140 및 142는 각각 상기 메모리146에서 출력되는 I채널 및 Q채널 전치왜곡 데이타 IWP 및 QWP와 곱셈기136 및 138의 출력을 가산하며, 이 가산데이타는 상기 메모리146에 갱신되어 저장되는데, 현재 입력된 채널 데이타에 의해 상기 어드레스 발생기144가 발생하는 어드레스 위치에 해당하는 전치왜곡 룩업테이블들에 갱신되어 저장된다.Error data generated by the comparators 132 and 134 are input to multipliers 136 and 138, respectively, and the multipliers 136 and 138 determine the stability and convergence speed of the error data and adaptive predistortion algorithm of the corresponding channel. It is multiplied by the error correction coefficients μi and μq. The adders 140 and 142 add the I-channel and Q-channel predistortion data IWP and QWP output from the memory 146 and the outputs of the multipliers 136 and 138, respectively, which are updated and stored in the memory 146. The stored channel data is updated and stored in the predistortion lookup tables corresponding to the address position where the address generator 144 is generated.

따라서 다음에 동일한 입력 데이타가 입력되면. 각 채널의 입력데이타에 곱해지는 전치왜곡 데이타는 갱신된 전치왜곡 데이타가 출력된다. 즉, 상기 곱셈기102 및 104에서 각각 해당하는 채널의 전치왜곡 데이타와 곱해지는 입력 데이타는 전송을 위해 아날로그신호로 변환된 후 기저대역 이외의 불필요한 성분들이 제거되며, 그리고 RF신호로 변조된 후 전력 증폭되어 최종 RF신호로 출력된다. 이때 상기 전력증폭기116의 비선형성으로 인해 발생되는 출력 스펙트럼에서의 스펙트럼 왜곡 현상을 제거하기 위해서는 상기한 바와 같이 상기 전력증폭기116의 비선형 특성을 나타내는 출력신호의 일부를 궤환하여 에러 값을 보상한다.So the next time the same input data is entered. The predistortion data multiplied by the input data of each channel is outputted with updated predistortion data. That is, the input data multiplied by the predistortion data of the corresponding channel in the multipliers 102 and 104 are converted into analog signals for transmission, and then unnecessary components other than the baseband are removed, and the power amplification after being modulated into RF signals. The final RF signal is output. In this case, in order to remove spectral distortion in the output spectrum generated due to nonlinearity of the power amplifier 116, as described above, a part of the output signal representing the nonlinear characteristic of the power amplifier 116 is feedback to compensate for the error value.

상기 도 2와 같은 본 발명의 실시예의 구성에서 지연기148 및 150은 송신된 데이타와 수신된 데이타 사이에 동기를 맞추기 위한 기능을 수행하며, 이는 실험적으로 특정하여 적절한 값으로 설정할 수 있다. 또한 상기 제1상수a 및 제2상수b는 송신신호와 수신신호의 크기를 같은 레벨로 맞추기 위해 필요한 값이며, 이 또한 실험에 의해 적절한 값으로 선택할 수 있다. 그리고 에러보정계수μi 및 μq는 검출된 에러 데이타를 전치왜곡 테이블에 갱신 저장하기 위한 계수로써, 실험에 의해 적절한 값으로 설정할 수 있다.In the configuration of the embodiment of the present invention as shown in FIG. 2, the delayers 148 and 150 perform a function for synchronizing between the transmitted data and the received data, which can be experimentally specified and set to an appropriate value. In addition, the first constant a and the second constant b is a value necessary for matching the magnitudes of the transmission signal and the reception signal to the same level, which can also be selected as an appropriate value by experiment. The error correction coefficients mu i and mu q are coefficients for updating and storing the detected error data in the predistortion table, and can be set to appropriate values by experiments.

상술한 바와 같이 본 발명의 실시예에 따른 적응 전치왜곡 알고리듬을 구현하는 방식을 사용하면 다수의 사용자 입력신호로 인해 송신단으로 입력되는 신호의 진폭변화가 큰 CDMA 기지국과 같은 시스템에서 전력증폭기의 비선형성에 의해 발생하는 출력 스펙트럼에서의 왜곡 현상을 효과적으로 줄일 수 있는 이점이 있다. 또한 모든 데이타 처리를 기저대역의 디지탈 데이타에 대해 수행하므로, 잡음의 영향이나 정확도에 있어서도 아날로그 시스템을 이용하는 방식에 비해 유리한 이점이 있으며, 어드레스를 발생시키는 방식에 있어서도 소프트웨어적으로 처리할 수 있어 시스템 구성면에서도 하드웨어적으로 처리하는 구성을 간단하게 할 수 있다.As described above, the method of implementing the adaptive predistortion algorithm according to the embodiment of the present invention can reduce the nonlinearity of the power amplifier in a system such as a CDMA base station having a large amplitude change of a signal input to a transmitter due to a plurality of user input signals. There is an advantage that can effectively reduce the distortion phenomenon in the output spectrum caused by. In addition, since all data processing is performed on baseband digital data, there is an advantage in terms of noise effect and accuracy compared to using an analog system, and in the method of generating an address, it can be processed in software. Even in hardware configuration can be simplified.

Claims (14)

디지탈 통신시스템의 전력증폭기 선형화장치에 있어서,In the power amplifier linearizer of the digital communication system, 입력 데이타를 기저대역의 신호로 여파하며 파형정형하는 파형정형필터와,A waveform shaping filter for shaping and filtering the input data into a baseband signal; 상기 입력 데이타에 대응되는 어드레스를 발생하는 어드레스발생기와,An address generator for generating an address corresponding to the input data; 전치왜곡 룩업테이블을 구비하고 있으며, 상기 어드레스 발생기에서 출력되는 어드레스 위치의 전치왜곡 데이타를 출력하는 메모리와,A memory having a predistortion lookup table for outputting predistortion data of an address position output from the address generator; 상기 파형정형필터의 출력과 상기 메모리의 출력을 곱하여 전치왜곡된 데이타를 발생하는 곱셈기와,A multiplier for generating predistorted data by multiplying the output of the waveform shaping filter by the output of the memory; 전력증폭기를 구비하며, 상기 전치왜곡된 데이타를 입력하여 상기 전력증폭기 등의 비선형성에 의해 발생되는 왜곡 현상을 보상한 출력신호를 출력하는 송신부와,A transmission unit having a power amplifier and outputting the predistorted data to output an output signal for compensating for distortion caused by nonlinearity of the power amplifier; 상기 출력신호를 궤환시켜 복조한 후 기저대역의 송신신호 크기로 레벨을 조정하여 비교데이타를 발생하는 비교데이타발생기와,A comparison data generator for generating a comparison data by feedback and demodulating the output signal and adjusting a level to a baseband transmission signal size; 상기 파형정형필터의 출력을 상기 궤환데이타와 동기시키기 위해 지연하고 상기 지연된 데이타를 상기 궤환되는 신호의 크기로 레벨을 조정하여 기준데이타를 발생하는 기준데이타발생기와,A reference data generator for delaying an output of the waveform shaping filter to synchronize with the feedback data and generating a reference data by adjusting the level of the delayed data to the magnitude of the feedback signal; 상기 기준데이타와 비교데이타의 차를 구하여 에러데이타를 구한 후 상기 에러데이타를 상기 메모리의 출력에 가산하여 해당 어드레스 위치의 전치왜곡 룩업테이블에 갱신저장하는 보정데이타발생기로 구성됨을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.And a correction data generator for calculating the difference between the reference data and the comparison data, obtaining the error data, and adding the error data to the output of the memory and updating and storing the error data in the predistortion lookup table of the corresponding address position. Power amplifier linearizer. 제1항에 있어서, 상기 비교데이타 발생기는,The method of claim 1, wherein the comparison data generator, 상기 전력증폭기의 출력단에 연결되어 출력신호의 일부를 결합하여 궤환신호를 발생하는 결합기와,A combiner connected to an output terminal of the power amplifier to combine a part of an output signal to generate a feedback signal; 상기 궤환신호를 복조하는 복조기와,A demodulator for demodulating the feedback signal; 상기 복조신호를 기저대역으로 여파하는 저역통과필터와,A low pass filter for filtering the demodulated signal to a baseband, 상기 저역통과필터를 거친 신호를 디지탈 데이타로 변환하는 변환기와,A converter for converting the signal passed through the low pass filter into digital data; 상기 디지탈 데이타를 상기 송신신호와 같은 크기로 조정하기 위한 상수와 곱하는 곱셈기와,A multiplier for multiplying the digital data by a constant for adjusting the same size as the transmission signal; 상기 곱셈기의 출력을 제곱하여 상기 비교데이타를 발생하는 제곱기로 구성됨을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.And a squarer for generating the comparison data by squaring the output of the multiplier. 제1항 또는 제2항에 있어서, 상기 기준데이타 발생기는,The method of claim 1 or 2, wherein the reference data generator, 상기 궤환신호와 동기시키기 위하여 상기 파형정형필터의 출력을 지연하는 지연기와,A delay unit for delaying the output of the waveform shaping filter to synchronize with the feedback signal; 상기 지연데이타를 상기 궤환신호와 같은 크기로 조정하기 위한 상수와 곱하는 곱셈기와,A multiplier for multiplying the delay data by a constant for adjusting the same amount as the feedback signal; 상기 곱셈기의 출력을 제곱하여 상기 기준데이타를 발생하는 제곱기로 구성됨을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.And a squarer for generating the reference data by squaring the output of the multiplier. 제3항에 있어서, 상기 보정데이타 발생기는,The method of claim 3, wherein the correction data generator, 상기 기준데이타와 비교데이타를 비교하여 에러데이타를 발생하는 비교기와,A comparator for generating error data by comparing the reference data with the comparison data; 상기 에러데이타에 전치왜곡데이타의 안정성 및 수렴속도를 결정하는 에러보정계수를 곱하는 곱셈기와,A multiplier for multiplying the error data by an error correction coefficient for determining stability and convergence speed of predistortion data; 상기 곱셈기의 출력에 상기 메모리의 전치왜곡 데이타를 가산하여 갱신된 전치왜곡 데이타를 상기 메모리의 현 어드레스 위치에 대응되는 전치왜곡 룩업테이블에 저장하는 가산기로 구성됨을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.And an adder configured to add the predistortion data of the memory to the output of the multiplier and store the updated predistortion data in a predistortion lookup table corresponding to the current address position of the memory. Device. 디지탈 통신시스템의 전력증폭기 선형화장치에 있어서,In the power amplifier linearizer of the digital communication system, 입력 데이타를 기저대역의 신호로 여파하며 파형정형하는 파형정형필터와,A waveform shaping filter for shaping and filtering the input data into a baseband signal; 상기 입력 데이타에 대응되는 어드레스를 발생하는 어드레스발생기와,An address generator for generating an address corresponding to the input data; 전치왜곡 룩업테이블을 구비하고 있으며, 상기 어드레스 발생기에서 출력되는 어드레스 위치의 전치왜곡 데이타를 출력하는 메모리와,A memory having a predistortion lookup table for outputting predistortion data of an address position output from the address generator; 상기 파형정형필터의 출력과 상기 메모리의 출력을 곱하여 전치왜곡된 데이타를 발생하는 곱셈기와,A multiplier for generating predistorted data by multiplying the output of the waveform shaping filter by the output of the memory; 전력증폭기를 구비하며, 상기 전치왜곡된 데이타를 입력하여 상기 전력증폭기 등의 비선형성에 발생되는 왜곡 현상을 보상한 출력신호를 출력하는 송신부와,A transmission unit having a power amplifier and outputting the predistorted data to output an output signal for compensating for distortion caused by nonlinearity of the power amplifier; 상기 출력신호를 궤환시켜 복조한 후 기저대역의 송신신호 크기로 레벨을 조정하여 비교데이타를 발생하는 비교데이타 발생기와,A comparison data generator for feedback and demodulating the output signal and adjusting the level to a baseband transmission signal to generate comparison data; 상기 파형정형필터의 탭 길이 만큼의 메모리 소자를 구비하며, 상기 파형정형필터에서 출력되는 데이타를 저장하여 이전의 데이타를 쉬프트 출력하는 스퀘어링 큐와,A squaring queue having a memory element as long as a tap length of the waveform shaping filter, and storing data output from the waveform shaping filter and shifting previous data; 상기 파형정형필터의 출력을 상기 궤환데이타와 동기시키기 위해 지연하고 상기 지연된 데이타를 상기 스퀘어링 큐에 저장하는 동시에 궤환신호의 레벨로 조정한 후, 상기 조정된 데이타를 상기 스퀘어링 큐의 값으로 나눠 다수의 사용자로부터 입력되는 신호의 큰 변화를 평균화시킨 기준데이타를 발생하는 기준데이타 발생기와,Delay the output of the waveform shaping filter to synchronize with the feedback data, store the delayed data in the squared queue, adjust the level of the feedback signal, and divide the adjusted data by the squared queue value. A reference data generator for generating reference data averaging large changes in signals input from a plurality of users; 상기 기준데이타와 비교데이타의 차를 구하여 에러데이타를 구한 후 상기 에러데이타를 상기 메모리의 출력에 가산하여 해당 어드레스 위치의 전치왜곡 룩업테이블에 갱신저장하는 보정데이타발생기로 구성됨을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.And a correction data generator for calculating the difference between the reference data and the comparison data, obtaining the error data, and adding the error data to the output of the memory and updating and storing the error data in the predistortion lookup table of the corresponding address position. Power amplifier linearizer. 제5항에 있어서, 상기 비교데이타발생기는,The method of claim 5, wherein the comparison data generator, 상기 전력증폭기의 출력단에 연결되어 출력신호의 일부를 결합하여 궤환신호를 발생하는 결합기와,A combiner connected to an output terminal of the power amplifier to combine a part of an output signal to generate a feedback signal; 상기 궤환신호를 복조하는 복조기와,A demodulator for demodulating the feedback signal; 상기 복조신호를 기저대역으로 여파하는 저역통과필터와,A low pass filter for filtering the demodulated signal to a baseband, 상기 저역통과필터를 거친 신호를 디지탈 데이타로 변환하는 변환기와,A converter for converting the signal passed through the low pass filter into digital data; 상기 디지탈 데이타를 상기 송신신호와 같은 크기로 조정하기 위한 상수와 곱하는 곱셈기와,A multiplier for multiplying the digital data by a constant for adjusting the same size as the transmission signal; 상기 곱셈기의 출력을 제곱하여 상기 비교데이타를 발생하는 제곱기로 구성됨을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.And a squarer for generating the comparison data by squaring the output of the multiplier. 제5항 또는 제6항에 있어서, 상기 기준데이타발생기는,The method of claim 5 or 6, wherein the reference data generator, 상기 궤환신호와 동기시키기 위하여 상기 파형정형필터의 출력을 지연하는 지연기와,A delay unit for delaying the output of the waveform shaping filter to synchronize with the feedback signal; 상기 지연기의 출력을 제곱하여 상기 스퀘어링 큐에 저장하는 제1제곱기와,A first square that squares the output of the delay and stores the squared queue in the squared queue; 상기 제곱기의 출력을 상기 궤환신호와 같은 크기로 조정하기 위한 상수와 곱하는 곱셈기와,A multiplier that multiplies the output of the squarer by a constant to adjust the output of the squarer to the same magnitude as the feedback signal; 상기 곱셈기의 출력을 상기 스티어링 큐에서 쉬프팅 출력되는 이전데이타로 나눠 다수의 사용자로부터 입력되는 신호의 큰 변화를 평균화시켜 입력 데이타의 변화폭을 줄이는 제산기와,A divider for dividing the output of the multiplier by previous data shifted and outputted from the steering queue and averaging a large change in a signal input from a plurality of users to reduce a change in input data; 상기 제산기의 출력을 제곱하여 상기 기준데이타를 발생하는 제2제곱기로 구성됨을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.And a second squarer for generating the reference data by squaring the output of the divider. 2. 제7항에 있어서, 상기 보정데이타 발생기는,The method of claim 7, wherein the correction data generator, 상기 기준데이타와 비교데이타를 비교하여 에러데이타를 발생하는 비교기와,A comparator for generating error data by comparing the reference data with the comparison data; 상기 에러데이타에 전치왜곡 데이타의 안정성 및 수렴속도를 결정하는 에러보정계수를 곱하는 곱셈기와,A multiplier for multiplying the error data by an error correction coefficient for determining stability and convergence speed of predistortion data; 상기 곱셈기의 출력에 상기 메모리의 전치왜곡 데이타를 가산하여 갱신된 전치왜곡 데이타를 상기 메모리의 현 어드레스 위치에 대응되는 전치왜곡 룩업테이블에 저장하는 가산기로 구성됨을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.And an adder configured to add the predistortion data of the memory to the output of the multiplier and store the updated predistortion data in a predistortion lookup table corresponding to the current address position of the memory. Device. 입력 데이타에 대응되는 위치에 전치왜곡 데이타를 저장하는 룩업테이블을 구비하는 디지탈 통신시스템의 전력증폭기 선형화방법에 있어서,In the power amplifier linearization method of the digital communication system having a look-up table for storing the predistortion data in a position corresponding to the input data, 상기 입력 데이타에 대응되는 어드레스를 발생하여 상기 룩업테이블에서 전치왜곡 데이타를 출력하고, 상기 입력데이타를 기저대역의 신호로 여파하며 파형정형하는 과정과,Generating an address corresponding to the input data, outputting predistortion data from the lookup table, filtering the input data into a baseband signal, and performing waveform shaping; 상기 파형정형된 입력데이타와 상기 전치왜곡 데이타를 곱하여 전치왜곡된 송신 데이타를 발생하는 과정과,Generating a predistorted transmission data by multiplying the waveform-formed input data by the predistortion data; 상기 전치왜곡된 송신 데이타를 RF신호로 변환하여 전력 증폭 출력하며, 상기 전치왜곡에 의해 증폭되는 과정에서 전력증폭기 등의 비선형성에 의해 발생되는 왜곡 현상을 보상하는 과정과,Converting the predistorted transmission data into an RF signal and outputting power amplification, and compensating for a distortion caused by nonlinearity such as a power amplifier during the amplification by the predistortion; 상기 출력신호를 궤환시켜 복조한 후 기저대역의 송신신호 크기로 레벨을 조정하여 비교데이타를 발생하고, 지연된 상기 입력 데이타를 상기 궤환되는 신호의 크기로 레벨을 조정하여 기준데이타를 발생하는 과정과,Generating a comparison data by adjusting the level to the magnitude of the baseband transmission signal after demodulating the output signal and generating reference data by adjusting the level of the delayed input data to the magnitude of the feedback signal; 상기 기준데이타와 비교데이타의 차를 구하여 에러데이타를 구한 후 상기 에러데이타를 상기 전치왜곡 데이타에 가산하여 해당 어드레스 위치의 상기 전치왜곡 룩업테이블에 갱신하여 저장하는 과정으로 이루어짐을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화방법.And calculating the difference between the reference data and the comparison data, obtaining the error data, adding the error data to the predistortion data, and updating and storing the error data in the predistortion lookup table at the corresponding address position. Power amplifier linearization method. 제9항에 있어서, 상기 비교데이타를 발생하는 과정이,The method of claim 9, wherein the generating of the comparison data, 상기 출력신호의 일부를 결합하여 궤환신호를 발생하는 단계와,Combining a part of the output signal to generate a feedback signal; 상기 궤환신호를 복조하는 단계와,Demodulating the feedback signal; 상기 복조신호를 기저대역으로 여파하는 단계와,Filtering the demodulated signal to a baseband; 상기 기저대역 여파된 신호를 디지탈 데이타로 변환하는 단계와,Converting the baseband filtered signal into digital data; 상기 디지탈 데이타를 상기 송신신호와 같은 크기로 조정하기 위한 상수와 곱하는 단계와,Multiplying the digital data by a constant to adjust the same size as the transmission signal; 상기 크기 조정된 데이타를 제곱하여 상기 비교데이타를 발생하는 단계로 이루어지며,Generating the comparison data by squaring the scaled data, 상기 기준데이타를 발생하는 과정이,The process of generating the reference data, 상기 궤환신호와 동기시키기 위하여 상기 입력데이타를 지연하는 단계와,Delaying the input data to synchronize with the feedback signal; 상기 지연된 이전 데이타를 상기 궤환신호와 같은 크기로 조정하기 위한 상수와 곱하는 단계와,Multiplying the delayed previous data by a constant to adjust the same amount as the feedback signal; 상기 크기 조정된 데이타를 제곱하여 상기 기준데이타를 발생하는 단계로 이루어짐을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화방법.And squaring the scaled data to generate the reference data. 제9항 또는 제10항에 있어서, 상기 보정데이타를 발생하는 과정은,The method of claim 9 or 10, wherein the process of generating the correction data, 상기 기준데이타와 비교데이타를 비교하여 에러데이타를 발생하는 단계와,Generating error data by comparing the reference data with the comparison data; 상기 에러데이타에 전치왜곡 데이타의 안정성 및 수렴속도를 결정하는 에러보정계수를 곱하는 단계와,Multiplying the error data by an error correction coefficient for determining stability and convergence speed of predistortion data; 상기 에러보정신호에 상기 전치왜곡데이타를 가산하여 갱신된 전치왜곡 데이타를 현 어드레스 위치에 대응되는 전치왜곡 룩업테이블에 저장하는 단계로 이루어짐을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화방법.And adding the predistortion data to the error correction signal and storing the updated predistortion data in a predistortion lookup table corresponding to the current address position. 입력 데이타에 대응되는 위치에 전치왜곡 데이타를 저장하는 룩업테이블과, 입력데이타를 기저대역의 신호로 여파하는 파형정형필터와, 상기 파형정형필터의 탭 길이 만큼의 메모리 소자를 구비하는 스퀘어링 큐를 구비하는 디지탈 통신시스템의 전력증폭기 선형화방법에 있어서,A lookup table for storing predistortion data at a position corresponding to the input data, a waveform shaping filter for filtering the input data as a baseband signal, and a squaring queue having a memory element equal to the tap length of the waveform shaping filter. In the power amplifier linearization method of a digital communication system provided, 상기 입력 데이타에 대응되는 어드레스를 발생하여 상기 룩업테이블에서 전치왜곡 데이타를 출력하는 과정과,Generating pre-distortion data from the lookup table by generating an address corresponding to the input data; 상기 파형정형된 입력데이타와 상기 전치왜곡 데이타를 곱하여 전치왜곡된 송신 데이타를 발생하는 과정과,Generating a predistorted transmission data by multiplying the waveform-formed input data by the predistortion data; 상기 전치왜곡된 송신 데이타를 RF신호로 변환하여 전력 증폭 출력하며, 상기 전치왜곡에 의해 증폭되는 과정에서 전력증폭기 등의 비선형성에 의해 발생되는 왜곡 현상을 보상하는 과정과,Converting the predistorted transmission data into an RF signal and outputting power amplification, and compensating for a distortion caused by nonlinearity such as a power amplifier during the amplification by the predistortion; 상기 출력신호를 궤환시켜 복조한 후 기저대역의 송신신호 크기로 레벨을 조정하여 비교데이타를 발생하고, 지연된 상기 입력 데이타를 상기 스퀘어링 큐에 저장하고 상기 지연데이타에서 상기 스퀘어링 큐에서 쉬프팅 출력되는 이전데이타를 나눠 다수의 사용자로부터 입력되는 신호의 큰 변화를 평균화시킨 기준데이타를 발생하는 과정과,After the feedback signal is demodulated and demodulated, the level is adjusted to the size of the baseband transmission signal to generate comparison data. The delayed input data is stored in the squaring queue, and the delay data is shifted out of the squaring queue. Generating reference data by dividing the previous data and averaging a large change in the signal input from a plurality of users; 상기 기준데이타와 비교데이타의 차를 구하여 에러데이타를 구한 후 상기 에러데이타를 상기 전치왜곡 데이타에 가산하여 해당 어드레스 위치의 상기 전치왜곡 룩업테이블에 갱신하여 저장하는 과정으로 이루어짐을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화방법.And calculating the difference between the reference data and the comparison data, obtaining the error data, adding the error data to the predistortion data, and updating and storing the error data in the predistortion lookup table at the corresponding address position. Power amplifier linearization method. 제12항에 있어서, 상기 비교데이타를 발생하는 과정이,The method of claim 12, wherein the generating the comparison data, 상기 출력신호의 일부를 결합하여 궤환신호를 발생하는 단계와,Combining a part of the output signal to generate a feedback signal; 상기 궤환신호를 복조하는 단계와,Demodulating the feedback signal; 상기 복조신호를 기저대역으로 여파하는 단계와,Filtering the demodulated signal to a baseband; 상기 기저대역 여파된 신호를 디지탈 데이타로 변환하는 단계와,Converting the baseband filtered signal into digital data; 상기 디지탈 데이타를 상기 송신신호와 같은 크기로 조정하기 위한 상수와 곱하는 단계와,Multiplying the digital data by a constant to adjust the same size as the transmission signal; 상기 크기 조정된 데이타를 제곱하여 상기 비교데이타를 발생하는 단계로 이루어지며,Generating the comparison data by squaring the scaled data, 상기 기준데이타를 발생하는 과정이,The process of generating the reference data, 상기 궤환신호와 동기시키기 위하여 상기 입력데이타를 지연하는 단계와,Delaying the input data to synchronize with the feedback signal; 상기 지연된 입력데이타를 제곱하여 상기 스퀘어링 큐에 인가하는 단계와,Squaring the delayed input data and applying it to the squaring queue; 상기 제곱된 신호를 상기 궤환신호와 같은 크기로 조정하기 위한 상수와 곱하는 단계와,Multiplying the squared signal by a constant to adjust the same magnitude as the feedback signal; 상기 상수와 곱해진 입력데이타를 상기 스퀘어링 큐에서 쉬프팅 출력되는 이전 데이타로 나누어 다수 사용자로부터 입력되는 신호의 큰 변화를 평균화시켜 데이타의 변화폭을 줄이는 단계와,Dividing the input data multiplied by the constant by the previous data shifted and output from the squaring queue, and averaging a large change in a signal input from a plurality of users to reduce a change in the data; 상기 나눠진 입력데이타를 제곱하여 상기 기준데이타를 발생하는 단계로 이루어짐을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화방법.And dividing the divided input data to generate the reference data. 제13항에 있어서, 상기 보정데이타를 발생하는 과정은,The method of claim 13, wherein the generating of the correction data comprises: 상기 기준데이타와 비교데이타를 비교하여 에러데이타를 발생하는 단계와,Generating error data by comparing the reference data with the comparison data; 상기 에러데이타에 전치왜곡데이타의 안정성 및 수렴속도를 결정하는 에러보정계수를 곱하는 단계와,Multiplying the error data by an error correction coefficient that determines stability and convergence speed of predistortion data; 상기 에러보정신호에 상기 전치왜곡데이타를 가산하여 갱신된 전치왜곡 데이타를 현 어드레스 위치에 대응되는 전치왜곡 룩업테이블에 저장하는 단계로 이루어짐을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화방법.And adding the predistortion data to the error correction signal and storing the updated predistortion data in a predistortion lookup table corresponding to the current address position.
KR1019970052131A 1997-10-10 1997-10-10 Apparatus and method for linearizing power amplifier in digital communication system KR100251781B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970052131A KR100251781B1 (en) 1997-10-10 1997-10-10 Apparatus and method for linearizing power amplifier in digital communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970052131A KR100251781B1 (en) 1997-10-10 1997-10-10 Apparatus and method for linearizing power amplifier in digital communication system

Publications (2)

Publication Number Publication Date
KR19990031423A KR19990031423A (en) 1999-05-06
KR100251781B1 true KR100251781B1 (en) 2000-04-15

Family

ID=19522553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052131A KR100251781B1 (en) 1997-10-10 1997-10-10 Apparatus and method for linearizing power amplifier in digital communication system

Country Status (1)

Country Link
KR (1) KR100251781B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379455B1 (en) * 1999-09-13 2003-04-10 엘지전자 주식회사 Apparatus and Method for compensate distortion of Transmitter in Digital TV Translator
KR100366289B1 (en) * 2000-12-23 2002-12-31 한국전자통신연구원 Predistorter design and method using stochastic gradient method and indirect learning architecture
KR100438551B1 (en) * 2001-11-17 2004-07-03 엘지전자 주식회사 Apparatus and method for detecting a receive signal strength of base station receiver
KR100445326B1 (en) * 2002-03-21 2004-08-21 학교법인 한양학원 Linear Power Amplifier using the Digital Signal Processor

Also Published As

Publication number Publication date
KR19990031423A (en) 1999-05-06

Similar Documents

Publication Publication Date Title
US6647073B2 (en) Linearisation and modulation device
US5903611A (en) Method of correcting nonlinearities of an amplifier, and radio transmitter employing a method of this type
KR100326176B1 (en) Apparatus and method for linearizing power amplification using predistortion and feedfoward method in rf communicaiton
US7139327B2 (en) Digital pre-distortion of input signals for reducing spurious emissions in communication networks
US5905760A (en) Method of correcting nonlinearities of an amplifier, and radio transmitter employing a method of this type
KR100408043B1 (en) Predistortion type digital linearier with digital if circuit
CA2317901C (en) Method and apparatus for reducing adjacent channel power in wireless communication systems
US7251293B2 (en) Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics
KR100959032B1 (en) Frequency-dependent magnitude pre-distortion for reducing spurious emissions in communication networks
US6809607B2 (en) Circuit and method for compensating for non-linear distortion
US20050180526A1 (en) Predistortion apparatus and method for compensating for a nonlinear distortion characteristic of a power amplifier using a look-up table
KR100279948B1 (en) Apparatus and method for linearized power amplification
US6654426B2 (en) Correction of nonlinearity of I/Q modulator
KR100251781B1 (en) Apparatus and method for linearizing power amplifier in digital communication system
US20040264596A1 (en) Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics
KR100266795B1 (en) Adaptive predistortion apparatus and method for linearizing a power amplifier in wireless communication system
KR100251385B1 (en) Apparatus and method for linearizing power amp with adaptive predistortion and modem error compensation
RU2172552C1 (en) Device and method for linearizing power amplifier in mobile radio communication system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee