KR100251057B1 - Slurry containing manganese oxide and a fabrication process of a semiconductor device using such a slurry - Google Patents
Slurry containing manganese oxide and a fabrication process of a semiconductor device using such a slurry Download PDFInfo
- Publication number
- KR100251057B1 KR100251057B1 KR1019960027065A KR19960027065A KR100251057B1 KR 100251057 B1 KR100251057 B1 KR 100251057B1 KR 1019960027065 A KR1019960027065 A KR 1019960027065A KR 19960027065 A KR19960027065 A KR 19960027065A KR 100251057 B1 KR100251057 B1 KR 100251057B1
- Authority
- KR
- South Korea
- Prior art keywords
- polishing
- layer
- insulating layer
- slurry
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000002002 slurry Substances 0.000 title claims abstract description 45
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 35
- 230000008569 process Effects 0.000 title description 16
- 239000002245 particle Substances 0.000 claims abstract description 62
- 238000005498 polishing Methods 0.000 claims description 102
- 239000004020 conductor Substances 0.000 claims description 54
- 239000011572 manganese Substances 0.000 claims description 54
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 29
- 239000002904 solvent Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000006061 abrasive grain Substances 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 12
- 239000007800 oxidant agent Substances 0.000 claims description 12
- 238000005406 washing Methods 0.000 claims description 10
- 239000002253 acid Substances 0.000 claims description 9
- 230000033116 oxidation-reduction process Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims 2
- 238000000926 separation method Methods 0.000 claims 2
- 238000007517 polishing process Methods 0.000 abstract description 18
- 239000010410 layer Substances 0.000 description 111
- 238000009792 diffusion process Methods 0.000 description 18
- 238000012360 testing method Methods 0.000 description 13
- 238000011282 treatment Methods 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 230000001590 oxidative effect Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010306 acid treatment Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000008119 colloidal silica Substances 0.000 description 6
- 238000011109 contamination Methods 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000004744 fabric Substances 0.000 description 5
- 239000012530 fluid Substances 0.000 description 5
- 238000006479 redox reaction Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- -1 MnCl 2 Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000005587 bubbling Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- PPNAOCWZXJOHFK-UHFFFAOYSA-N manganese(2+);oxygen(2-) Chemical class [O-2].[Mn+2] PPNAOCWZXJOHFK-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000020477 pH reduction Effects 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 238000010298 pulverizing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
- C09G1/02—Polishing compositions containing abrasives or grinding agents
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K3/00—Materials not provided for elsewhere
- C09K3/14—Anti-slip materials; Abrasives
- C09K3/1409—Abrasive particles per se
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K3/00—Materials not provided for elsewhere
- C09K3/14—Anti-slip materials; Abrasives
- C09K3/1454—Abrasive powders, suspensions and pastes for polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Polishing Bodies And Polishing Tools (AREA)
Abstract
슬러리는 연마입자의 주성분으로서 MnO2또는 다른 망간산화물을 함유한다. 더우기, 이러한 망간 산화물 연마제를 사용하는 연마공정과 이러한 연마공정을 사용하는 반도체장치의 제조방법이 제공된다.The slurry contains MnO 2 or other manganese oxide as the main component of the abrasive particles. Furthermore, a polishing process using such a manganese oxide abrasive and a method of manufacturing a semiconductor device using such a polishing process are provided.
Description
제1a-j도는 연마공정을 포함하는 종래의 반도체 장치의 제조방법.1A-J illustrate a conventional semiconductor device manufacturing method including a polishing process.
제2a도와 b도는 종래의 연마공정에서 발생한 틈(seam)의 침식문제를 도시한 도.2a and b are diagrams illustrating a problem of erosion of a seam in a conventional polishing process.
제3도는 각종의 슬러리에 의해 성취되는 연마속도를 조사하기 위하여 본 발명의 기초를 이루는 실험에 사용된 시험편의 구성을 도시한 도.3 shows the configuration of test pieces used in the experiments underlying the present invention to investigate the polishing rates achieved by various slurries.
제4도는 본 발명에 사용된 연마장치의 구성을 개략적으로 도시한 도.4 is a diagram schematically showing the configuration of a polishing apparatus used in the present invention.
제5도는 실험결과를 도시한 그래프.5 is a graph showing the experimental results.
제6a-j도는 본 발명의 제1실시예에 의한 반도체장치의 제조방법을 도시한 도.6A-J illustrate a method of manufacturing a semiconductor device according to the first embodiment of the present invention.
제7도는 본 발명의 제1실시예에 의한 반도체장치의 제조방법을 도시한 흐름도.7 is a flowchart showing a method of manufacturing a semiconductor device according to the first embodiment of the present invention.
제8도는 본 발명의 제2실시예에 의한 반도체 장치의 기초를 이루는 망간 산화물의 상(相)을 도시한 도.FIG. 8 is a diagram showing a phase of manganese oxide which forms the basis of the semiconductor device according to the second embodiment of the present invention.
제9a-c도는 본 발명의 제2실시예에 의한 반도체 장치의 제조방법을 도시한 도.9A-C illustrate a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.
제10도는 본 발명의 제2실시예에 의한 제조방법을 포함하는 각종의 연마공정후에 반도체 표면에 잔류하는 단차높이를 비교한 도.10 is a view comparing step heights remaining on a semiconductor surface after various polishing processes including the manufacturing method according to the second embodiment of the present invention.
본 발명은 일반적으로 반도체 장치의 제조에 관한 것으로서, 특히 연마공정을 포함하는 반도체 장치의 제조방법 및 이러한 연마공정에 사용되는 슬러리(slurry)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to the manufacture of semiconductor devices, and more particularly, to a method of manufacturing a semiconductor device including a polishing process and a slurry used in such a polishing process.
반도체 집적회로에 있어서는, 통상의 반도체 기판상에 형성된 각종의 반도체 장치들간에 전기적 배선을 성취하기 위해 통상적으로 다층의 배선구조를 사용한다. 일반적으로, 다층의 배선구조는 반도체 기판상에 형성된 절연층과 이러한 절연층에 매립된 배선패턴을 포함한다. 이러한 다층의 배선구조가 상호 적층된 다수의 배선층을 포함하기 때문에, 각 배선층이 이러한 배선층의 적층을 허용하는 평탄한 상부주면을 갖는 것이 필요하다.BACKGROUND OF THE INVENTION In semiconductor integrated circuits, multilayer wiring structures are typically used to achieve electrical wiring between various semiconductor devices formed on a conventional semiconductor substrate. In general, a multilayer wiring structure includes an insulating layer formed on a semiconductor substrate and a wiring pattern embedded in the insulating layer. Since such a multi-layered wiring structure includes a plurality of wiring layers stacked on each other, it is necessary that each wiring layer has a flat upper main surface to allow the lamination of such wiring layers.
그래서, 종래에는 절연층상에 콘택트홀(contact hole) 또는 배선홈을 형성하고, 도전층에 의해 콘택트홀 또는 배선홈을 매립하고, 절연층의 표면이 노출할 때 까지 도전층을 연마함으로써 다층의 배선구조를 형성하는 것이 행해졌다. 이것에 의해, 각 배선층에 대해 평탄한 표면이 보장되고, 절연층과 그 안에 매립된 도전체 패턴을 포함하는 다른 배선층을 실제용이하게 형성할 수가 있다.Thus, conventionally, a multi-layered wiring is formed by forming contact holes or wiring grooves on the insulating layer, filling contact holes or wiring grooves with the conductive layer, and polishing the conductive layer until the surface of the insulating layer is exposed. Forming the structure was done. This ensures a flat surface for each wiring layer, and makes it possible to easily form another wiring layer including the insulating layer and the conductor pattern embedded therein.
제1a도-제1j도는 MOS트랜지스터의 제조공정에 적용한 바와 같이 연마공정을 포함하는 이러한 다층의 배선구조를 형성하는 공정을 도시한 것이다.1A to 1J show a process of forming such a multilayer wiring structure including a polishing process as applied to the manufacturing process of the MOS transistor.
제1a도를 참조하여, 필드산화막 1a에 의해 규정된 활성영역 1A에 상응하여 P형으로 도포된 Si기판 1상에 MOS트랜지스터가 형성되어 있다. 보다 구체적으로는, MOS트랜지스터는 활성영역 1A의 표면에 형성된 n+형의 확산영역 1b와 활성영역 1A의 표면에 형성된 n+형의 다른 확산영역 1C는 MOS트랜지스터의 채널영역 1b에 의해 서로 분리되어 있다. 기판 1상에는, 게이트 산화막(도시하지 않음)이 개재된 채널영역 1d를 덮도록 게이트 전극 2이 형성되어 있다. 더우기, 게이트전극 2는 각 대향 측벽에 측벽 절연막 2a와 2b를 갖는다. 확산영역 1b와 1c는 각각 MOS트랜지스터의 소스와 드레인으로서 작용한다.Referring to FIG. 1A, a MOS transistor is formed on one Si substrate coated in a P-type corresponding to the active region 1A defined by the field oxide film 1a. More specifically, the MOS transistor is separated from each other by the n + type diffusion region 1b formed on the surface of the active region 1A and the other n + type diffusion region 1C formed on the surface of the active region 1A by the channel region 1b of the MOS transistor. have. On the substrate 1, the gate electrode 2 is formed so as to cover the channel region 1d with the gate oxide film (not shown) interposed therebetween. Furthermore, the gate electrode 2 has sidewall insulating films 2a and 2b on each opposite sidewall. The diffusion regions 1b and 1c serve as the source and the drain of the MOS transistor, respectively.
제1a도의 단계에서는, 그 자체로 형성된 MOS트랜지스터를 매립하도록 CVD공정에 의해 SiO2의 층간 절연막 3을 전형적으로 약 50nm두께로 퇴적한다. 층간 절연막의 퇴적결과, 게이트전극 2외에 확산영역 1b와 1c를 SiO2막 3에 의해 덮는다. 이것에 의해, 층간 절연막 3은 제1a도에 도시한 바와 같이 상기한 게이트전극 2와 일치하여 돌출부와 요부를 보인다.In the step of FIG. 1A, an interlayer insulating film 3 of SiO 2 is typically deposited to a thickness of about 50 nm by a CVD process so as to embed the MOS transistor formed by itself. As a result of deposition of the interlayer insulating film, the diffusion regions 1b and 1c are covered with the SiO 2 film 3 in addition to the gate electrode 2. As a result, the interlayer insulating film 3 shows protrusions and recesses in accordance with the above-described gate electrode 2 as shown in FIG. 1A.
다음에, 제1b도의 단계에서는, 절연막 3의 표면을 균일하게 연마하여 제1a도의 구조를 평탄화시킨다. 더우기, 제1c도의 단계에서는, 절연막 3을 포토리소그래피 패턴화 공정을 행하여, 절연막 3에 콘택트 홀(contact hole) 3a가 형성되어 확산영역 1b의 표면이 노출되고, 제1d도의 단계에서는 제1도의 구조에 W, Al 또는 Cu등의 금속 또는 합금의 도전체층 4층 CVD공정에 의해 균일하게 퇴적한다. 그 결과, 도전체층 4는 콘택트홀 3a를 매립하고, 도전체층 4는 상기한 콘택트홀 3a에서 확산영역 1b와 접촉한다. 상술한 바와 같이, 도전체층 4는 콘택트홀 3a에 상응하여 그 상부주면에 요부를 보인다.Next, in the step of FIG. 1B, the surface of the insulating film 3 is polished uniformly to planarize the structure of FIG. 1A. Furthermore, in the step of FIG. 1C, the insulating film 3 is subjected to a photolithography patterning process to form a contact hole 3a in the insulating film 3 to expose the surface of the diffusion region 1b, and in the step of FIG. 1D, the structure of FIG. Is deposited uniformly by a four-layer CVD process of a conductive layer of a metal or alloy such as W, Al, or Cu. As a result, the conductor layer 4 fills the contact hole 3a, and the conductor layer 4 contacts the diffusion region 1b in the contact hole 3a described above. As described above, the conductor layer 4 exhibits a recessed portion on its upper main surface corresponding to the contact hole 3a.
다음에, 도전체층 4를 균일하게 연마하여 제1e도에 도시한 구조를 얻는다. 제1e도의 구조에서는, 절연막 3의 상부주면에 상응하여 평탄한 표면이 얻어진다. 바람직하게는, 도전체층 4의 연마는 도전체층 4를 형성하는 금속에 선택적으로 작용하여 절연막 3의 상부주면의 노출시에 얼마간 자발적으로 중지한다. 이러한 연마의 결과, 도전성 플러그 4b가 확산영역 1b와 접촉하여 형성되어 도전성 플러그 4b는 콘택트홀 3a를 매립한다. 연마공정에 의해 성취되는 평탄화의 결과, 도전성 플러그 4b는 절연막 3의 상부주면에 일치하는 상부주면을 갖는다.Next, the conductor layer 4 is uniformly polished to obtain the structure shown in FIG. 1E. In the structure of FIG. 1E, a flat surface corresponding to the upper main surface of the insulating film 3 is obtained. Preferably, polishing of the conductor layer 4 selectively acts on the metal forming the conductor layer 4 to stop spontaneously for some time upon exposure of the upper main surface of the insulating film 3. As a result of this polishing, the conductive plug 4b is formed in contact with the diffusion region 1b so that the conductive plug 4b fills the contact hole 3a. As a result of the planarization achieved by the polishing process, the conductive plug 4b has an upper main surface corresponding to the upper main surface of the insulating film 3.
다음에, 제1f도의 단계에서는, 제1e도의 평탄한 구조상에 SiO2등의 다른 절연막 5를 형성하여 포토리소그래피 패턴화 공정을 행하여, 제1g도에 도시한 바와 같이 홈 5a를 형성하고서, 홈 5a가 도전성 플러그 4b를 노출시킨다. 더우기, 제1h도의 단계에서는, 제1g도의 구조상에 W, Al, Cu등의 금속 또는 합금으로 형성된 다른 도전체층 6을 퇴적한다. 그 결과, 홈 5a에 상응하여 제1h도에 도시한 바와 같이 도전체층 6상에 요부 6a가 형성된다Next, in the step of FIG. 1f, another insulating film 5 such as SiO 2 is formed on the flat structure of FIG. 1e to perform a photolithography patterning process to form the grooves 5a as shown in FIG. The conductive plug 4b is exposed. Furthermore, in the step of FIG. 1h, another conductor layer 6 formed of a metal or an alloy such as W, Al, Cu, or the like is deposited on the structure of FIG. 1g. As a result, the recessed portions 6a are formed on the conductor layer 6 as shown in FIG. 1H corresponding to the grooves 5a.
더우기, 제1i도에서는, 도전체층 6을 연마하여 평탄화 구조를 형성하되, 상기한 도전체층 6의 부분을 형성하는 도전체 패턴 6b에 의해 홈 5a가 매립된다. 이렇게 제1i도의 구조 형성후에, 제1j도에 도시한 바와 같이 다른 절연막 7를 형성한다. 이것에 의해, 절연막 7상에 각종의 배선 패턴을 형성할 수가 있다.Furthermore, in FIG. 1I, the groove layer 5a is filled by the conductor pattern 6b which forms the planarization structure by grinding the conductor layer 6 to form a flattening structure. After formation of the structure of FIG. 1i, another insulating film 7 is formed as shown in FIG. 1j. As a result, various wiring patterns can be formed on the insulating film 7.
상기한 제조공정에서는, 슬러리로서 α-Al2O3와 H2O2의 혼합물을 사용함으로써 우레탄 수지의 연마포상에서 제1e도와 제1i도의 연마단계를 실시하였다. 슬러리의 전형적인 예는 Rodel사로 부터 공급된 MSW-1000(상표명)이다. 슬러리로서 이러한 α-Al2O3와 H2O2의 혼합물을 사용하는 경우에는, H2O2는 연마되는 도전체층내에 산화를 일으키고, α-Al2O3연마입자는 도전체층의 산화결과로서 형성된 산화물을 분쇄한다.In the above-mentioned manufacturing process, the polishing steps of 1e and 1i were carried out on the polishing cloth of the urethane resin by using a mixture of α-Al 2 O 3 and H 2 O 2 as the slurry. A typical example of a slurry is MSW-1000 (trade name) supplied by Rodel. In the case of using such a mixture of α-Al 2 O 3 and H 2 O 2 as a slurry, H 2 O 2 causes oxidation in the conductor layer to be polished, and α-Al 2 O 3 abrasive grains result in oxidation of the conductor layer. The oxide formed as is ground.
예를 들면, 상기한 슬러리에 의한 W층의 분쇄는 먼저 H2O2의 산화결과로서 WxOy의 형성을 일으키는 반면에, 상기한 산화물(WxOy)는 α-Al2O3입자에 의해 쉽게 제거된다.For example, the pulverization of the W layer by the slurry first causes the formation of W x O y as a result of the oxidation of H 2 O 2 , whereas the oxide (W x O y ) is α-Al 2 O 3 Easily removed by the particles.
한편, 강한 액상 산화제인 H2O2를 함유하는 종래의 이러한 슬러리를 사용하면 W등의 도전체층의 연마에 적용한 경우에, H2O2가 도전체층 4에 퇴적시에 도전체층 4에 형성되는 틈 4C를 따라 콘택트홀 3a를 매립하는 도전체층 4로 깊이 침투하는 문제점이 발생된다. 이것에 의하여, H2O2의 존재하에 행해진 도전체층 4의 연마는 제2a도의 상태에서 제2b도의 상태까지 요부를 확장시킨다. 즉, 제2b도에 도시한 바와 같이 상기한 틈 4C에 상응하여 도전성 플러그 4b의 거의 중앙에 크고 깊은 요부가 형성되는 반면에, 이러한 큰 요부는 콘택트홀 3a에 전기적 접촉의 신뢰성 문제를 야기시킨다. 연마결과로서 콘택트홀내의 요부 형성의 문제는 콘택트홀 3a의 직경이 0.5㎛이하인 고밀도 집적회로와 반도체장치에 있어서 특히 심각하게 대두된다.On the other hand, when such a conventional slurry containing H 2 O 2 , which is a strong liquid oxidant, is applied to the polishing of a conductor layer such as W, H 2 O 2 is formed in the conductor layer 4 upon deposition on the conductor layer 4. The problem of deep penetration into the conductor layer 4 filling the contact hole 3a along the gap 4C occurs. As a result, the polishing of the conductor layer 4 performed in the presence of H 2 O 2 expands the recesses from the state of FIG. 2A to the state of FIG. 2B. That is, as shown in FIG. 2B, a large and deep recess is formed almost in the center of the conductive plug 4b corresponding to the gap 4C as described above, while such large recess causes a problem of reliability of electrical contact in the contact hole 3a. The problem of the formation of recesses in the contact holes as a result of the polishing is particularly serious in high density integrated circuits and semiconductor devices in which the diameter of the contact holes 3a is 0.5 mu m or less.
도전체층이 퇴적될때 콘택트홀의 중앙쪽으로 콘택트홀 3a의 양측벽에서 성장하는 도전체층의 접합결과로서 상기한 틈 4C가 형성된다. 이러한 틈의 성질때문에, 틈 4C는 다량의 결함 또는 불완전성을 포함하고 H2O2에 의해 극도로 산화받기 쉽다. 플러그 4b의 산화부분은 α-Al2O3등의 연마입자를 사용하는 연마처리에 의해 쉽게 제거된다.The above-mentioned gap 4C is formed as a result of the bonding of the conductor layer growing on both side walls of the contact hole 3a toward the center of the contact hole when the conductor layer is deposited. Because of the nature of these gaps, gap 4C contains a large amount of defects or imperfections and is extremely susceptible to oxidation by H 2 O 2 . The oxidized portion of the plug 4b is easily removed by a polishing treatment using abrasive particles such as α-Al 2 O 3 .
따라서,본 발명의 목적은 상술한 문제점등을 해결하기 위하여, 연마공정을 포함하는 신규하고 유용한 반도체 장치의 제조방법 및 그러한 연마공정에 사용되는 슬러리를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a novel and useful method for producing a semiconductor device including a polishing step, and a slurry used in such polishing step, in order to solve the above-mentioned problems and the like.
본 발명의 보다 더 특정의 다른 목적은 유체산화제가 없는 슬러리 및 이러한 슬러리를 사용하는 연마공정을 포함하는 반도체 장치의 제조방법을 제공하는 데 있다.Another more specific object of the present invention is to provide a method for manufacturing a semiconductor device comprising a slurry free of a fluid oxidant and a polishing process using the slurry.
본 발명의 또다른 목적은 연마입자, 및 연마입자가 분산되는 용매로 구성되고, 상기 연마입자가 주성분으로서 망간 산화물을 함유하는 슬러리를 제공하는 데 있다.Another object of the present invention is to provide a slurry composed of abrasive particles and a solvent in which the abrasive particles are dispersed, wherein the abrasive particles contain manganese oxide as a main component.
본 발명의 또다른 목적은 절연층상에 제공된 도전층을 연마하는 단계를 포함하는 반도체 장치의 제조방법으로서, 연마입자와 용매를 함유하는 슬러리를 사용하여 상기 도전층을 연마하는 단계로 구성되고, 상기 연마입자가 주성분으로서 망간 산화물을 함유하는 반도체 장치의 제조방법을 제공하는 데 있다.Still another object of the present invention is a method of manufacturing a semiconductor device comprising polishing a conductive layer provided on an insulating layer, the method comprising polishing the conductive layer using a slurry containing abrasive particles and a solvent. There is provided a method for manufacturing a semiconductor device in which the abrasive particles contain manganese oxide as a main component.
본 발명에 의하면, 연마입자의 주성분으로서 망간 산화물을 함유하는 슬러리는 도전체층을 성공적으로 효율적으로 연마할 수 있고, 연마는 하부의 절연층의 노출시에 자발적으로 정확히 중지될 수 있다.According to the present invention, a slurry containing manganese oxide as a main component of abrasive particles can successfully and efficiently polish the conductor layer, and polishing can be stopped spontaneously and accurately upon exposure of the underlying insulating layer.
특히, 연마입자용으로 MnO2를 사용함으로써, 연마입자는 산소를 방출하여 강한 고체 산화제로서 작용하며, 연마되는 도전체층을 효율적으로 산화시킨다. 산화결과로서 형성된 금속산화물은 연마입자에 의한 연마처리와 관련된 분쇄처리로 쉽게 제거된다.In particular, by using MnO 2 for abrasive particles, the abrasive particles release oxygen to act as a strong solid oxidant, effectively oxidizing the conductor layer to be polished. The metal oxide formed as a result of oxidation is easily removed by the grinding treatment associated with the polishing treatment by the abrasive particles.
예를 들면, MnO2는 다음의 반응에 따라 W에 작용한다.For example, MnO 2 acts on W in accordance with the following reaction.
여기서, WxOy는 Mn2O3생성물 또는 반응되지 않은 MnO2연마입자에 의한 분쇄결과로서 쉽게 제거된다. 한편, 잔존하는 MnO2입자 또는 Mn2O3생성물은 다음의 반응중 어느 하나에 따라, HCl, H2SO4, HNO3또는 HF등의 산과 과산화수소중에 행해진 세척처리에 의해 나중에 용해된다.Here, W x O y is easily removed as a result of grinding by Mn 2 O 3 product or unreacted MnO 2 abrasive particles. On the other hand, the remaining MnO 2 particles or Mn 2 O 3 product are later dissolved by a washing treatment performed in an acid such as HCl, H 2 SO 4 , HNO 3 or HF and hydrogen peroxide, according to any of the following reactions.
여기서, MnCl2, Mn(NO3)2, MnSO4및 MnF2등의 망간 반응생성물은 물에 모두 용해된다. 그래서, 본 발명은 잔존하는 입자와 Mn에 의한 반도체기판의 오염을 효과적으로 최소화할 수가 있다.Here, manganese reaction products such as MnCl 2 , Mn (NO 3 ) 2 , MnSO 4 and MnF 2 are all dissolved in water. Thus, the present invention can effectively minimize the contamination of the semiconductor substrate by the remaining particles and Mn.
상기 반응에 나타난 바와 같이 연마입자가 산화제(고체 산화제)로서 작용하므로, 본 발명은 용매중에 H2O2등의 유체산화제를 필요로 하지 않는다.Since the abrasive particles act as oxidizing agents (solid oxidizing agents) as shown in the above reaction, the present invention does not require a fluid oxidizing agent such as H 2 O 2 in a solvent.
이것에 의하여 제2b도의 경우에서 처럼 틈안에 유체산화제의 침투에 의해 발생되는 틈의 침식문제를 성공적으로 방지할 수 있고, 신뢰할만한 전기접촉을 이룰 수 있다. 일반적으로, 용매로서는 순수한 물(H2O) 또는 저급알콜을 사용한다. 상기한 세척처리에 있어서는, H2O를 사용하지만, 세척처리에서 H2O2의 농도는 2% 미만이고, 이는 연마처리시에 종래에 사용된 농도보다 실제작다(약 1/25). 그래서, 세척처리에 있어서 틈침식의 실질적인 문제점이 발생하지 않는다.This successfully prevents the erosion problem of the gap caused by the penetration of the fluid oxidant in the gap as in the case of FIG. 2B, and makes reliable electrical contact. Generally, pure water (H 2 O) or lower alcohol is used as the solvent. In the above washing treatment, H 2 O is used, but the concentration of H 2 O 2 in the washing treatment is less than 2%, which is actually smaller than the concentration conventionally used in the polishing treatment (about 1/25). Thus, no substantial problem of crevices in the washing process occurs.
본 발명의 또다른 목적은 연마입자, 및 이 연마입자가 분산되는 용매로 구성되고, 상기 연마입자가 Mn2O3, Mn3O4및 그 혼합물에서 선택되는 조성물을 갖는 슬러리를 제공하는 데 있다.Another object of the present invention is to provide a slurry having a composition composed of abrasive particles and a solvent in which the abrasive particles are dispersed, wherein the abrasive particles are selected from Mn 2 O 3 , Mn 3 O 4 and mixtures thereof. .
본 발명에 의하면, 슬러리는 반도체층 또는 도전체에 비하여 절연층에 선택적으로 작용하고 반도체 장치의 제조방법에 있어서 절연층을 연마하는 데 효과적이다.According to the present invention, the slurry selectively acts on the insulating layer as compared to the semiconductor layer or the conductor and is effective for polishing the insulating layer in the method of manufacturing the semiconductor device.
본 발명의 또다른 목적은 연마공정을 포함하는 반도체 장치의 제조방법으로서, 도전체층과 반도체층중의 하나인 하부층상에 제공된 절연층을 연마입자와 용매로 구성되는 슬러리에 의해 연마하고, 상기 연마입자가 Mn2O3, Mn3O4및 그 혼합물에서 선택되는 조성물을 갖는 단계로 구성되는 반도체 장치의 제조방법을 제공하는 데 있다.Still another object of the present invention is a method of manufacturing a semiconductor device including a polishing process, comprising: polishing an insulating layer provided on a lower layer which is one of a conductor layer and a semiconductor layer with a slurry composed of abrasive particles and a solvent, and polishing The present invention provides a method for manufacturing a semiconductor device, wherein the particles comprise a step having a composition selected from Mn 2 O 3 , Mn 3 O 4, and mixtures thereof.
본 발명에 의하면, 절연층의 연마 단계는 추가의 연마 정지기층을 사용함이 없이 하부의 도전체층 또는 반도체층의 노출시에 자발적으로 정지한다.According to the invention, the polishing step of the insulating layer spontaneously stops upon exposure of the underlying conductor or semiconductor layer without the use of additional polishing stopper layers.
하부의 도전체층 또는 반도체층 자체는 연마 정지기로서 작용한다. 이것에 의해, 얕은 도랑구조의 제조공정등의 제조공정이 실제용이해진다.The underlying conductor layer or semiconductor layer itself acts as a polishing stopper. Thereby, manufacturing processes, such as a manufacturing process of a shallow groove structure, become practically easy.
본 발명의 다른 목적과 그 이상의 이점은 첨부한 도면에 의거한 이하의 상세한 설명으로 부터 명백시된다.Other objects and further advantages of the present invention will become apparent from the following detailed description based on the accompanying drawings.
제3도는 각종의 슬러리의 성능을 조사하기 위해 본 발명의 제1실시예에 사용된 시험편을 도시한 것이다.3 shows the test piece used in the first embodiment of the present invention to investigate the performance of various slurries.
제3도를 참조하면, 시험편은 Si기판 11상에 CVD공정에 의해 약 50nm두께로 퇴적된 SiO2막 12를 포함한다. SiO2막 12는 각각 내경이 D1과 D2인 다수개의 콘택트홀 12a와 12b를 구비하며, 이 콘택트홀 12a와 12b를 매립하기 위해 SiO2막 12상에 약 50nm두께로 W의 도전체층 13이 퇴적된다. 도전체층 13은 CVD공정에 의해 퇴적되며, 콘택트홀 12a와 12b에 상응하여 그 상부주면에 요부 13a가 형성된다. 제2a도와 제2b도를 참조하여 이미 설명한 바와 같이, W층 13은 W층 13이 콘택트홀 12a를 매립할 때 발생하는 W층을 성장시키는 접합결과로서, 각 요부 13a에 틈 13b를 포함한다. 틈자체의 성질 때문에, 틈 13b는 다량의 결정 불완전 또는 결합을 불가피하게 포함한다.Referring to FIG. 3, the test piece includes a SiO 2 film 12 deposited on a Si substrate 11 to a thickness of about 50 nm by a CVD process. The SiO 2 film 12 has a plurality of contact holes 12a and 12b having internal diameters D 1 and D 2 , respectively, and the conductor layer 13 W having a thickness of about 50 nm on the SiO 2 film 12 to fill the contact holes 12a and 12b. Is deposited. The conductor layer 13 is deposited by the CVD process, and recessed portions 13a are formed in the upper main surface thereof corresponding to the contact holes 12a and 12b. As already described with reference to FIGS. 2A and 2B, the W layer 13 is a bonding result for growing the W layer generated when the W layer 13 fills the contact hole 12a, and includes a gap 13b in each recess 13a. Because of the nature of the gap itself, gap 13b inevitably contains large amounts of crystal incompleteness or bonding.
실험에서, 제3도의 시험편에 제4도에 도시한 장치 100에 의해 행해진 연마처리를 하였다.In the experiment, the test piece of FIG. 3 was subjected to the polishing treatment performed by the apparatus 100 shown in FIG.
제4도를 참조하면, 연마장치 100은 상표명 SUBA 400으로 Rodel-Nitta사로 부터 공급되는 우레탄포 102에 의해 덮혀진 턴테이블 101을 포함한다.Referring to FIG. 4, the polishing apparatus 100 comprises a turntable 101 covered by a urethane cloth 102 supplied by Rodel-Nitta under the trade name SUBA 400.
제3도의 시험편은 턴테이블 101의 회전방향과 동일한 방향으로 공정하는 연마헤드 104에 의해 보지되며, 연마는 압력 200~700g/㎠으로 턴테이블 101에 대하여 시험편을 밀어내는 상기 우레탄포 102상의 W층 13에 적용된다.The test piece of FIG. 3 is held by the polishing head 104 which is processed in the same direction as the rotational direction of the turntable 101, and polishing is carried out on the W layer 13 on the urethane cloth 102 which pushes the test piece against the turntable 101 at a pressure of 200 to 700 g / cm 2. Apply.
실험에서, 연마입자로서 MnO2와 용매로서 H2O를 함유하는 슬러리를 도면부호 103으로 개략적으로 표시된 바와 같이 포 102에 사용하였고, MnO2연마입자의 농도를 일례로서 약 20중량 %로 조절하였다.In the experiment, a slurry containing MnO 2 as abrasive grains and H 2 O as a solvent was used in cloth 102 as schematically indicated by 103, and the concentration of MnO 2 abrasive grains was adjusted to about 20% by weight as an example. .
연마후에,연마표면에 오버에칭(over-etching)을 행하고, 전자현미경으로 시험편의 단면을 관찰함으로써 제2b도에 도시한 것등의 요부의 깊이를 측정하여 평가를 하였다.After polishing, over-etching was performed on the polishing surface and the cross section of the test piece was observed with an electron microscope to measure and evaluate the depth of recesses such as those shown in FIG. 2B.
제5도는 W층 3대신에 제3도의 시험편에 제공된 SiO2층과 비교하여 W층 13의 연마속도를 도시한 것으로서, W층 13에 대해 관찰된 연마 속도를 흑원으로 표시하였고, SiO2층에 대해 관찰된 연마속도를 흰원으로 표시하였다.The fifth turning as showing the polishing rate of the W layer 13 in comparison with the SiO 2 layer provided on three separate specimens instead of the W layer 3, was shown the removal rate observed for the W layer 13 as heukwon, the SiO 2 layer The observed polishing rate is indicated by the white circle.
제5도를 참조하면, W층에 대한 연마속도는 MnO2연마제의 입자크기가 약 10㎛보다 작은 한, SiO2층에 대한 연마속도를 실제로 초과한다. 이것은 MnO2연마입자가 W층에 선택적으로 효율적으로 작용하는 반면에, SiO2층이 노출될때 연마는 즉시 정지한다. 즉, SiO2층은 W층의 연마처리시에 연마정지기로서 작용한다.Referring to FIG. 5, the polishing rate for the W layer actually exceeds the polishing rate for the SiO 2 layer as long as the particle size of the MnO 2 abrasive is less than about 10 μm. This allows MnO 2 abrasive particles to act selectively on the W layer, while polishing stops immediately when the SiO 2 layer is exposed. That is, the SiO 2 layer acts as an abrasive purifier in polishing the W layer.
한편, MnO2입자의 크기가 10㎛를 초과하면, SiO2층에 대한 연마속도는 W층에 대한 연마속도를 초과한다. 그래서, 에칭정지기로서 SiO2층을 사용하는 도중에 W층을 연마하기 위해서는, MnO2층을 사용하는 도중에 W층을 연마하기 위해서는, MnO2연마입자의 크기를 10㎛이하로 조절하는 것이 필요하거나 바람직하다.On the other hand, when the size of the MnO 2 particles exceeds 10 μm, the polishing rate for the SiO 2 layer exceeds the polishing rate for the W layer. Therefore, in order to polish the W layer while using the SiO 2 layer as an etching stopper, in order to polish the W layer while using the MnO 2 layer, it is necessary to adjust the size of the MnO 2 abrasive grain to 10 μm or less. desirable.
이후에, 이러한 MnO2슬러리에 의해 행해지는 연마공정을 포함하는 반도체장치를 제조하기 위한 본 발명의 제1실시예를 제6a-j도를 참조하여 설명한다.Next, a first embodiment of the present invention for manufacturing a semiconductor device including a polishing step performed by such a MnO 2 slurry will be described with reference to FIGS. 6A-J.
제6a도를 참조하면, 필드 산화막 11a에 의해 규정된 활성영역 1A에 상응하여 P형으로 도포된 Si기판 11상에 MOS트랜지스터를 형성한다. 보다 구체적으로는, MOS트랜지스터는 활성영역 11A의 표면에 형성된 n+형의 확산영역 11b와 활성영역 11A의 표면에 형성된 n+형의 다른 확산영역 11C를 포함하되, 확산영역 11b와 확산영역 11c를 포함하되, 확산영역 11b와 확산영역 11c는 MOS트랜지스터의 채널영역 11d에 의해 서로 분리되어 있다. 기판 11상에는, 게이트 산화막(도시하지 않음)을 개재하여 채널영역 11d를 덮도록 게이트 전극 12가 제공되어 있다. 더우기, 게이트 전극 12는 각각의 대향 측벽에 측벽절연막 12a와 12b를 갖는다. 확산영역 11b와 11c는 MOS트랜지스터의 소스와 드레인으로서 각각 작용한다.Referring to FIG. 6A, a MOS transistor is formed on a Si substrate 11 coated in a P-type corresponding to the active region 1A defined by the field oxide film 11a. More specifically, the MOS transistor includes an n + type diffusion region 11b formed on the surface of the active region 11A and another n + type diffusion region 11C formed on the surface of the active region 11A, and includes a diffusion region 11b and a diffusion region 11c. The diffusion region 11b and the diffusion region 11c are separated from each other by the channel region 11d of the MOS transistor. On the substrate 11, a gate electrode 12 is provided to cover the channel region 11d via a gate oxide film (not shown). Moreover, the gate electrode 12 has sidewall insulating films 12a and 12b on their opposite sidewalls. The diffusion regions 11b and 11c serve as sources and drains of the MOS transistors, respectively.
제6a도의 단계에서는, MOS트랜지스터를 매립하기 위하여 SiO2의 층간 절연막 13을 전형적으로 약 50nm의 두께로 퇴적한다. 층간 절연막 13의 퇴적결과로서, 게이트 전극 12외에 확산영역 11b와 11c를 SiO2막 13에 의해 덮는다. 이것에 의해, 층간 절연막 13은 제5a도에 도시한 바와 같이 상기한 게이트전극 12와 일치하여 돌출부와 요부를 보인다.In the step of FIG. 6A, an interlayer insulating film 13 of SiO 2 is typically deposited to a thickness of about 50 nm to fill the MOS transistor. As a result of the deposition of the interlayer insulating film 13, the diffusion regions 11b and 11c are covered with the SiO 2 film 13 in addition to the gate electrode 12. As a result, the interlayer insulating film 13 shows protrusions and recesses in accordance with the above-described gate electrode 12 as shown in FIG. 5A.
다음에, 제6b도의 단계에서는, 제4도에 도시한 것등의 연마장치를 사용함으로써 절연막 13의 표면을 균일하게 연마하여 제6a도의 구조를 평탄화시킨다. 더우기, 제6c도의 단계에서는, 절연막 13을 포토리소그래피 패턴화 처리를 하여, 층간절연막 13에 콘택트 홀 13a가 형성되어서 확산영역 11b의 표면이 노출되며 제6d도의 단계에서는, W, Al 또는 Cu등의 금속 또는 합금의 도전체층을 제6c도의 구조상에 CVD공정에 의해 균일하게 퇴적한다.Next, in the step of FIG. 6B, the surface of the insulating film 13 is uniformly polished by using a polishing device such as that shown in FIG. 4 to flatten the structure of FIG. Furthermore, in the step of FIG. 6C, the insulating film 13 is subjected to photolithography patterning, and a contact hole 13a is formed in the interlayer insulating film 13 to expose the surface of the diffusion region 11b. In the step of FIG. 6D, W, Al, Cu, or the like is exposed. The conductor layer of the metal or alloy is uniformly deposited on the structure of FIG. 6C by the CVD process.
그 결과, 도전체층 14는 콘택트홀 13a를 매립하고 도전체층 14는 상기한 콘택트홀 13a에서 확산영역 11b와 접촉한다. 상술한 바와 같이 도전체층 14가 콘택트홀 13a를 매립하므로, 도전체층 14는 콘택트홀 13a에 상응하여 그 상부주면에 요부를 보인다.As a result, the conductor layer 14 fills the contact hole 13a and the conductor layer 14 is in contact with the diffusion region 11b in the contact hole 13a described above. Since the conductor layer 14 fills the contact hole 13a as described above, the conductor layer 14 shows a recessed portion on the upper main surface thereof corresponding to the contact hole 13a.
다음에, MnO2입자와 H2O(순수한 물)를 함유하는 슬러리를 사용하여 도전체층 14를 균일하게 퇴적시키고, 제6e도에 도시한 구조를 얻는다. 제6e도의 구조에서는, MnO2연마입자를 사용할때 성취되는 연마의 선택성으로 인하여 절연층 13의 상부주면에 상응하여 평탄한 표면이 얻어진다. 보다 구체적으로는, 연마는 도전체층 14를 형성하는 금속에 선택적으로 작용하고 절연막 13의 상부주면이 노출될때 얼마간 자발적으로 정지한다. 이러한 연마의 결과로서, 확산영역 11b와 접촉하여 도전성 플러그 14b가 형성되어, 도전성 플러그 14b는 콘택트홀 13a를 매립한다. 연마공정에 의해 성취된 평탄화의 결과로서, 도전성 플러그 14b는 절연막 13의 상부주면에 일치하는 상부주면을 갖는다.Next, the conductor layer 14 is uniformly deposited using a slurry containing MnO 2 particles and H 2 O (pure water) to obtain the structure shown in FIG. 6E. In the structure of FIG. 6E, a flat surface is obtained corresponding to the upper major surface of the insulating layer 13 due to the polishing selectivity achieved when using MnO 2 abrasive grains. More specifically, polishing selectively acts on the metal forming the conductor layer 14 and stops spontaneously for some time when the upper main surface of the insulating film 13 is exposed. As a result of this polishing, the conductive plug 14b is formed in contact with the diffusion region 11b, so that the conductive plug 14b fills the contact hole 13a. As a result of the planarization achieved by the polishing process, the conductive plug 14b has an upper main surface corresponding to the upper main surface of the insulating film 13.
다음에, 제6f도의 단계에서는, 제6e도의 평탄화 구조상에 포토리소그래피 패턴화 처리에 의해 SiO2등의 절연막 15를 형성하고, 제6g도에 도시한 바와 같이 홈 15a를 형성하여서, 더우기, 제6h도의 단계에서는, 전형적으로 W, Al, Cu등의 금속 또는 합금으로 형성된 다른 도전체층 16을 제6g도의 구조상에 퇴적한다. 그 결과, 홈 15a에 상응하여 제6h도에 도시한 바와 같이 도전체층 16상에 요부 16a가 형성된다.Next, in the step of FIG. 6F, an insulating film 15 such as SiO 2 is formed on the planarization structure of FIG. 6E by the photolithography patterning process, and grooves 15a are formed as shown in FIG. 6G, furthermore, 6h In the step of Fig., Another conductor layer 16, typically formed of a metal or alloy such as W, Al, Cu, etc., is deposited on the structure of Fig. 6g. As a result, the recessed portions 16a are formed on the conductor layer 16 as shown in FIG. 6H corresponding to the grooves 15a.
더우기, 제6i도의 단계에서는, 도전체층 16을 연마하여 평탄화 구조를 형성하되, 상기한 도전체층 16의 부분을 형성하되, 상기한 도전체층 16의 형성하는 도전체 패턴 16b에 의해 홈 15a를 매립한다. 이렇게 제6i도의 구조를 형성한 후에, 제6j도에 도시한 바와 같이 다른 절연막 17를 형성한다.Further, in the step of FIG. 6i, the conductor layer 16 is polished to form a planarization structure, and the portion of the conductor layer 16 is formed, and the groove 15a is filled by the conductor pattern 16b forming the conductor layer 16. . After the structure shown in Fig. 6i is formed in this way, another insulating film 17 is formed as shown in Fig. 6j.
이것에 의해, 절연막 17상에 각종의 배선패턴을 더 형성할 수가 있다.As a result, various wiring patterns can be further formed on the insulating film 17.
상기한 공정에서는, 제6e도의 단계에서 이용된 연마공정이 유체 산화제를 사용하기 않으므로, 도전성 플러그 14b는 실제요부가 없다. 이미 상술한 바와 같이, 연마입자를 형성하는 MnO2는 고체 산화제로서 작용하여 연마시에 산소를 방출한다. 이렇게 방출된 산소에 의해 연마되는 W층 14가 산화된다. 유사한 연마공정을 제6i도의 단계에도 적용할 수가 있다.In the above-described process, since the polishing process used in the step of FIG. 6E does not use a fluid oxidant, the conductive plug 14b has no practical requirement. As already mentioned above, MnO 2 forming abrasive particles acts as a solid oxidant to release oxygen upon polishing. The W layer 14 polished by the released oxygen is oxidized. Similar polishing processes can be applied to the steps of FIG. 6i.
제6e도와 제6i도의 단계중 어느 하나에 있어서는, 제5도에 도시한 것과 일치하여 MnO2의 연마입자의 크기 10㎛미만으로 설정하는 것이 바람직하다.In any of the steps of Figs. 6E and 6I, it is preferable to set the size of the abrasive grains of MnO 2 to less than 10 mu m in accordance with that shown in Fig. 5.
제6e도 또는 제6i도의 연마공정후에, 장치의 금속오염을 방지하기 위하여 MnO2연마입자는 세척공정에 의해 기판에서 실제완전히 제거되어야 한다.After the polishing process of FIG. 6e or 6i, the MnO 2 abrasive grains must be completely removed from the substrate by a cleaning process in order to prevent metal contamination of the apparatus.
본 발명에 있어서, 잔존하는 MnO2연마입자를 각종의 산에 용해하기 위한 실험을 행하였다.In the present invention, experiments were conducted to dissolve the remaining MnO 2 abrasive particles in various acids.
보다 구체적으로는, 본 발명자등은 이하의 용액안에 이전에 설명된 연마시험편을 각각 30초간 침적하여 세정처리를 하였다.More specifically, the inventors of the present invention immersed the polishing test pieces previously described in the following solutions for 30 seconds, respectively, and washed them.
상기 용액(A)-(D)에서의 처리결과로서 얻어진 샘플을 각각 A, B, C 및 D로 표시하였다.Samples obtained as a result of treatment in the above solutions (A)-(D) were denoted by A, B, C and D, respectively.
샘플 A, B, C 및 D에 있어서는, 이하의 반응이 일어난다.In Samples A, B, C and D, the following reactions occur.
여기서, 각각의 반응은 MnCl2, Mn(NO3)2, MnSO4및 MnF2등의 수용성 생성물을 생성한다.Here, each reaction produces a water-soluble product such as MnCl 2 , Mn (NO 3 ) 2 , MnSO 4 and MnF 2 .
비교를 위하여, 기준 시험편을 샘플 E로서 준비하되, 이 샘플 E에서는 시험편을 산처리를 함이 없이 연마후에 직접 세정처리를 하였다. 더우기, 다른 기준시험편을 샘플 F로서 준비하되, 이 샘플 F에서는 시험편을 α-Al2O3(MSW-1000) 을 사용하는 기판되는 슬러리에 의해 연마하였다. 샘플 F에 있어서는, 시험편을 산처리함이 없이 연마후에 직접 세정처리를 하였다.For comparison, a reference test piece was prepared as sample E, but in sample E, the test piece was washed directly after polishing without acid treatment. Furthermore, another reference test piece was prepared as sample F, in which the test piece was polished by a substrate slurry using α-Al 2 O 3 (MSW-1000). In sample F, the test piece was washed directly after polishing without acid treatment.
그 다음에 금속오염을 평가하고 잔류입자수를 세기전에 샘플 A-F모두를 0.5%농도레벨의 HF용액안에 20초간 침적하였다. 그 결과를 이하의 표 1에 요약하였다.Then, metal contamination was evaluated and all sample A-F was immersed in HF solution at 0.5% concentration level for 20 seconds before counting the residual particle count. The results are summarized in Table 1 below.
[표 1]TABLE 1
표 1에서 명확히 알 수 있는 바와 같이, Mn에 의한 오염은 본 발명의 세척공정을 행하는 샘플 A-D에 대해 무시될 수 있다. 더우기, 샘플 A-D는 종래의 연마공정을 행한 경우 (샘플F)에 비하여 잔류입자수가 감소됨을 보인다. 또한, 샘플 A-D에 대한 Mn오염은 산처리를 생략한 샘플 E에 비하여 감소됨을 알 수 있다. 이것은 명백히 상기의 산처리가 잔류 MnO2입자를 용해함을 가리킨다.As can be clearly seen in Table 1, contamination by Mn can be neglected for sample AD undergoing the washing process of the present invention. Moreover, the sample AD shows that the residual particle number is reduced compared to that of (sample F) in the conventional polishing process. It can also be seen that the Mn contamination for sample AD is reduced compared to sample E, which omits acid treatment. This clearly indicates that the above acid treatment dissolves the residual MnO 2 particles.
상기한 MnO2연마입자에 의한 연마공정은 여기서 설명한 바와 같이 W층에 제한되지 않고 Al, Cu 또는 그 합금등의 다른 금속층에도 적용할 수가 있다.As described above, the polishing step using MnO 2 abrasive grains is not limited to the W layer, but can be applied to other metal layers such as Al, Cu, or alloys thereof.
제7도는 연마공정을 포함하는 반도체장치의 제조방법을 흐름도의 형태로 도시한 것이다.7 shows a method of manufacturing a semiconductor device including a polishing step in the form of a flowchart.
제7도를 참조하면, 기판 또는 웨이퍼상에 장치구조를 형성하는 단계 S1를 행하고, 다음에 절연막을 퇴적하여 장치구조를 덮는 단계 S2를 행한다.Referring to FIG. 7, step S1 of forming a device structure on a substrate or wafer is performed, and then step S2 of depositing an insulating film to cover the device structure is performed.
절연막은 제6b도에 도시한 바와 같이 CVD퇴적 SiO2막이며, BSG, BPSG, 또는 SOG등의 다른 조성물의 절연막을 사용할 수도 있다.The insulating film is a CVD deposited SiO 2 film as shown in FIG. 6B, and an insulating film of another composition such as BSG, BPSG, or SOG may be used.
단계 S3에서는, 이렇게 퇴적된 절연막을 패턴화하여 그 안에 요부를 형성하고, 이 요부는 제6c도의 콘택트홀 13a와 유사한 콘택트홀 또는 배선용 홈이며, 도전체층 14에 상응하는 도전체층을 퇴적하여 상기한 요부를 매립하는 단계 S4를 행한다. 도전체층은 이전에 설명된 실시예에서와 같은 W층 또는 Cu 또는 Al등의 도전체 재료일 수도 있다.In step S3, the thus-deposited insulating film is patterned to form recesses therein, the recesses being contact holes or wiring grooves similar to the contact holes 13a in FIG. 6C, and a conductor layer corresponding to the conductor layer 14 is deposited and described above. The step S4 of embedding the main portion is performed. The conductor layer may be a W layer or a conductor material such as Cu or Al as in the previously described embodiment.
다음에, 단계 S5에서는, H2O등의 용매중에 분산된 MnO2의 연마입자를 사용하면서 도전체층 14를 연마포상에 연마한다. 본 발명에 있어서는, 종래의 화학기계연마공정과는 반대로 유체 산화제를 용매에 첨가하지 않는다.Next, in step S5, the conductor layer 14 is polished on the polishing cloth while using the abrasive grains of MnO 2 dispersed in a solvent such as H 2 O. In the present invention, in contrast to the conventional chemical mechanical polishing process, no fluid oxidant is added to the solvent.
그 결과, 요부를 매립하는 도전체층에 틈의 침식문제가 발생하지 않는다.As a result, there is no problem of erosion of the gap in the conductor layer filling the recess.
연마단계 S5후에, 이렇게 연마된 기판을 산에 잔류 MnO2입자를 용해하는 산에서 처리하는 단계 S6을 행한다. 이 산처리 공정에서는, 이미 설명한 마와 같이, HCl, H2SO4, HNO3, HF등의 산에 산화제를 첨가한다. 이러한 산처리의 결과로서, 기판의 금속오염이 제거되고, 잔류입자가 실제감소된다.After polishing step S5, step S6 is performed in which the substrate thus polished is treated in an acid which dissolves residual MnO 2 particles in an acid. In this acid treatment step, as described above, an oxidizing agent is added to acids such as HCl, H 2 SO 4 , HNO 3 , and HF. As a result of this acid treatment, metal contamination of the substrate is removed, and residual particles are actually reduced.
단계 S6후에, 상기한 단계 S1-S6의 결과로서 얻어진 구조가 다음의 구조의 구성에 적합한 세척된 평탄화 상부주면에 의한 것을 특징으로 하므로, 이렇게 형성된 구조상에 필요에 따라 다른 구조를 형성할 수도 있다.After step S6, the structure obtained as a result of the above-described steps S1-S6 is characterized by a washed flattened upper main surface suitable for the construction of the following structure, so that other structures may be formed on the thus formed structure as necessary.
더우기, 본 발명에 개시된 바와 같이 MnO2연마입자를 함유하는 슬러리는 반도체 장치의 제조에 제한되지 않고 다른 일반적인 연마처리에 적용할 수 있다.Moreover, the slurry containing MnO 2 abrasive particles as disclosed in the present invention is not limited to the manufacture of semiconductor devices and can be applied to other general polishing treatments.
연마입자로서 MnO2를 함유하는 슬러리의 조사과정에서, 본 발명자등은 Mn2O3또는 Mn3O4등의 망간 산화물이 종래의 콜로이드 실리카 슬러리들에 의해 성취된 연마속도에 필적하는 속도로 절연층을 선택적으로 연마할 수 있음을 더 발견하였다. 더우기, 연마가 W 또는 Cu등의 도전체 재료 또는 Si등의 반도체 재료의 노광시에 자발적으로 정지함으로 발견하였다.In the investigation of a slurry containing MnO 2 as abrasive particles, the inventors and the like insulated that manganese oxides such as Mn 2 O 3 or Mn 3 O 4 were insulated at a rate comparable to the polishing rate achieved by conventional colloidal silica slurries. It was further found that the layer could be selectively polished. Moreover, polishing was found to stop spontaneously upon exposure of a conductor material such as W or Cu or a semiconductor material such as Si.
이하의 표 2는 Mn2O3입자를 함유하는 슬러리에 대하여 본 발명자등에 의해 행해진 실험결과를 요약한 것이고, 표 3은 연마실험의 조건을 요약한 것이다.Table 2 below summarizes the results of experiments performed by the present inventors on the slurry containing Mn 2 O 3 particles, and Table 3 summarizes the conditions of the polishing experiments.
[표 2]TABLE 2
[표 3]TABLE 3
그래서, 표 2의 방법 A에서는, 0.2㎛편균직경을 갖는 Mn2O3입자를 표 3에 표시된 바와 같이 연마제입자의 농도를 10중량 %로 하여 사용하였다.Therefore, in Method A of Table 2, Mn 2 O 3 particles having a 0.2 μm piece diameter were used with a concentration of abrasive grains of 10% by weight as shown in Table 3.
표 3에서, 턴테이블을 90rpm의 회전수로 회전시키고 헤드를 180rpm의 회전수로 회전시키면서 SUBA 400연마포와 IC 1000연마포에 의해 연속적으로 덮혀진 24인치 턴테이블에 의해 연마를 행하였다. 연마압력, 즉 헤드의 밀어내는 압력을 470g/㎠로 설정하였다.In Table 3, polishing was performed by a 24-inch turntable that was continuously covered by SUBA 400 abrasive and IC 1000 abrasive while rotating the turntable at 90 rpm and the head at 180 rpm. The polishing pressure, that is, the pushing pressure of the head, was set at 470 g / cm 2.
표 2에서 명백히 알 수 있는 바와 같이, Mn2O3연마입자 (방법 A)를 사용하여 SiO2층에 대하여 120nm/min의 연마속도를 얻었고, 이 연마속도는 콜로이드 실리카 슬러리에 의해 종래의 성취된 125nm/min의 연마속도에 필적한다. Mn2O3입자를 함유하는 슬러리를 W, Cu 또는 Si등의 반도체층이나 도전체의 연마에 적용하는 경우에, 동일한 조건하에서 매우 작은 연마속도가 관찰되었다. 예를 들면, Si에 대하여는 30nm/min의 연마속도가 관찰되었고, W에 대하여는 25nm/min의 연마속도, Cu에 대하여는 20nm/min의 연마속도가 관찰되었다. 상기한 결과는 Mn2O3입자를 함유하는 슬러리가 SiO2층등의 절연층에 효과적으로 작용하지만, 연마는 금속 또는 반도체층의 노광시에 즉시 중지한다는 것을 명확히 가리킨다.As can be clearly seen in Table 2, Mn 2 O 3 abrasive particles (method A) were used to obtain a polishing rate of 120 nm / min for the SiO 2 layer, which was conventionally achieved by a colloidal silica slurry. Comparable to a polishing rate of 125 nm / min. When a slurry containing Mn 2 O 3 particles was applied to polishing a semiconductor layer or conductor such as W, Cu or Si, very small polishing rate was observed under the same conditions. For example, a polishing rate of 30 nm / min was observed for Si, a polishing rate of 25 nm / min for W, and a 20 nm / min polishing rate for Cu. The above results clearly indicate that the slurry containing Mn 2 O 3 particles effectively acts on insulating layers such as SiO 2 layers, but polishing stops immediately upon exposure of the metal or semiconductor layer.
동일한 목적을 위해 종래의 콜로이드 실리카 연마제를 사용하는 경우에, 표 2로부터 슬러리가 20nm/min의 연마속도로 Si층을 연마하지만, 이 연마 속도는 SiO2막의 연마속도보다 약간 크다는 것을 알 수 있다. 이것을 종래의 콜로이드 실리카 연마제에 의해 행해진 연마공정시에 에칭정지기로서 Si층을 사용할 수 없다는 것을 의미한다. 더우기, W 또는 Cu등의 도전체층의 경우에서도, 연마의 선택성은 2 : 1정도이다. 그래서, 종래의 콜로이드 실리카 연마제를 사용하는 한, 이들 금속층이 효과적으로 연마정지기로서 작용한다는 것을 기대할 수 없다.In the case of using a conventional colloidal silica abrasive for the same purpose, it can be seen from Table 2 that the slurry polishes the Si layer at a polishing rate of 20 nm / min, but this polishing rate is slightly higher than that of the SiO 2 film. This means that the Si layer cannot be used as an etching stopper in the polishing step performed by a conventional colloidal silica abrasive. Moreover, even in the case of a conductor layer such as W or Cu, the selectivity of polishing is about 2: 1. Thus, as long as a conventional colloidal silica abrasive is used, it cannot be expected that these metal layers effectively act as polishing stoppers.
더우기, 표 2에 "방법 B"로서 표시한 바와 같이, MnO2입자의 표면상에 Mn2O3를 형성하는 환경에서 MnO2입자의 표면상에 Mn2O3를 형성하는 환경에서 MnO2연마입자를 사용함으로써 마찬가지의 우수한 연마선택성을 달성할 수가 있다.Furthermore, in Table 2, "method B" one, as, MnO 2 abrasive in the environment to form a Mn 2 O 3 on the surface of the MnO 2 particles from the environment to form a Mn 2 O 3 on the surface of the MnO 2 particles as indicated as By using the particles, the same excellent polishing selectivity can be achieved.
잘 알고 있는 바와 같이, Mn과 같이 원자가 상태를 변화시키는 전이금속은 산화-환원 반응을 일으키고, 이러한 산화-환원 반응의 결과로서, 산화반응의 결과로 형성된 망간산화물이 변화한다.As is well known, transition metals that change valence states such as Mn cause an oxidation-reduction reaction, and as a result of this oxidation-reduction reaction, the manganese oxide formed as a result of the oxidation reaction changes.
제8도는 수용액중에 Mn의 산화-환원반응을 보인 상(相)도이다.8 is a phase diagram showing the oxidation-reduction reaction of Mn in an aqueous solution.
제8도를 참조하면, 종축은 산화-환원 전위 E를 횡축은 pH를 표시하고 있다. 제8도에서는, 제8도의 E-pH필드가 Mn의 산화-환원반응에 각각 상응하는 상경계에 의해 다수개의 영역으로 분할됨을 알 수 있다. 예를 들면, MnO2는 산화-환원전위 E가 0.8~1V의 범위이고 pH가 6~7범위에 있는 경우에 Mn의 산화물로서 나타난다. 한편, pH가 높고 전위 E가 낮은 영역에서는, Mn2O3또는 Mn3O4는 Mn의 산화물로서 나타난다. 제8도에서는, "0","-2","-4", 및 "-6"으로 표시된 경계면은 Mn2+의 농도가 lM/1, 0.0 M/1, 0.0001 M/l 및 0.000001 M/l인 경우를 나타낸다.Referring to FIG. 8, the vertical axis represents the redox potential E and the horizontal axis represents the pH. In FIG. 8, it can be seen that the E-pH field of FIG. 8 is divided into a plurality of regions by the phase boundary corresponding to the oxidation-reduction reaction of Mn. For example, MnO 2 appears as an oxide of Mn when the oxidation-reduction potential E is in the range of 0.8 to 1 V and the pH is in the range of 6 to 7. On the other hand, in the region where the pH is high and the potential E is low, Mn 2 O 3 or Mn 3 O 4 appears as an oxide of Mn. In FIG. 8, the interfaces indicated by "0", "-2", "-4", and "-6" have Mn 2+ concentrations of lM / 1, 0.0 M / 1, 0.0001 M / l and 0.000001 M / l indicates the case.
그래서, 방법 B에서는, 본 발명자등은 Mn2O3가 Mn의 산화물로서 나타나도록 pH와 산화-환원전위 E를 조절하는 용매에 이전에 설명된 MnO2입자를 사용하였다. 이러한 조건하에 MnO2연마입자를 사용함으로써, Mn2O3는 MnO2입자의 표면을 덮고, Mn2O3의 층으로 덮힌 이러한 MnO2입자는 표 2에 명확히 표시된 바와 같이 SiO2의 연마속도가 우수함을 보인다. 한편, 이렇게 처리된 연마 입자는 W 또는 Cu등의 도전체 또는 Si등의 반도체에 대하여 현저히 감소된 연마속도를 보인다. Mn수용액의 산화-환원반응은 쉽게 제어된다. 예를 들면, HCl등의 산이나 KOH등의 알칼리를 혼합하여 pH를 제어할 수가 있고, 오존수를 혼합하거나 H2를 기포화시킴으로써 산화-환원전위 E를 제어할 수가 있다. 산화-환원전위는 오존수를 첨가할때 증가하고 H2의 기포화처리에 의해 감소한다.Thus, in method B, the inventors used the MnO 2 particles previously described in a solvent to adjust pH and oxidation-reduction potential E such that Mn 2 O 3 appears as an oxide of Mn. By using MnO 2 abrasive particles under these conditions, Mn 2 O 3 covers the surface of MnO 2 particles, and these MnO 2 particles covered with a layer of Mn 2 O 3 have a high SiO 2 polishing rate as clearly shown in Table 2. Shows excellence On the other hand, the treated abrasive particles exhibit a significantly reduced polishing rate for conductors such as W or Cu or semiconductors such as Si. The redox reaction of the Mn aqueous solution is easily controlled. For example, the pH can be controlled by mixing an acid such as HCl or an alkali such as KOH, and the oxidation-reduction potential E can be controlled by mixing ozone water or by bubbling H 2 . The oxidation-reduction potential increases when ozone water is added and decreases by bubbling H 2 .
제9a-C도는 본 발명의 제2실시예에 의해 Si기판상에 얕은 분리홈통구조를 형성하는 공정을 도시한 것이다.9A-C show a process of forming a shallow separating gutter structure on a Si substrate according to a second embodiment of the present invention.
제9a도를 참조하면, 분리홈통 51A는 Si기판 51의 표면상에 약 400nm깊이로 형성된다. 이어서, 제9b도의 단계에 의해 제9a도의 구조상에 SiO2막 54는 분리홈통 51A에 상응하여 그 상부주면에 요부 54A를 보인다.Referring to FIG. 9A, the separating gutter 51A is formed about 400 nm deep on the surface of the Si substrate 51. Subsequently, by the step of FIG. 9B, the SiO 2 film 54 shows the recessed portion 54A on its upper circumferential surface corresponding to the separating gutter 51A on the structure of FIG.
다음에, 제9c도의 단계에서는, 용매로서 작용하는 H2O와 함께 연마제로서 Mn2O3입자를 사용하여 SiO2막 54를 연마처리한다. 이것에 의해, 기판 51의 상부주면이 노출될 때 까지 SiO2막 54를 효율적으로 연마한다. 즉, Si기판 51자체는 연마정지기로서 작용하며, 표 2의 결과에 비추어, Si기판 51에 대하여 SiO2막에 대해 4배를 초과하는 연마속도의 선택성을 보장할 수 있다.Next, in the step of FIG. 9C, the SiO 2 film 54 is polished using Mn 2 O 3 particles as the abrasive with H 2 O serving as a solvent. As a result, the SiO 2 film 54 is efficiently polished until the upper main surface of the substrate 51 is exposed. That is, the Si substrate 51 itself acts as a polishing stopper, and in view of the results in Table 2, it is possible to ensure the selectivity of the polishing rate exceeding 4 times for the SiO 2 film for the Si substrate 51.
제9a-c도의 공정에 의하면, 퇴적을 포함하는 얕은 홈통구조를 형성하고 연마정지층을 패턴화하는 데 필요한 종래의 단계수를 감소시킬 수가 있다. 더우기, 제9c도의 얻어진 구조는 얕은 홈통 51A를 매립하는 Si기판 51의 상부주면과 SiO2막 54의 상부주면이 서로 정확히 일치하는 완전히 평탄한 상부주면을 갖는다.According to the processes of FIGS. 9A-C, the conventional step number required to form a shallow gutter structure including deposition and to pattern the polishing stop layer can be reduced. Furthermore, the obtained structure of FIG. 9C has a completely flat upper main surface in which the upper main surface of the Si substrate 51 embedding the shallow trough 51A and the upper main surface of the SiO 2 film 54 exactly coincide with each other.
제9c도의 연마단계에서는, 산화-환원전위와 pH를 표 2의 방법 B의 경우에서처럼 조절하는 용매와 함께 연마입자로서 MnO2를 사용할 수가 있다.In the polishing step of FIG. 9C, MnO 2 can be used as the abrasive particles together with a solvent for controlling the oxidation-reduction potential and pH as in the case of the method B of Table 2.
이러한 공정에서도, SiO2막 51의 유효한 연마와 기판 51의 상부주면에서의 연마의 자발적인 정지를 얻을 수가 있다.Even in this process, effective polishing of the SiO 2 film 51 and spontaneous stop of polishing on the upper circumferential surface of the substrate 51 can be obtained.
후자의 공정에 의하면, 슬러리를 변경함이 없이 W층등의 도전체등의 연마를 위해 사용된 동일한 슬러리를 사용할 수가 있다. SiO2막 51의 연마시에는 용매의 조성만을 조절한다. 이것에 의해, 반도체장치의 제조방법이 상당히 간소화된다. 예를 들면, 산화-환원 전위 E를 OV로, pH를 12이상으로 설정함으로써 MnO2입자의 표면상에 Mn2O3의 층을 형성할 수가 있다.According to the latter process, it is possible to use the same slurry used for polishing conductors such as the W layer and the like without changing the slurry. When polishing the SiO 2 film 51, only the composition of the solvent is adjusted. This greatly simplifies the manufacturing method of the semiconductor device. For example, by setting the oxidation-reduction potential E to OV and the pH to 12 or more, a layer of Mn 2 O 3 can be formed on the surface of the MnO 2 particles.
연마단계후에, 제9c도의 구조를 HCl, H2O2및 H2O를 1 : 1 : 48체적비로 1분간 혼합한 세적액에 침지하고 나서 0.5%농도레벨의 HF용액에 1분간 더 침지하여 세척한다. 세척후에, 대부분의 원소(Na, K, Fe, Mn)가 5×1010atoms/㎠ 보다 작은 농도레벨을 보인다. 더우기, Si기판 51 또는 SiO2막 54의 연마표면상에는 결함이나 흠집이 관찰되지 않았다.After the polishing step, the structure of FIG. 9c was immersed in a washing solution in which HCl, H 2 O 2 and H 2 O were mixed at a volume ratio of 1: 1: 48 for 1 minute, and then immersed in HF solution at 0.5% concentration level for 1 minute Wash. After washing, most of the elements (Na, K, Fe, Mn) show concentration levels smaller than 5x10 10 atoms / cm 2. Furthermore, no defects or scratches were observed on the polished surface of the Si substrate 51 or the SiO 2 film 54.
제10도는 제9c도의 구조에서 기판 51상에 형성된 단차높이의 측정결과를 도시한 것이다. 제10도에서, 횡축은 단차높이, 종축은 단차높이의 발생회수를 표시하고 있다. 이상적으로, 단차높이는 영이어야 한다.FIG. 10 shows measurement results of step heights formed on the substrate 51 in the structure of FIG. 9C. In FIG. 10, the horizontal axis represents the height of the step, and the vertical axis represents the number of occurrences of the height of the step. Ideally, the step height should be zero.
표 2에 표시된 바와 같이 콜로이드 실리카 연마제를 사용하는 종래의 방법에 따라 연마를 행할때, Si기판 51의 표면상에 단차높이가 0.1㎛를 초과하는 실질적인 단차가 나타나며, 이 단차높이는 실제변화함을 알 수 있다.As shown in Table 2, when polishing was performed according to the conventional method using a colloidal silica abrasive, a substantial step with a step height exceeding 0.1 μm appeared on the surface of the Si substrate 51, and it was found that the step height actually changed. Can be.
한편, 본 발명의 방법 A 또는 방법 B를 사용할때, 단차높이는 거의 0.00㎛로 매우 작은 변화를 보임을 알 수 있다. 이러한 결과는 분리홈통 51A를 매립하는 SiO2막을 포함하는 기판 51의 표면상에 거의 완전히 평탄한 표면이 실현됨을 가리킨다.On the other hand, when using the method A or the method B of the present invention, it can be seen that the step height shows a very small change of almost 0.00 mu m. This result indicates that an almost completely flat surface is realized on the surface of the substrate 51 including the SiO 2 film filling the separator 51A.
제9c도의 연마단계에서는, Mn2O3입자대신에 Mn3O4를 사용할 수도 있다.In the polishing step of FIG. 9C, Mn 3 O 4 may be used instead of Mn 2 O 3 particles.
더우기, 제9c도의 연마단계에 대하여 Mn2O3와 Mn3O4의 혼합물을 사용할 수도 있다. 더우기, 연마공정에 대하여 Mn2O3입자를 사용하는 경우에도 산화-환원 전위 E와 용매의 pH를 조절할 수도 있다.Furthermore, a mixture of Mn 2 O 3 and Mn 3 O 4 may be used for the polishing step of FIG. 9C. Furthermore, even when Mn 2 O 3 particles are used for the polishing process, the redox potential E and the pH of the solvent may be adjusted.
또한, 본 실시예는 다층의 배선구조를 형성하는 경우에도 유용하다.The present embodiment is also useful when forming a multilayer wiring structure.
또한, 본 발명은 여기에 설명된 실시예들에 제한되지 않고, 발명의 범위에서 벗어남이 없이 각종의 변화와 변경을 행할 수도 있다.In addition, the present invention is not limited to the embodiments described herein, and various changes and modifications may be made without departing from the scope of the invention.
Claims (20)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-169057 | 1995-07-04 | ||
JP16905795A JP3529902B2 (en) | 1995-07-04 | 1995-07-04 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970008387A KR970008387A (en) | 1997-02-24 |
KR100251057B1 true KR100251057B1 (en) | 2000-04-15 |
Family
ID=15879549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960027065A KR100251057B1 (en) | 1995-07-04 | 1996-07-04 | Slurry containing manganese oxide and a fabrication process of a semiconductor device using such a slurry |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3529902B2 (en) |
KR (1) | KR100251057B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100444307B1 (en) * | 2001-12-28 | 2004-08-16 | 주식회사 하이닉스반도체 | Method for manufacturing of metal line contact plug of semiconductor device |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100615691B1 (en) | 1998-12-18 | 2006-08-25 | 도소 가부시키가이샤 | A member for polishing, surface plate for polishing and polishing method using the same |
KR100637887B1 (en) * | 1998-12-28 | 2006-10-23 | 도소 가부시키가이샤 | Molded body for polishing, surface plate for polishing and polishing method using the same |
US6379223B1 (en) * | 1999-11-29 | 2002-04-30 | Applied Materials, Inc. | Method and apparatus for electrochemical-mechanical planarization |
JP2003338469A (en) | 2002-05-21 | 2003-11-28 | Fujitsu Ltd | Abrasive, polishing method, and cleaning method |
JP4940289B2 (en) | 2009-12-11 | 2012-05-30 | 三井金属鉱業株式会社 | Abrasive |
US10323162B2 (en) | 2009-12-11 | 2019-06-18 | Mitsui Minig & Smelting Co., Ltd. | Abrasive material |
JP2011218494A (en) | 2010-04-09 | 2011-11-04 | Mitsui Mining & Smelting Co Ltd | Polishing slurry, and polishing method therefor |
JP5935531B2 (en) | 2012-06-14 | 2016-06-15 | 富士通株式会社 | Abrasive and method for producing abrasive |
-
1995
- 1995-07-04 JP JP16905795A patent/JP3529902B2/en not_active Expired - Fee Related
-
1996
- 1996-07-04 KR KR1019960027065A patent/KR100251057B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100444307B1 (en) * | 2001-12-28 | 2004-08-16 | 주식회사 하이닉스반도체 | Method for manufacturing of metal line contact plug of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR970008387A (en) | 1997-02-24 |
JP3529902B2 (en) | 2004-05-24 |
JPH0922888A (en) | 1997-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5954975A (en) | Slurries for chemical mechanical polishing tungsten films | |
DE69828925T2 (en) | Abrasive composition containing an inhibitor for the etching of tungsten | |
JP3308476B2 (en) | Polishing method for semiconductor wafer | |
US6046110A (en) | Copper-based metal polishing solution and method for manufacturing a semiconductor device | |
US6077337A (en) | Chemical-mechanical polishing slurry | |
US6509273B1 (en) | Method for manufacturing a semiconductor device | |
US7138073B2 (en) | Slurry for chemical mechanical polishing for copper and method of manufacturing semiconductor device using the slurry | |
US6638854B2 (en) | Semiconductor device and method for manufacturing the same | |
US6350393B2 (en) | Use of CsOH in a dielectric CMP slurry | |
KR100357894B1 (en) | Copper-based metal polishing composition, and method for manufacturing a semiconductor device | |
WO2003009349A2 (en) | Methods and compositions for chemical mechanical polishing substrates covered with at least two dielectric materials | |
DE112011103351T5 (en) | Production of units with metal replacement gates | |
US6027997A (en) | Method for chemical mechanical polishing a semiconductor device using slurry | |
US7731864B2 (en) | Slurry for chemical mechanical polishing of aluminum | |
KR100251057B1 (en) | Slurry containing manganese oxide and a fabrication process of a semiconductor device using such a slurry | |
JPH0955363A (en) | Polishing liquid for copper-based metal and manufacture of semiconductor device | |
US20060261041A1 (en) | Method for manufacturing metal line contact plug of semiconductor device | |
KR100206663B1 (en) | Slurry containing manganese oxide and a fabrication process of a semiconductor device using such a slurry board | |
US6864177B2 (en) | Method for manufacturing metal line contact plug of semiconductor device | |
JP3495143B2 (en) | Abrasive, polishing method and method of manufacturing semiconductor device | |
JP3927270B2 (en) | Abrasive, polishing method and method for manufacturing semiconductor device | |
US6235071B1 (en) | Chemical mechanical polishing method for highly accurate in-plane uniformity in polishing rate over position | |
JP3529926B2 (en) | Polishing method and semiconductor device manufacturing method | |
JP3432754B2 (en) | Method for manufacturing semiconductor device | |
TW317003B (en) | Slurry containing manganese oxide and a fabrication process of a semiconductor device using such a slurry |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121227 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |