KR100247882B1

KR100247882B1 - 코드된 심볼 디코드용 다중단 디코더

Info

Publication number: KR100247882B1
Application number: KR1019920005047A
Authority: KR
Inventors: 칼레드파젤; 앙또아느슐리
Original assignee: 요트.게.아. 롤페즈; 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 1991-03-29
Filing date: 1992-03-27
Publication date: 2000-03-15
Also published as: FI107768B; DE69215726T2; EP0506185A1; FI921357A; FR2674709A1; JP3231384B2; FI921357A0; JPH05114923A; US5323424A; EP0506185B1; DE69215726D1

Abstract

다수의 연속적인 분할 레벨에서 다중 레벨 코딩을 컨스터레이션으로부터 다수의 서브 세트를 종속시키는 심볼에 의해 형성되는 수신된 심볼을 디코드하는 다중단 디코더에 관한 것이다. 컨스터레이션의 심볼은 다수의 비트로 코드되며, 다중단 디코더의 각 단(62₁, 62₂, 62₃)은 수신된 심볼에 각각 개별적으로 근접하게 위치되는 바와같이 서브 세트 또는 컨스터레이션의 심볼 사이에서 선택되는 일련의 평가된 심볼에 대하여 분할 레벨에 관한 비트 순서를 결정한다.

본 발명은, 최소한 하나의 단(62₁, 62₂, 62₃)에서 결정 수단(63₁, 63₂, 63₃)은 수신된 심볼이 소정의 삭제 영역에 있을때마다 평가 심볼용 삭제 비트를 발생하고, 그때 단 디코더는 삭제 비트를 보정한다.

상기 디코더는 적용 또는 비-적용 모드에서 동작한다. 삭제 영역은 일정한 폭의 대역 또는 각진 섹터일 수도 있다. 상기 영역의 폭은 먼저 프로그램된 메모리에 기억된다.

Description

코드된 심볼 디코드용 다중단 디코더

제1a도는 디지탈 신호용 코딩 시스템의 블럭 다이어그램.

제1b도는 디지탈 신호용 디코딩 시스템의 블럭 다이어그램.

제2a, 2b, 2c, 2d도는 컨스터레이션 PSK-8 A_O및 그것의 3개의 분할 레벨을 나타내는 도시도.

제3도는 다중단 인코더의 다이어그램.

제4도는 다중단 인코더의 다이어그램.

제5a, 5b, 5c도는 본 발명에 따른 PSK-8 변조의 서브 세트 및 컨스터레이션 A₀에 대한 삭제 영역을 나타내는 도시도.

제6도는 본 발명에 따른 다중단 디코더의 비-적용 실시예의 다이어그램.

제7도는 다중단 디코더의 적용 실시예의 다이어그램.

제8도는 적용 실시예에서 진폭 검출을 갖는 단의 일부를 나타내는 다이어그램.

제9도는 위상 및 진폭 공간에 의해 한정되는 삭제 영역을 갖는 PSK-8의 컨스터레이션 A₀의 다이어그램.

제10a, 10b도는 삭제 영역을 갖는 서브 세트 B0 및 QAM-16의 컨스터레이션 다이어그램.

제11도는 삭제 영역이 거리 정도에 의해 한정되는 PSK-8 컨스터레이션의 다이어그램.

〈도면의 주요부분에 대한 부호의 설명〉

5 : 코딩 장치 15 : 전송 채널

105 : 디코딩 장치

본 발명은 방출동안 컨스터레이션(constellation)으로부터 다수의 서브 세트까지 연속적인 분할 레벨에 따라 다중 레벨 코딩을 수행한후 연속적으로 방출되는 심볼에 의해 형성되는 블럭내로 코드된 수신 심볼을 디코드하며, 컨스터레이션의 심볼은 여러 비트에 의해 코드되고, 다중단 디코더의 각 단은, 수신된 심볼에 근접하게 개별적으로 각각 위치될때 컨스터레이션 또는 서브 세트의 심볼 사이에서 선택되는 평가된 심볼 순서의 분할 레벨에 관한 비트 순서를 결정하며, 단을 단 디코더에서 결정 수단을 구비하며, 상기 레벨의 연속 순서로 선행단의 출력에 의해 직렬 형태로 유효화되는 다중단 디코더에 관한 것이다.

이러한 디코더는 전송 채널을 통해 디지탈 신호의 전송에 사용된다.

이것은 새터라이트 채널을 통해 디지탈 텔레비젼 신호, 예를들면, 고해상도의 전송 또는 무선 빔을 통해 디지탈 신호의 전송에 연관될 수도 있다. 상기 디코더는 컴팩트 디스크 또는 디지탈 비디오 레코더에 기억되는 이동 무선 또는 디지탈 데이타에 의해 음성 전송에 교호적으로 연관될 수 있다. 이러한 경우, 방출동안 소스 디코더에 의해 소스에서 출력 비율의 일차 감소를 수행하는 것이 필요하며, 소스 디코더에 의해 수신 단부에서 출력 비율을 재설정하는 것이 필요하다. 소스 인코더에 의한 비율 감소는, 디지탈 데이타가 두개의 디지탈 처리 유니트, 예를들면 두 계산기 사이에서 전송되는 경우에 필요하지 않다.

가장 대표적인 응용으로써 여러 문제점이 존재하는 고해상도 텔레비젼(HDTV)에서, 본 특허출원은 여러 함축적인 제한없이도 기술적 응용에 적용된다.

고해상도 텔레비전(HDTV) 신호의 디지트화는 850Mbit/s 정도의 총 그로스 출력 비율을 포함한다. 이러한 출력 비율을 갖는 정보의 전송은 현 전송 채널을 통하여 경제적으로 실현될 수 없다. 출력 비율(소스 코딩)을 감소시키는 다수의 코딩 기술은 발전되었다. 이러한 코딩 알고리즘의 수행 레벨은 디코딩후 재기억된 영상의 질과 출력 비율의 "감소 요소"에 의해 평가된다. 신호의 리던던시(redundancy)가 감소되면 감소될수록, 전송된 정보는 더 유효하다. 전송된 정보가 감소될때 용이하게 보정되는 가능 전송 에러는 감소 요소가 증가하는 것에 비례하여 그래비티(gravity) 증가의 결과를 가진다.

결과적으로 디지탈 HDTV 신호의 전송은 적절한 보호를 필요로 한다. 전송 에러의 결과가 스크린상에 표시되지 않으면, 라인당 에러 비율은 10^-11보다 아래이다.

"Direct Broadcasting by Satellite"(DBS)에 사용되는 채널은 다음 특성을 가진다.

- 27MHz의 대역폭

- 저 파워(새터라이트로부터 나오는 신호에 대하여) 및 고 잡음 레벨이 존재

- 비-선형 왜곡

이러한 채널을 통해 디지탈 HDTV 신호의 전송은 고 스펙트럼 효능을 갖는 디지탈 변조는 물론 고려할 수 있는 압축 정도를 갖는 소스 코딩을 요구한다.

직각 변형을 기초로한 소스 코딩 기술은 양질의 재기억된 영상을 제공하면서 요소 10 만큼 출력 레벨을 감소시킬 수 있다. 이러한 것은 70Mbits/s 정도의 이진 출력의 전송을 초래한다. 그러나, 새터라이트 채널을 통한 이러한 신호의 전송은 3bits/s/Hz까지의 스펙트럼 효력을 갖는 디지탈 변조를 요구한다.

또한, 불충분한 채널로부터 전송을 보호하기 위해 채널 코딩을 수행하는 것이 필요하다. 분류 코딩 및 변조 기술은 정확한 전송의 요구를 충족시킨다(이러한 기술에서, 코딩 기능은 변조 기능과 관계없는 엔트리일 수도 있다). 그러나, 코딩 기술은 G. UNGERBOECK에 의해 "Channel Coding with Multilevel/Phase Signals" published in IEEE Transactions on Information Theory, vol. IT-28, no. 1, January 1982, pp. 55-67. 에서 제안되어 개선되었다.

채널 코딩 및 변조가 하나의 엔트리로써 디지탈 변조를 갖는 채널 코딩을 위해 결합하는 것이 제안되었다. 이것은 디지탈 전송의 효력을 증가시키는 것이 가능하여, 스펙트럼 효력을 희생시키는 것 없이도 수행성을 개선시킨다. 코딩에 의해 유도되는 부가적인 리던던시는 데이타 비율을 축소시키는 것 대신에 알파베트의 리던던시를 통해 전송된다. 이러한 기술은 전송된 코드 심볼의 순차 사이에서 최소의 유클리드 거리를 최대로 하는 원리를 기초로 한다.

그러므로, p 비트 정보를 m 비트(m 〉 p)로 변환시키는 코딩 단계후, m - p는 2^m상태의 변조를 갖는 전송동안 정보 신호를 위해 부가된 리던던시를 표시하고 상기 리던던시를 전송하는데 이용 가능한 2^m-p초과 상태가 있다. 이러한 변조 기술은 리던던시의 시간적 분할이 아닌 공간적인 분할을 수행하는 것이 가능하다.

G. UNGERBOECK에 의해 격자-코드 변조(TCM), 블럭-코드 변조(BCM), 및 다중 차원 격자-코드 변조가 제안되었다.

매체 복합체(4 또는 8 상태)의 TCM는 3 내지 4dB의 코딩 이득을 제공할 수 있다. 그러나, 광범위한 응용에 있어서, 이러한 TCM를 디코딩하는데 필요한 비테르비 디코더는 현 기술로는 비용이 비싸다. 이러한 적용을 위한 코딩은 다중 레벨 코딩일 수도 있다. 이러한 기술의 장점은 단순한 처리에 유용하게 적용된다.

G. UNGERBOECK에 의해 기술된 바와같은 분할 원리를 기초로 하여, 다중 레벨 코딩의 사용은 G.J. POTTIE 및 D.P. TAYLOR에 의한 "Multilevel Codes Based On Partitioning" IEEE Trans. Information Theor., vol. 35, no. 1, January 1989, pp. 87-98. 에서 분석되었다.

상기 저자는, 첫번째로 컨스터레이션 분할과 컨스터레이션의 심볼 코딩에 존재하는 다중 레벨 코딩의 원리를 분석하며, 두번째로 다중단 인코더를 정의하며, 코딩단은 분할 레벨로 양도되며, 심볼은 전송 채널을 통해 블럭에서 전송된다.

수신 단부에서, 다중단 디코더는 역동작을 수행하며, 방출된 심볼에 대응하는 심볼을 재기억한다. 분류 디코더에서, 상기 디코더는 심볼을 측정하고 각 수신된 심볼에 대한 수신 단부에서 검출된 위상 및 진폭이 함수로써 평가된 심볼의 코드에 대한 비트를 결정하는 결정 동작을 포함한다. 여러가지의 전송 및 수신 상태에 따라서, 평가된 몇몇 비트는 부정확하다. 다중단 디코더의 제 1 단은 제 1 분할 레벨에서 결정을 수행한다. 제 1 단에 의해 전송된 결과는 마지막 단까지 제 2 단의 동작을 가능케 하는데 사용된다. G.J. POTTIE 및 D.P. TAYLOR의 논문에서, 단의 각 디코딩후 연결된 디코딩 동작에서 수행하는 삭제의 보충 개념이 도입된다. 이것은 디코더의 수행성을 개선시킨다. 실제로 이것은 에러를 보정하고 삭제된 위치를 채우는 제 2 디코더의 부가를 필요로 한다.

본 발명의 목적은 물질 자원의 등가 복잡성을 유지하면서 분류 디코딩의 수행성을 증가시키는 것이다. 개선된 수행성은 방출 파워의 감소를 가능케 하는 이진 데이타의 주어진 에러 비율에 대해 방출 단부에서 신호-대-잡음 비율의 감소로 이루어진다.

본 발명에 따라, 최소한 하나의 단에서 결정 수단은 수신된 심볼이 관련 단에 의해 서브 세트에 관하여 예정된 삭제 영역에서 위치될때마다 평가된 심볼에 대해 삭제 비트를 발생하며, 그때 단 디코더는 보정된 디코드 블럭을 전송하도록 존재하는 임의의 에러 비트 및 삭제 비트를 보정한다.

개선된 수행성은 위상-시프트 키잉(PSK) 또는 사분원 진폭 변조(QAM)의 경우 다중단 디코더의 물질 복잡성을 증가하는 것 없이도 얻어진다.

본 발명에 따라, 수신된 심볼이 삭제 영역에 대해 위치되는 곳이 검출된다. 상기 위치가 삭제 영역 내부에 있다면, 수신된 심볼에 대한 단에 의해 평가되는 비트가 삭제된다. 즉, 그 값은 0도 1도 아니다. 상기 위치가 삭제 영역 외부에 있다면, 수신된 심볼에 대한 단에 의해 평가되는 비트는 컨스터레이션 또는 서브 세트에 속하는 가장 가까운 심볼의 코드에 따라 1 또는 0으로 세트된다.

비-적용 실시예에 따라, 최소한 하나에 대한 결정 수단은 평가된 심볼에 양도하도록 프로그램된 메모리와,

- 삭제 비트

- 또는, 수신된 심볼이 삭제 영역에 위치되거나 또는 위치되지 않은 것에 따라 수신된 심볼에 가까운 심볼의 비트를 구비한다.

적용 실시예에 따라, 결정 수단은 최소한 하나의 단에 대해,

- 각 수신된 심볼에 대해 상기 평가된 심볼의 비트를 제공하는 검출기와,

- 평가된 심볼의 위치 순서와, 삭제 영역을 한정하는 최소한 하나의 경계 위치를 비교하는 비교기와,

- 평가된 심볼이 상기 삭제 영역내에 위치될때 평가된 심볼의 비트를 삭제시키며, 그리고 상기 평가된 심볼이 삭제 영역 외부에 있을때 평가된 심볼의 비트를 유지하는 삭제 발생기와,

- 평가된 비트 블럭의 삭제 비트에 대한 수 NE를 카운트하는 카운터와,

- 수 NE가 제한값 9보다 더 높다면, 삭제 영역의 폭을 감소시키도록 비교기의 경계 위치를 수정하며 반대의 경우 경계 위치를 유지하는 적용 부재를 구비한다.

본 발명에 따른 다중단 디코더는 여러 형태로 코드된 변조에 따라 동작한다. 이들은 PSK 변조, QAM, 또는 다른 변조일 수도 있다. PSK의 경우, 컨스터레이션 심볼은 동일한 진폭을 가진다. 그러나 그들의 위상은 다르다. 그러므로 삭제 영역은 그들의 위상만큼 구별된다. 이러한 경우, 다수의 경계 위치는 PSK 변조 처리에서 다수의 경계 위상이며, j^th분할 레벨의 서브 세트에서 한정되는 소정의 삭제 영역은 두개의 인접하는 심볼 사이의 서브 세트 또는 컨스터레이션에서 분할 바이섹터에 대응하는 위상 각 근처에서 위상 이격 ∈j+1만큼 한정되는 원주 섹터에 의해 형성된다.

QAM 경우, 심볼은 위상 변조되고(I), 사분원(Q)된다. 그러므로, 삭제 영역은 대역에 의해 명확하게 구별된다. QAM의 처리에서, 다수의 경계 위치는 컨스터레이션의 각 심볼에 대한 거리만큼 정의되며, j^th순서의 분할 레벨 서브 세트 또는 컨스터레이션의 삭제 영역은 동일한 서브 세트에 속하는 두개의 인접한 심볼을 분리하는 중심 라인상에 위치된 폭 2α_j+1을 갖는 대역에 의해 형성된다.

단이 PSK 변조의 경우 고 분할 레벨에 관련할때, 위상보다 고 레벨과 삭제 영역을 구별하는 것이 양호하다. 이러한 경우, 최소한 하나의 단은 원형 삭제 섹터로 동작하며, 최소한 하나의 다른 단은 삭제 대역에서 동작한다. 유사하게, PSK 변조의 경우, 전송 채널은 수신된 신호의 진폭을 변화시키는 페이딩 효과에 따른다. 그때, 진폭 측정에 의해 삭제 영역의 거리에 부가하여 이용 가능하는 것이 바람직하다. 상기 경우, 최소한 하나의 단은 일정한 진폭의 삭제 영역과 원형 삭제 섹터에서 동시에 동작한다.

본 발명의 다른 특징 및 목적은 첨부된 도면을 참조하여 상세히 기술하기로 한다.

제 1a 도는 전송 고리의 방출단에서 존재하는 바와같은 디지탈 신호용 코딩 장치(5)의 블럭 다이어그램을 도시한다. 상기 코딩 장치는, 직렬로 연결되는 디지탈 형태로 이용할 수 없다면 코드될 디지탈 신호를 제공하는 소스(10), 예를들면 A/D 컨버터와, 소스 인코더(11)(존재하지 않을 수도 있음)와, 채널 인코더(12)와 변조기(13)와, 방출 필터(14)를 구비한다.

상기 코딩 장치는 전송 채널(15)에 접속된다. 상기 전송 채널은 무선 링크 또는 케이블 링크에 관련될 수도 있다.

864Mbit/s의 비디오 신호 샘플의 이진 출력을 갖는 HDTV 신호의 전송을 포함하는 응용에서, 상기 이진 출력 비율은 소스 인코더(11)의 출력에서 70Mbit/s로 감소된다. 상기 샘플은 채널 인코더(12)에 의해 코드되며 그때, 변조기(13)는 디지탈 샘플을 전송 채널, 예를들면 새틀리트 링크에 적용시킨다.

제 1b 도는 방출 끝단에서 수행되는 변환을 갖는 수신 끝단에서 동작을 수행하는 디코딩 장치(105)의 블럭 다이어그램이다. 상기 목적을 위해, 상기 디코딩 장치는, (채널(15)의 출력에서), 수신 필터(114), 복조기(113), 채널 디코더(112), 소스 디코더(111)(존재하지 않을 수도 있음), 디지탈 신호가 아날로그 형태로 사용된다면 D/A 컨버터(110)를 구비한다.

코딩 장치(5), 디코딩 장치(105) 및 전송 채널(15)은 코드된 변조를 갖는 디지탈 신호용 코딩/디코딩 시스템을 구성한다.

[코 딩]

본 발명은 방출 단부에서 수행된 채널 코딩의 변환된 동작인 채널 디코딩에 관한 것이다. 본 발명에 연관하는 채널 코딩은 다중 레벨 코딩이다. 다중 레벨 코딩의 원리는 제일 먼저 명확하게 설명된다.

심볼당 m 비트의 전송을 제공할 수 있는 2^m심볼을 갖는 컨스터레이션 A₀을 가정하면, M(M ≤ m)이 코드될 비트의 수를 표시할때, 컨스트레이션 A₀는 M레벨로 분할되여, 2^M서브 세트를 발생한다. i^th분할 레벨에서 얻어진 서브 세트에서 최소 유딜리안 거리가 d_i로 표시된다면, 다음 등식이 증명되며,

d₀〈 d₁〈 d₂〈 ... 〈 d_M

d₀는 A₀에서 최소 거리이다.

그러므로 M 비트 e₁, e₂, ..., e_i, ..., e_M(e_i는 i^th분할 레벨에 할당된 비트)가 2^M서브 세트중 하나를 선택하고, m - M 나머지 비트는 선택된 서브 세트에서 심벌을 표시한다. 제 2 도는 PSK-8 변조에 대한 분할 다이어그램을 도시한다. 컨스터레이션 A₀(제 2a 도)는 맨처음 최소 거리 d₁, e_i= e₁= e₁= 0/1(B₀에 대해 e₁= 0 B₁에 대해 e₁= 1)를 갖는 두개의 서브 세트 B₀, B₁로 분할되며(제 2b 도), 그때, 최소 거리 d₂, e_i= e₂=0/1(C₀또는 C₁에 대해 e₂= 0 및 C₂및 C₃에 대해 e₂= 1)를 갖는 4개의 서브세트 C_i, i ∈ {0, 1, 2, 3}로 분할되며, 마지막으로 8개의 서브세트 D(제 2d 도)로 분할된다. 여기서 d₀〈 d₁〈 d₂이다.

컨스터레이션의 심볼을 할당하는 프로세스는 취약성 대잡음의 함수로써 방사된 심볼에 대응하는 m 비트를 분류하는 것을 포함한다. 상기 기술된 분할 원리에 따라, 비트 e_k, k ≤ i-1가 정정하도록 충분히 보호된다면, 비트 e_i, k 〈 i ≤ M은 다른 비트 e_j, j 〈 i 보다도 잡음으로부터 더 보호되며, (m - M) 최종 비트는 손상받기 쉽다. 이것은 다른 코드와 분리하여 비트를 양호하게 코드하며, 전체 비트가 채널 잡음으로부터 동일한 방법으로 보호되는 분류 직렬 코드를 수행하지 않는 것을 의미한다. 다중 레벨 코딩 원리는 컨스터레이션 A₀을 M 레벨로 분할하며, 그때 M 인코더 E_i, i = 1, ..., M를 사용하여 다수의 보호 레벨을 갖는 M 비트를 보호한다. 상기 인코더의 다이어그램은 제 3 도에 도시된다. 출력 비율 D로 전송될(접속(34)) 데이타 스트림은 소자(30)에서, 비율 D_i; i = 1, ..., M을 갖는 m 스트림으로 나누어진다. 제 1 M 스트림은 효력 R_i= k_i/n_i를 갖는 M 이진 코드 E_i(n_i, k_i, α_i), i = 1, ..., M로 코드되며, 여기서 n_i는 블럭당 전송되는 비트수를 표시하며, k_i는 블럭당 전송되는 정보 비트의 수를 표시하며, α_i는 최소 하밍 거리를 표시한다. 변조기의 입력에서 m 이진 스트림은 D'/m 비율로 동기한다. 등가 코딩 비율 R은 다음과 같이 정의된다.

R = D/D'

모든 코드 E_i가 동일한 길이(n_i= n)를 가지며, M 코드 E_i가 블럭 코드라면, 블럭 코드 변조(BCM)에 사용되는 것과 동일한 매트릭스 구조에 의한 코딩을 기술하는 것이 가능하다. 코드 워드는 n 심볼을 포함하며, m 라인 및 n 컬럼을 갖는 매트릭스 G로 표시되며, 여기서 j_th컬럼은 블럭의 j_th심볼에 동등한 이진을 표시하며, i_th라인은 i_th분할 레벨에 양도된 비트를 표시한다. 라인 i, i = 1, ..., M는 E_i(n_i, k_i, α_i)의 코드 워드이며, (m - M) 최종 라인은 비-코드된 비트를 포함한다. PSK-8 변조의 경우 3개의 분할 레벨은 다음과 같다.

한 컬럼의 비트, 예를들면 e¹ ₁, e¹ ₂, e¹ ₃은 심볼 r¹을 형성한다. 일반적으로, 다중 레벨 코딩의 최소 유클리드 거리 d는 다음과 같다.

d²= min(α_i.d² _i-1) (i = 1, ..., M+1)

α_M+1= 1 (비-코드된 비트)

그러므로, 비트 e₁는 보호에 필요하다.

다중 레벨 코딩(제 3 도)은 데이타 비율 D을 갖는 직렬 데이타를 데이타 비율 D₁, D₂, ..., D_m을 갖는 병렬 데이타로 변환하는 직-병렬 변환 회로(30)에 의해 수행된다. 제 1 M 이진스트림은 이진 코드 데이타 e₁, e₂, ..., e_M를 제곱하는 인코더 31₁, 31₂, ..., 31_M에 의해 코드된다. 선택 부재(32)는 각 워드(e₁, e₂, ..., e_m)가 2^m심볼을 포함하는 컨스터레이션의 심볼의 코드에 양도되는 것을 보장하며, 각 신호는 변조기에 의해 방출된다(접속(33)).

예에 의하면, m = M = 3을 갖는 PSK-8 경우, 코딩은 K₁정보 비트가 최소 거리 α_i= 10에 대해 발생 폴리노멀 g₁(x)을 갖는 대칭성 싸이클 이진 인코더 E₁에 의해 코드되도록 한다. 이러한 코딩은 t = 4까지 보정할 수 있으며, f = 9 삭제를 채울 수 있다.

다른 k₂정보 비트는 최소 거리 α₂= 4에 대해 발생 폴리노멀 g₂(x)을 갖는 또다른 대칭성 싸이클 이진 인코더 E₂에 의해 코드된다.

최종 k₃비트는 최소 거리 α₃= 2에 대해 발생 폴리노멀 g₃(x)을 갖는 패리티 인코더에 대해 코드되며, 이것은 한 삭제를 채울 수 있다.

발생 폴리노멀 g₁(x), g₂(x), g₃(x)는 "Error Correcting Codes" by W.W. PETERSON and E.J. WELDON, M.I.T. Press, 1972, Cambridge MA(USA), pp. 493-534. 문헌으로부터 얻어진다.

[디코딩]

[분류 디코딩]

최적한 분류 디코딩은 최대 기준을 수신된 심볼의 블럭에 적용하는 것을 포함한다. 이러한 디코딩 형태는 매우 복잡하다. 그러므로, 본 발명에 따라, 연속적인 단을 갖는 최적한 디코딩 기술이 사용된다. 공지된 기술에 따라, 각 비트 e_i는 이진 결정(0/1)에 의해 동작하는 심플 디코더 DE_i에 의해 무관하게 디코드된다. 그러나, 디코더 DE_i의 출력은 디코더 DE_i+1의 입력에서 비트에 대한 보정을 적용할 수도 있다. 제 4 도는 M = 2인 경우 분류 디코더의 블럭 다이어그램을 도시한다. 디코더의 입력에서 수신되는 n 심볼(r¹, r², ..., rⁿ)의 블럭을 제공하면, 디코딩 동작은 다음과 같이 동작한다.

1. A₀(검출기 41₁)의 제 1 분할 레벨에 대응하는 n비트 eⁱ ₁, i = 1, ..., n을 검출한다. A₀에서 하드 결정은 전체 rⁱ, i = 1, ..., n에서 달성된다. eⁱ ₁의 제 1 평가치 즉, 기록된이 얻어진다.에 관한 하드 결정(디코더 42₁)을 기초로 한 디코딩은 제 1 단에 대해 기록된 eⁱ ₁최종 평가치를 기록한다.

2. A₀(검출기 41₂)의 제 2 분할 레벨에 대응하는 n 비트 eⁱ ₂, i = 1, ..., n을 검출한다. n 비트 eⁱ ₁의 함수로써, 제 2 검출 동작(검출기 41₂)은 서브 세트 B₀또는 B₁에서 심볼 r_i, i = 1, ..., n상에서 수행된다. 상기 결정은 비트 eⁱ ₁의 값에 따라 B₀또는 B₁에서 이루어진다.

eⁱ ₁= 0이라면, 결정은 B₀에서 이루어진다.

eⁱ ₁= 1라면, 결정은 B₁에서 이루어진다.

그러므로 얻어진 비트, i = 1, ..., n은 최종 결정 eⁱ ₂을 제공하도록 디코더(42₂)에 의해 디코드된다.

3. 나머지 비-코드된 비트를 디코딩한다. 비트 eⁱ ₁, eⁱ ₂가 시작하면, 제 3 검출 rⁱ은 A₀의 제 2 분할 레벨의 서브 세트에서 수행된다. 이것은 심볼 rⁱ, i = 1, ..., n의 각각에 대해 m - 2 비-코드된 나머지 비트의 측정치를 얻는 것이 가능하다.

[발명에 따른 디코딩]

본 발명은 수정된 방법으로 공지된 원리에 적용한다. 실제로 본 발명에 따르면, 검출기(41₁, 41₂, 41₃)는 삭제 비트를 비트 순서,,로 인입하는 결정 수단을 구비한다.

분류 시스템의 각 디코딩 레벨에 연결되는 단 디코더 DE₁, DE₂, ...(제 4 도)는 "에러 보정기"이다. 이러한 디코더는 t_i에러를 보정할 수 있으며, t_i는 (α_i- 1)/2의 정수 성분과 동등하다. 상기 디코더의 보정 능력은 검출 순간에서 삭제 도입을 통해 증가된다.

상기 심볼이 코드된 블럭의 일람표에 속하지 않으면, 수신된 블럭에서의 심볼은 "삭제"된다. 이진 경우, 삭제된 비트는 "0"도 "1"도 아니다. 이러한 삭제는 수신된 워드의 심볼에 인입될 수도 있다.

각 인코더 E_i에 연결된 디코더 DE_i는 t에러를 보정할 수 있으며, 동시에 f 삭제를 채울 수 있다. 다음 등식이 증명된다.

α_i≥ 2t + f + 1

삭제 원리의 충분한 사용에서, 불확실한 영역은 컨스터레이션 및 서브 세트에 도입된다. 수신된 심볼이 이러한 영역에 위치한다면, 상기 심볼에 대응하는 비트는 "삭제"된다. 이러한 영역 외부에서, 결정은 "0" 또는 "1"이다. 그때, 각 디코더 DE_i는 확실한 결정후 존재하는 임의의 에러를 보정하며, "불확실한" (삭제)한 결정후 존재하는 임의의 삭제를 채운다. 그러므로, 이러한 처리는 불확실한 영역의 표면 영역을 양호하게 선택하는 것에 따라 주어진 다중단 디코더의 능력을 증가시킨다.

제 5a, 5b, 5c 도는 PSK-8 변조의 컨스터레이션을 도시한다. 제 5a 도는 각각 위상 및 사분원인 신호 성분에 대해 I 및 Q 좌표의 시스템에서 배열되는 컨스터레이션 A₀을 도시한다. 상기 컨스터레이션 A₀는 8 심볼을 구비한다. 본 발명의 가능한 실시예에 따라, 2 ∈₁의 각진 섹터는 정의되여, 컨스터레이션의 인접 상태(54, 55)를 분리시키는 각 바이 섹터에 대응하는 위상 각도의 양 측면에 ±∈₁위치된다. 제 5a 도에서, 삭제 영역은 해치된다. 수신된 심볼이 위치(50)에서 위치되면, 양도된 A₀에 속하는 평가된 심볼은 심볼(51)이며, 가장 가까운 심볼이다. 단에 의해 검출되는 바와같이 평가된 심볼에 기여하는 비트 e₁는 심볼(51) 코드의 제 1 비트 e₁에 대응하는 비트 0/1이다. 평가된 심볼이 B₀에 속하면 비트는 0이며, 평가된 심볼의 B₁에 속하면 비트는 1이다. 수신된 심볼이 삭제 영역 내부, 예를들면 위치(50)에 위치되면, 검출된 비트는 삭제되며, 0도 1도 아니다. 유사한 매커니즘은 제 2 단으로 입력된다. 각 서브 세트 B₀, B₁는 점으로 표시되는 4개의 심볼을 구비한다. 서브 세트 B₀및 B₁의 각각에서 폭 2∈₂의 4개의 각진 섹터가 있다(제 5b 도).

제 2 분할 레벨에 대응하는 서브 세트에서(제 5c 도), 상기 정의된 바와같이 각진 섹터로써 삭제 영역을 정의하는 것이 가능하다. 그러나, 일정한 폭의 대역을 사용하는 삭제 영역의 정의가 선택된다. 제 2 분할 레벨의 각 서브 세트 C_O, C₁, C₂, C₃는 컨스터레이션으로부터 단지 두개의 심볼을 구비한다. 제 2 레벨의 서브 세트, 예를들면 C₃은 두개의 이웃하는 심볼(57, 58)을 구비한다. 삭제 영역은 두개의 이웃하는 심볼(57, 58)을 분리시키는 중심 라인(59)의 중심에서 대역에 의해 형성된다. 이러한 대역은 폭 "2a"을 가진다. 검출기의 결정은 선행단의 출력 비트에 기인하여 이루어진다.

본 발명의 비-적용 실시예에 따른 디코더의 다이어그램은 제 6 도에 도시된다. 복조기(113)(제 1b 도)로부터 나오는 위상 신호 I 및 사분원 신호 Q는 두개의 아날로그-디지탈 컨버터(60₁, 60₂)에서 디지트화된다. 통로 I 및 Q로부터 유도되는 심볼의 블럭은, 두개의 디코더(에러 보정기)가 블럭-와이즈를 동작시키는 것을 허용하도록 두 메모리(61₁, 61₂)에 기억된다.

제 6 도의 예는 컨스테레이션 및 두개의 연속적인 분할 레벨으로 작용하는 3단(62₁, 62₂, 62₃)을 갖는 다중단 디코더에 관련된다. 세 단의 각각은 수신된 포인트가,

- 삭제 영역 외부에서 결정은 1 또는 0이 단에 의해 검출되는 비트에서 이루어지며,

- 또는 삭제 영역 내부에서 상기 비트는 삭제된 상태로 입력되는 것을 검출하는 검출기(63₁, 63₂, 63₃)에 의해 형성되는 결정 수단을 구비한다.

3개의 단은, 연속적으로 동작한다.

·단(62₁)는 컨스터레이션 A₀으로 작용한다. 검출기(63₁)는 블럭의 i^th심볼에 대한 비트를 검출한다. 비트의 블럭은 디코드된 비트 eⁱ ₁의 블럭을 제공하도록 디코더 DE₁(42₁)에 의해 보정된다.

·단(62₂)는 제 1 분할의 서브 세트 B₀및 B₁으로 작용한다. 검출기(63₂)는 선행단(62₁)으로부터 나오는 비트 eⁱ ₁의 명령에서 블럭의 i^th심볼에 대한 비트를 검출한다. 비트의 블럭은 디코드된 비트 eⁱ ₂의 블럭을 제공하도록 디코더 DE₂(42₂)에 의해 보정된다.

·단(62₃)은 제 2 분할의 서브 세트 C₀, C₁, C₂, C₃으로 작용한다. 검출기(63₃)는 선행단(62₁, 62₂)으로부터 나오는 비트 eⁱ ₁및 eⁱ ₂의 명령에서 블럭의 i^th심볼에 대해 비트를 검출한다. 비트의 블럭은 디코드된 비트 eⁱ ₃를 제공하도록 디코더 DE₃(42₃)에 의해 보정된다.

심볼(eⁱ ₁eⁱ ₂eⁱ ₃)은 블럭에 의해 방출되는 t^th심볼코드의 제 1 측정을 구성하며, 심볼(eⁱ ₁eⁱ ₂eⁱ ₃)은 보정된 디코드 측정을 구성한다.

위상(통로 I) 및 사분원(통로 Q)에서 입력 신호의 블럭은 통신기(65₁, 65₂)를 통해 3단에 동시에 도달한다. 검출기(63₁, 63₂, 63₃)는 삭제 비트 및 비-삭제된 비트를 기억하는 프로그램된 PROM 유니트에 의해 형성된다. 실제로, 값 I 및 Q가 디지트될때, 전부 수신된 신호는 컨스터레이션의 좌표 I, Q의 시스템에 배열된다. 그러므로, 각 축 I 또는 Q에서 16 레벨을 구별하는 성분 I 및 Q에서 이용 가능한 4비트를 가지며, 컨스터레이션의 평면에서 256공간을 구별하는 것은 가능하다. PROM 메모리가 수신된 심볼의 값 I, Q으로 어드레스될때, 단 검출기에 의해 측정되는 비트는 수신된 심볼에 근접한 컨스터레이션의 심볼 비트일 수도 있다. PSK-8 변조에 있어서, 검출기는 위상 간격 δθ₁이 다음 조건을 만족하는지 어떤지를 결정한다.

π/8 - ∈₁≤ δθ₁≤ π/8

·만족하지 못한다면, 평가된 심볼에 양도된 비트 e₁는 가장 가까운 심볼의 비트이다.

·만족하다면, 평가된 심볼에 양도된 비트 e₁는 삭제된다.

δθ₁는 수신된 심볼과 A₀에서 가장 가까운 심볼 사이의 위상차이다.

제 1 단이 활동을 종료할때, 통신기(65₁, 65₂)는 한 위치에서 통신하며, 동일한 데이타 블럭을 다음 단(62₂)으로 전달한다. 이것은, 제 1 분할 레벨 B₀, B₁의 서브 세트에서 동작하며, 검출기(63₂)가 선행단(62₁)에 의해 측정되는 출력 비트 eⁱ ₁에 의해 유효화되는 것을 제외하고, 선행단(62₁)의 것과 동일한 구조를 가진다. 상기 단의 PROM는 서브 세트 B₀, B₁에서 동작하도록 프로그램된다. 선행단의 평가된 비트 eⁱ ₁는, 제 1 분할 레벨의 서브 세트 B₀또는 B₁가 선택되도록 다음 단(62₂)에서 사용된다. 동일한 매커니즘은 제 2 분할 레벨 C₀, C₁, C₂, C₃의 서브 세트로 작용하는 제 3 단(62₃)에서 동작한다. 검출기(63₃)는 eⁱ ₁및 eⁱ ₂에 의해 유효화된다.

그러므로, 각 단은 선형 메모리(68)에 규칙적으로 기억되며, 매트릭스 G의 라인을 기억하는 비트 eⁱ ₁, eⁱ ₂, eⁱ ₃에 의해 형성되는 보정된 디코드 블럭을 전달한다. 상기 매트릭스는 심볼 순서를 제공하도록 컬럼에 의해 판독되며, 각 심볼 r_i는 비트 eⁱ _l, eⁱ ₂, eⁱ ₃에 의해 형성된다.

디코더(42₁, 42₂, 42₃)는 단의 동작 단부를 표시하는 신호 FOP를 제공한다. 이러한 신호는 모든 단이 활성화될때 신호 FIN를 제공하는 카운터(69)에 도달하며, 상기 신호는 보정된 디코드 비트를 기억하는 메모리를 판독하며, 새로운 블럭을 메모리(61₁, 61₂)에 기록하는 것은 가능하다. 실제로 메모리(61₁, 61₂)는 이중으로 존재하여 한쌍의 메모리는 기억되고 다른 쌍 메모리는 판독된다.

상기 단은 상기 기술된 바와같이 각 단에 대해 소정의 고정된 폭을 갖는 삭제 영역에서 동작한다. 그러나, 본 발명의 적용 실시예에서, 적용 가능성을 영역 폭에 제공하는 것은 가능하다. 제 7 도의 다이어그램에 따라, 이러한 적용은 블럭에서 삭제된 비트수의 카운트로부터 시작한다.

제 1 단(62₁)에서, 입력 블럭은 수신된 심볼에 대해 위상 간격 δθ₁및 측정치를 제공하는 검출기(63₁)에 연속적으로 도달한다. 상기 측정치는 단(62₁)에 의해 처리되는 컨스터레이션에 속하는 심볼의 비트 eⁱ ₁에 대응하며, 상기 심볼은 검출기(63₁)에 의해 수신된 심볼에 가장 가까운 것으로 평가된다. 위상 간격 δθ₁는 평가된 심볼의 위상과 수신된 심볼의 위상 사이로 정의된다. 검출기(63₁)는 프로그램된 PROM에 대해 형성된다. 값 I 및 Q는 디지트화되고, 삭제 영역 내측에 위치된 전체 수신 코드 신호는 컨스터레이션 또는 서브 세트에서 대응 레퍼런스로 주어진다. 위상 간격 δθ₁은 비교기(66₁)에 의해 위상 간격(삭제 영역을 정의) ∈₁와 비교된다. 평가된 심볼이 삭제 영역의 내부 또는 외부에 위치하는가를 결정하는 것은 가능하다. 내부에 있다면, 비교기(66₁)는 삭제 발생기(67₁)에 명령을 제공하여 평가된 비트를 삭제한다. 삭제 발생기(67₁)는 평가된 비트의 블럭을 연속적으로 제공하여, 삭제된 비트를 포함하는 평가된 비트의 블럭을 제공한다. 삭제 카운터(71₁)는 심볼의 블럭에서 삭제되는 비트수 NE를 카운트한다. 이것의 목적은 디코더(42₁)의 보정 능력을 초과한 삭제 비트의 총수를 포함하는 비트 블럭이 상기 디코더에 제공되는 것을 방지한다. 상기 목적을 위해, 삭제된 비트 NE의 수는 각 단, 예를들면 q₁에 대한 소정의 수와 비교된다. NE가 q₁보다 더 낮다면, 신호 INF는 삭제 발생기(67₁)에 의해 배달되는 블럭으로 작용하는 디코더(42₁)를 가능케 한다. NE가 q₁보다 더 높다면, 신호 SUP는 새로운 공간 ∈₁(다른 차원의 새로운 삭제 영역을 한정)를 어드레스하는 어드레스 발생기(72₁)를 활성화시킨다. PROM(70₁)는 연속으로 어드레스되는 다수의 위상 간격 값 ∈을 포함할 수도 있다.

PSK 변조의 경우, 위상 차이에 의해 한정되지 않은 삭제 영역을 발생하는 것을 가능하다. 이것은 적용 모드 및 비-적용 모드에 연관된다. 이것은 각진 섹터에 의한 영역이 적용할 수 없는 제 5 도에 도시된 바와같이 고분할 레벨로 작용하는 단에 대한 경우일 수도 있다. 실제로, 대역 형태로 제 2 분할 레벨의 삭제 영역을 한정하는 것은 매우 효과적이다. 값 I, Q 이 디지트화될때, 삭제 영역내에 존재하는 수신된 심볼의 코드는 공지된다. 주어진 매개 변수의 값을 각 코드에 양도하는 것은 가능하다. 그러므로, 수신된 점이 S(제 5c 도, 서브 세트 C₁)상에 있다면, 거리 OP = 1는 상기 점 S을 위해 PROM에 기억되며, P는 서브 세트 C₁의 두 점을 상호 연결하는 축상에서 점 S에 대한 투영이다. 이러한 경우, 검출기(63₃)(제 6, 7 도)는 거리 데이타 1 및 평가된 비트 eⁱ ₃를 제공한다.

·1 〈 a 라면, 삭제가 발생한다.

·1 ≥ a 라면, 비트에서 변화가 없다.

적용 모드에서, 신호 페이딩의 문제점을 생각하도록 위상 간격 δθ 또는 거리 1에 부가하여 수신된 심볼의 진폭을 고려하는 것은 가능하다. 이러한 경우, 상보성 삭제 영역은 주어진 진폭 경계에서 원점을 둘러싸는 원형 영역에 의해 형성된다. 이것은 제 9 도에서 삭제 영역이 해치되는 것으로 표시된다. 진폭을 고려하여, 결정 수단은 A²= I²+ Q²(I : 위상에서의 신호, Q : 사분원에서의 신호) 방법으로 진폭의 스퀘어 A²를 계산하는 장치(73₁)를 구비한다(제 8 도). 진폭 A²은 비교기(74₁)에서 경계 진폭(amp)의 스퀘어와 비교된다. 이러한 경계 진폭은 이전에 결정되고, 메모리 예를들면 PROM(70₁)에 로드되여, 메모리로부터 비교기(74₁)까지 전달된다. 비교기(66₁및 74₁)는 삭제 발생기(67₁)에 의해 삭제 비트의 기준이 관련되는 상황을 결정한다. 상기 진폭 amp는 적용될 수도 있다.

상기 기술된 설명은 8-단 위상 변조, PSK-8에 연관된다. 그러나, 본 발명은 또한 다른 형태의 변조에 연관된다. 예를들면, 제 10a 및 10b 도는 위상 및 진폭 변조, QAM-16의 컨스터레이션 A₀및 서브 세트 B₀를 도시한다. 이러한 경우, 삭제 영역은 하나로 되고, 하나의 단일 삭제 영역을 형성한다. 상기 삭제 영역은 제 10a, 10b 도에 해치로 도시된다. 수신된 점이 상기 영역에 있다면, 상기 단에 의해 처리되는 대응 비트는 삭제된다. 수신된 점이 비-해치된 영역에 있다면, 상기 단에 의해 처리되는 대응 비트는 단 검출기에 의해 평가되는 방법으로 예약된다. 비-적용 모드에서, 제 6 도의 검출기(63₁, 63₂, 63₃)는 삭제 영역의 코드에 대응하는 평가된 비트(삭제되거나 또는 삭제되지 않은)를 기억한다. QAM-16을 갖는 적용 모드에서, 제 7 도의 검출기(63₁, 63₂, 63₃)는 위상 정보 δθ를 더 이상 제공하지 않으며, 두개의 다른 정보 S_I및 S_Q는 신호의 사분원 성분 또는 위상 성분에 연관된다. 그러므로, 제 10a 도에서, 수신된 심볼이 S 상에 있다면, 각 검출기, 예를들면 (63₁)은 S_I및 S_Q를 제공한다. 상기 거리는 수신된 심볼이 삭제 영역에 있는가를 결정하기 위해 1/2 - 거리 α₁와 비교된다. 이러한 가능성은 단에서 연속적인 비교를 수행하는데 필요하다. 이들은 비교기의 수를 두배로 함으로써 또는 연속 두번 작동하는 비교기(66₁)에 의해 이루어진다. 제 1 비교기가 α₁보다 작은 거리를 검출하면, 제 2의 비교는 수신된 점이 삭제 영역에 위치될때 감소한다. 적용 매커니즘은 앞에서 기술된 것과 동일한 방법으로 동작한다. 삭제 수가 너무 많으면, 거리 α₁의 값은 PROM에 미리 기억된 다른 값 α'₁의 판독을 통해 감소된다.

제 10b 도는 QAM-16 컨스터레이션의 제 1 분할 레벨의 서브 세트 B₀를 도시한다. 도트는 상기 서브 세트 B₀의 상태를 표시한다. 작은 원은 상기 서브 세트 B₀에 속하지 않은 상태를 표시한다. 삭제 영역의 폭은 2α₂이다.

상기 주어진 예에서, 삭제를 발생하지 않은 영역은 분할 레벨의 서브 세트 상태에 따라 스퀘어 또는 구형 형태를 가진다. 그러나, 이러한 삭제 영역은 본 발명의 사상으로부터 출발없이도 선택적인 형태를 가진다. 이것은 PSK-8 컨스터레이션의 경우에 대해 제 11 도에 도시된다.

Claims

방출 동안에 컨스터레이션으로부터 여러 서브 세트측으로 연속적인 분할 레벨에 따라 다중 레벨 코딩을 수행한 후 연속적으로 방출되는 심볼에 의해 형성되는 블록내로 코딩된 수신 심볼을 디코딩하는 다중단 디코더로서, 컨스터레이션의 심볼이 여러 비트에 의해 코딩되고, 다중단 디코더의 각 단은 상기 수신된 심볼에 가장 근접하게 개별적으로 각각 위치될 때 상기 컨스터레이션 또는 상기 서브 세트의 심볼 중에서 선택되는 평가된 심볼 순서에 대한 분할 레벨에 관한 비트 순서를 결정하며, 단이 뒤에 단 디코더가 위치된 결정 수단을 구비하고 있고 상기 레벨의 연속 순서로 선행 단의 출력에 의해 종속 형태로 유효화되는 다중단 디코더에 있어서, 적어도 하나의 단에서 상기 결정수단은 수신 심볼이 관련 단에 의해 고려된 서브 세트에 대하여 소정의 삭제 영역에 위치될 때마다 평가된 심볼을 위한 삭제 비트를 발생하며, 이때 상기 단 디코더는 보정된 디코딩된 블록을 전송하기 위해 존재하는 임의의 에러 비트와 삭제 비트를 보정하는 것을 특징으로 하는 다중단 디코더.
제1항에 있어서, 적어도 하나의 단에서 상기 결정수단은 상기 수신 심볼이 삭제영역에 위치되어 있는지의 여부에 따라, 삭제 비트, 또는 상기 수신 심볼에 가장 근접한 심볼의 비트를 상기 평가된 심볼에 할당하도록 프로그램된 메모리를 구비하고 있는 것을 특징으로 하는 다중단 디코더.
제1항에 있어서, 적어도 하나의 단을 위한 상기 결정수단은 각각의 상기 수신 심볼에 상기 평가된 심볼의 비트를 공급하는 검출기와, 상기 평가된 심볼의 위치 순서와 삭제영역을 정의하는 적어도 하나의 경계 위치를 비교하는 비교기와, 상기 평가된 심볼이 상기 삭제 영역 내부에 위치할 때 상기 평가된 심볼의 비트를 삭제시키고 상기 평가된 심볼이 삭제 영역 외부에 있을 때 상기 평가된 심볼의 상기 비트를 유지하는 삭제 발생기와, 평가된 비트 블록의 삭제 비트의 개수(NE)를 카운트하는 카운터와, 상기 개수(NE)가 제한 값(q)보다 더 크면, 상기 삭제 영역의 폭을 감소시키기 위해 상기 비교기의 경계 위치를 수정하고 반대의 경우 상기 경계 위치를 유지하는 적용 부재를 구비하고 있는 것을 특징으로 하는 다중단 디코더.
제3항에 있어서, 상기 경계 위치는 경계 위상 간격(2∈)에 의해 주어지고, 서브 세트의 소정의 삭제영역은 컨스터레이션 또는 서브 세트에서 서로로부터의 상기 분할의 모든 두 인접 상태를 분리시키는 바이섹터에 대응하는 위상 각 주위에서 위상 간격(σθ)에 의해 정의된 각진 삭제 섹터에 의해 형성되어 있는 것을 특징으로 하는 다중단 디코더.
제3항 또는 제4항에 있어서, 상기 컨스터레이션의 삭제 영역 또는 서브 세트의 삭제 영역은 가장 인접한 심볼을 서로 둘씩 분리시키는 중심 라인상에 중심을 두고 있는 폭 2a의 삭제 대역에 의해 형성되어 있는 것을 특징으로 하는 다중단 디코더.
제4항에 있어서, 적어도 하나의 단은 각진 삭제 섹터로 동작하고 적어도 하나의 다른 단은 삭제 대역으로 동작하는 것을 특징으로 하는 다중단 디코더.
제4항에 있어서, 적어도 하나의 단은 각진 삭제 섹터로 그리고 원점에 중심을 둔 일정한 진폭의 삭제영역으로 동시에 동작하는 것을 특징으로 하는 다중단 디코더.
제5항에 있어서, 적어도 하나의 단은 각진 삭제 섹터로 동작하고 적어도 하나의 다른 단은 삭제 대역으로 동작하는 것을 특징으로 하는 다중단 디코더.
제5항에 있어서, 적어도 하나의 단은 각진 삭제 섹터으로 그리고 원점에 중심을 둔 일정한 진폭의 삭제영역으로 동시에 동작하는 것을 특징으로 하는 다중단 디코더.