KR100247229B1 - Manufacturing method for a contact in a semiconductor device - Google Patents

Manufacturing method for a contact in a semiconductor device Download PDF

Info

Publication number
KR100247229B1
KR100247229B1 KR1019970008923A KR19970008923A KR100247229B1 KR 100247229 B1 KR100247229 B1 KR 100247229B1 KR 1019970008923 A KR1019970008923 A KR 1019970008923A KR 19970008923 A KR19970008923 A KR 19970008923A KR 100247229 B1 KR100247229 B1 KR 100247229B1
Authority
KR
South Korea
Prior art keywords
conductive layer
contact
contact hole
regions
layer
Prior art date
Application number
KR1019970008923A
Other languages
Korean (ko)
Other versions
KR19980073569A (en
Inventor
장현순
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970008923A priority Critical patent/KR100247229B1/en
Publication of KR19980073569A publication Critical patent/KR19980073569A/en
Application granted granted Critical
Publication of KR100247229B1 publication Critical patent/KR100247229B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

개선된 콘택구조를 가지는 반도체 장치는 제1도전형의 기판에 형성된 제2도전형의 활성영역과, 상기 활성영역의 상부와 접촉하며 제1콘택홀 영역들과 제2콘택홀 영역이 겹치는 중첩영역들 내에 형성된 스페이서 형태의 도전막과, 상기 중첩영역들 이외의 영역에서 상기 활성영역의 상부와 접촉되며 상기 제1콘택홀 영역들외부에서 상기 기판과는 절연막을 통해 격리형성된 제1도전층과, 상기 제1도전층 상부의 절연막상에 위치하며 상기 제2콘택홀 영역을 통해 수직하방으로 연장되어 상기 활성영역의 상부 및 상기 제1도전층의 측벽 그리고 상기 도전막의 노출전면과 접촉되는 제2도전층을 포함한다.A semiconductor device having an improved contact structure includes an active region of a second conductive type formed on a substrate of a first conductive type, and an overlapping region where the first contact hole regions and the second contact hole region overlap with the upper portion of the active region. A conductive film in the form of a spacer formed in each of the first and second regions, the first conductive layer being in contact with an upper portion of the active region in regions other than the overlapping regions and separated from the substrate by the insulating layer outside the first contact hole regions; A second conductive layer disposed on the insulating layer on the first conductive layer and extending vertically downward through the second contact hole region to contact the upper portion of the active region, the sidewall of the first conductive layer, and the exposed front surface of the conductive layer; Layer.

Description

개선된 콘택구조를 가지는 반도체 장치 및 콘택 형성방법Semiconductor device and contact forming method having improved contact structure

본 발명은 반도체 장치의 제조 분야에 관한 것으로, 특히 개선된 콘택구조를 가지는 반도체 장치 및 콘택 형성방법에 관한 것이다.TECHNICAL FIELD The present invention relates to the field of manufacturing semiconductor devices, and more particularly, to a semiconductor device having an improved contact structure and a method for forming a contact.

통상적으로, 스태틱램(SRAM)등과 같은 반도체 장치의 제조기술은 메모리 셀 소자의 집적도를 높여 칩 사이즈를 최소화하면서도 소자 성능을 보다 높이려는 방향으로 발전되어 왔다. 그러한 반도체 장치의 제조시 절연막에 의해 덮여져 있는 하부 도전층과 절연막의 상부에 위치할 상부 도전층을 전기적으로 연결하는 콘택작업이 필연적으로 요구된다. 콘택 작업은 절연막을 식각하여 콘택홀을 형성하는 공정과 형성된 콘택홀에 금속 또는 도전물질을 채우는 공정 및 패터닝 공정을 통상적으로 포함한다. 하부 도전층의 두께가 약 1000Å이하의 박막인 경우에 그 하부 도전층을 상부 도전층과 연결하는 콘택 작업은 양호하게 수행되기 어렵다. 왜냐하면, 상기 하부 도전층의 상부에 위치하는 절연막에 콘택홀을 형성시 식각될 콘택홀의 위치에 존재하는 하부 도전층의 부위도 절연막의 식각과 함께 식각되어 버리기 때문이다. 그러한 경우에 하부 도전층의 상부와 상부 도전층이 콘택홀을 통해 서로 연결되는 것이 아니라 하부 도전층의 측벽과 연결되는 일명 사이드 콘택 현상이 발생된다. 사이드 콘택 현상이 발생되면 상 하부 도전층간에 접촉되는 면적이 작으므로 콘택저항은 증가한다. 증가된 콘택 저항은 전류의 흐름을 증가된 저항값만큼 더 방해하므로 반도체 장치의 정상적인 동작은 보장되기 어렵다. 그러한 콘택 저항의 증가문제를 해결하기 위하여 박막의 하부 도전층을 상부 도전층과 간접적으로 연결하는 콘택기술이 본 분야에 개시되었는데, 이는 도 1에 나타나 있다.In general, manufacturing techniques of semiconductor devices, such as static RAMs (SRAM), have been developed in a direction to increase device performance while minimizing chip size by increasing the integration of memory cell devices. In manufacturing such a semiconductor device, a contact operation for electrically connecting the lower conductive layer covered by the insulating film and the upper conductive layer to be positioned over the insulating film is inevitably required. The contact operation typically includes a process of etching an insulating film to form a contact hole, a process of filling a formed contact hole with a metal or a conductive material, and a patterning process. In the case where the thickness of the lower conductive layer is about 1000 mm 3 or less, a contact operation for connecting the lower conductive layer with the upper conductive layer is difficult to be performed well. This is because a portion of the lower conductive layer existing at the position of the contact hole to be etched is also etched together with the etching of the insulating layer when the contact hole is formed in the insulating layer positioned on the lower conductive layer. In such a case, a so-called side contact phenomenon occurs in which the upper and upper conductive layers of the lower conductive layer are connected to the sidewalls of the lower conductive layer, rather than being connected to each other through the contact hole. When the side contact phenomenon occurs, the contact area between the upper and lower conductive layers is small and the contact resistance increases. Increased contact resistance further hinders the flow of current by an increased resistance value, so normal operation of the semiconductor device is difficult to ensure. In order to solve such an increase in contact resistance, a contact technology for indirectly connecting a lower conductive layer of a thin film with an upper conductive layer has been disclosed in the art, which is illustrated in FIG. 1.

도 1을 참조하면, 절연막 60의 하부에 위치한 하부 도전층 50이 기판 10상부에 형성된 도전 패드 30를 통해 상부 도전층 70과 콘택됨을 알 수 있다. 여기서, 하부 도전층 50은 제1콘택홀 C1을 통해 활성층인 상기 도전 패드 30와 콘택되어 있고 상기 도전 패드 30는 제2콘택홀 C2를 통해 상기 상부 도전층 70과 콘택됨을 알 수 있다. 상기한 콘택구조는 사이드 콘택 현상을 방지할 수 있지만, 서로 이격된 제1,2콘택홀들에 기인하여 레이아웃 면적이 커지는 문제가 있다. 또한, 도전 패드 30의 제조에 수반되는 공정이 있게 되므로 제조의 시간 및 제조공정이 증가되는 문제점이 있다.Referring to FIG. 1, it can be seen that the lower conductive layer 50 positioned below the insulating layer 60 is in contact with the upper conductive layer 70 through the conductive pad 30 formed on the substrate 10. Here, it can be seen that the lower conductive layer 50 is in contact with the conductive pad 30 which is the active layer through the first contact hole C1, and the conductive pad 30 is in contact with the upper conductive layer 70 through the second contact hole C2. The contact structure may prevent side contact, but there is a problem in that the layout area is increased due to the first and second contact holes spaced apart from each other. In addition, since there is a process involved in the manufacture of the conductive pad 30, there is a problem in that the manufacturing time and manufacturing process are increased.

따라서 본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 개선된 콘택구조를 가지는 반도체 장치 및 콘택 형성방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a semiconductor device and a method for forming a contact having an improved contact structure that can solve the above-mentioned problems.

본 발명의 다른 목적은 레이아웃의 면적을 줄이면서도 접촉저항을 감소시킬 수 있는 콘택 형성방법을 제공함에 있다.Another object of the present invention is to provide a contact forming method capable of reducing contact resistance while reducing the area of a layout.

본 발명의 또 다른 목적은 박막 콘택형성시 제조공정을 보다 간단히 할 수 있는 콘택 구조를 제공함에 있다.Another object of the present invention is to provide a contact structure that can simplify the manufacturing process when forming a thin film contact.

본 발명의 또 다른 목적은 개선된 콘택구조를 제공하여 반도체 장치의 신뢰성을 증대시킬 수 있는 방법을 제공함에 있다.It is still another object of the present invention to provide a method capable of increasing the reliability of a semiconductor device by providing an improved contact structure.

도 1은 통상적인 반도체 장치의 박막 콘택구조를 보여주는 단면도.1 is a cross-sectional view showing a thin film contact structure of a conventional semiconductor device.

도 2는 본 발명의 실시예에 따라 제조된 반도체 장치의 콘택구조를 보여주는 단면도.2 is a cross-sectional view showing a contact structure of a semiconductor device manufactured according to an embodiment of the present invention.

도 3 내지 도 6은 도 2내의 콘택구조를 제조하는 공정순서를 보여주는 단면도들.3 to 6 are cross-sectional views illustrating a process sequence for manufacturing the contact structure in FIG.

상기의 목적을 달성하기 위해, 본 발명에 따르는 반도체 장치는, 제1도전형의 기판에 형성된 제2도전형의 활성영역과, 상기 활성영역의 상부와 접촉하며 제1콘택홀 영역들과 제2콘택홀 영역이 겹치는 중첩영역들 내에 형성된 스페이서 형태의 도전막과, 상기 중첩영역들 이외의 영역에서 상기 활성영역의 상부와 접촉되며 상기 제1콘택홀 영역들외부에서 상기 기판과는 절연막을 통해 격리형성된 제1도전층과, 상기 제1도전층 상부의 절연막상에 위치하며 상기 제2콘택홀 영역을 통해 수직하방으로 연장되어 상기 활성영역의 상부 및 상기 제1도전층의 측벽 그리고 상기 도전막의 노출전면과 접촉되는 제2도전층을 포함하는 것을 특징으로 한다.In order to achieve the above object, the semiconductor device according to the present invention, the active region of the second conductive type formed on the substrate of the first conductive type, the first contact hole regions and the second contact with the upper portion of the active region A conductive film in the form of a spacer formed in overlapping regions where the contact hole regions overlap, and contacting an upper portion of the active region in regions other than the overlapping regions, and separating the substrate from the first contact hole regions through an insulating film. A first conductive layer formed on the first conductive layer and an insulating layer formed over the first conductive layer and extending vertically downward through the second contact hole region to expose the upper portion of the active region, sidewalls of the first conductive layer, and the conductive layer; And a second conductive layer in contact with the front surface.

또한, 반도체 장치의 콘택 형성방법은, 제1도전형의 기판 일표면에 제2도전형의 불순물 이온들을 주입하여 활성영역을 형성하는 단계와, 상기 활성영역의 상부 및 상기 활성영역이 존재하지않은 상기 기판상부에 절연막을 도포 후 상기 절연막의 일부영역들을 동시에 식각하여 제1콘택홀 영역들을 형성하는 단계와, 상기 제1콘택홀 영역들의 내부 및 상기 절연막의 나머지 영역의 상부에 대체로 박막의 하부 도전층을 이룰 물질을 전체적으로 도포 후 패터닝하여 상기 하부 도전층을 형성하는 단계와, 상기 하부 도전층이 형성된 층 구조위에 층간 절연막을 전체적으로 도포 후 상기 층간 절연막의 일부 및 상기 하부 도전층의 일부를 식각하여 상기 활성영역의 상부와 접촉되며 상기 제1콘택홀 영역들과 이루어질 제2콘택홀 영역이 겹치는 중첩영역들 내에 스페이서 형태의 도전막이 형성되도록 하는 상기 제2콘택홀 영역을 형성하는 단계와, 상기 제2콘택홀 영역의 내부 및 상기 층간 절연막의 상부에 금속물질을 도포 후 패터닝하여 상기 제1도전층 상부의 절연막상에 위치하며 상기 제2콘택홀 영역을 통해 수직하방으로 연장되어 상기 활성영역의 상부 및 상기 제1도전층의 측벽 그리고 상기 도전막의 노출전면과 접촉되는 제2도전층을 형성하는 단계를 포함한다.The method of forming a contact of a semiconductor device may include forming an active region by implanting impurity ions of a second conductive type into one surface of a substrate of the first conductive type, and having an upper portion of the active region and no active region present. Forming an first contact hole region by simultaneously etching the partial regions of the insulating layer after coating an insulating layer on the substrate, and forming a lower conductive portion of the thin film on the inside of the first contact hole regions and on the remaining region of the insulating layer. Forming a lower conductive layer by applying and patterning a material to form a layer as a whole, and applying an interlayer insulating layer on the layer structure on which the lower conductive layer is formed, and then etching a part of the interlayer insulating layer and a part of the lower conductive layer. In overlapping regions in contact with an upper portion of the active region and overlapping the second contact hole regions to be formed with the first contact hole regions Forming a second contact hole region to form a spacer-type conductive film, and coating and patterning a metal material on the inside of the second contact hole region and on the interlayer insulating layer to insulate the upper portion of the first conductive layer. Forming a second conductive layer on the film and extending vertically downward through the second contact hole region to contact the upper portion of the active region, the sidewall of the first conductive layer, and the exposed front surface of the conductive layer; .

이하에서는 본 발명의 바람직한 실시예에 따른 콘택구조 및 그의 제조방법이 첨부된 도면과 함께 설명될 것이다. 첨부된 도면들내에서 서로 동일한 층은 비록 다른 도면들내에 도시되었다 하더라도 이해의 편의를 위해서 동일 내지 유사한 참조부호로 라벨링된다. 다음의 설명에서는 본 발명의 보다 철저한 이해를 제공하기 위해 특정한 상세들이 예를들어 한정되고 자세하게 설명된다. 그러나, 당해 기술분야에 통상의 지식을 가진 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 상기한 설명에 의해서만 실시될 수 있을 것이다. 또한, 본 분야에 너무나 잘 알려진 제조공정의 특성, 그리고 물성적인 동작들은 본 발명의 요지를 모호하지 않게 하기 위해 상세히 설명하지 않는다.Hereinafter, a contact structure and a method of manufacturing the same according to a preferred embodiment of the present invention will be described with the accompanying drawings. The same layers as each other in the accompanying drawings are labeled with the same or similar reference numerals for ease of understanding, although shown in the other figures. In the following description, specific details are set forth by way of example and in detail in order to provide a more thorough understanding of the present invention. However, for those skilled in the art, the present invention may be practiced only by the above description without these details. In addition, the characteristics and physical operations of manufacturing processes so well known in the art are not described in detail in order not to obscure the subject matter of the present invention.

이하의 설명에서는 본 발명의 바람직한 일 실시예가 예를들어 한정되고 첨부된 도면을 위주로 예를들어 설명될 것이다.In the following description, a preferred embodiment of the present invention will be described by way of example only and with reference to the accompanying drawings.

도 2에는 본 발명의 실시예에 따라 제조된 콘택 구조를 가지는 반도체 장치의 단면도가 도시된다. 먼저, 도 2를 참조하면, 제1도전형 예컨대 피형(P Type)의 기판 10에는 제2도전형 예컨대 엔형의 활성영역 100이 형성되고, 상기 활성영역 100의 상부 일부에는 도전막 52이 형성된다. 상기 도전막 52은 도 4의 제1콘택홀 영역들 C1과 도 6의 제2콘택홀 영역 C2이 겹치는 중첩영역들 내에 스페이서 라인 형태로 되어 있다. 제1도전층 50은 상기 중첩영역들 이외의 영역에서 상기 활성영역 100의 상부와 접촉되며, 상기 제1콘택홀 영역들 외부에서 상기 기판 10과는 절연막 20을 통해 격리되어 있다. 따라서, 제2콘택홀 영역 C2에 형성되는 제2도전층 70은 상기 제1도전층 50 상부의 절연막 60상에 위치하되, 상기 제2콘택홀 영역을 통해 수직하방으로 연장되어, 상기 활성영역 100의 상부 및 상기 제1도전층 50의 측벽 그리고 상기 도전막 52의 노출전면과 접촉되는 형태로 된다. 이 구조에 따라, 레이아웃의 면적은 줄어들고 접촉저항은 감소된다.2 is a cross-sectional view of a semiconductor device having a contact structure manufactured according to an embodiment of the present invention. First, referring to FIG. 2, an active region 100 of a second conductive type such as an N-type is formed on a substrate 10 of a first conductive type, eg, P type, and a conductive film 52 is formed on a portion of the upper portion of the active region 100. . The conductive layer 52 has a spacer line shape in overlapping regions where the first contact hole regions C1 of FIG. 4 and the second contact hole region C2 of FIG. 6 overlap. The first conductive layer 50 is in contact with the upper portion of the active region 100 in regions other than the overlapping regions, and is separated from the substrate 10 through the insulating layer 20 outside the first contact hole regions. Accordingly, the second conductive layer 70 formed in the second contact hole region C2 is positioned on the insulating layer 60 on the first conductive layer 50, and extends vertically downward through the second contact hole region to form the active region 100. In contact with the upper side of the first sidewall and the sidewall of the first conductive layer 50 and the exposed front surface of the conductive layer 52. According to this structure, the area of the layout is reduced and the contact resistance is reduced.

그러면, 이하에서는 어떠한 제조방법으로 도 2와 같은 일예 구조가 만들어지는가를 도 3 내지 도 6를 참조하여 상세히 설명한다. 도 3 내지 도 6은 도 2내의 콘택구조를 제조하는 공정순서를 보여주는 단면도들이다. 설명의 편의상, 제1콘택홀 영역들 C1과 제2콘택홀 영역 C2이라는 용어가 사용되었으나, 영역들의 개수는 이에 한정되지 않고 증감될 수 있다.Next, with reference to Figures 3 to 6 will be described in detail how an example structure as shown in Figure 2 by the manufacturing method. 3 to 6 are cross-sectional views illustrating a process sequence for manufacturing the contact structure in FIG. 2. For convenience of description, the terms of the first contact hole regions C1 and the second contact hole region C2 are used, but the number of regions may be increased or decreased.

도 3은 제1도전형의 기판 10의 일표면에 제2도전형의 불순물 이온들을 주입하여 활성영역 100을 형성한 것을 보여준다. 상기 기판 10이 피형의 기판이라면 상기 영역 100은 엔형이 된다. 이온 도우핑은 환경은 통상적인 이온 주입공정과 동일하게 하여도 무방하다. 여기서, 본 실시예에서는 종래와 같이 도전 패드층을 형성하고 이를 패터닝하는 공정이 불필요하다는 것을 알 수 있게 된다.FIG. 3 shows that the active region 100 is formed by implanting impurity ions of the second conductivity type into one surface of the substrate 10 of the first conductivity type. If the substrate 10 is a substrate, the region 100 has a yen shape. In ion doping, the environment may be the same as a conventional ion implantation process. Here, in the present embodiment, it can be seen that the process of forming and patterning the conductive pad layer as in the prior art is unnecessary.

도 4에는 상기 활성영역 100의 상부 및 상기 활성영역이 존재하지 않는 상기 기판 10상부에 절연막 20을 도포 후, 마스크를 덮고 상기 절연막 20의 일부영역들을 동시에 식각하여 제1콘택홀 영역들 C1을 형성하는 공정이 도시된다. 이 경우에 상기 마스크로서 포토레지스트등을 사용할 수 있으며, 이방성 식각이 이루어지는 에칭공정을 사용하면 좋다.In FIG. 4, after the insulating film 20 is coated on the upper portion of the active region 100 and on the substrate 10 where the active region does not exist, the first contact hole regions C1 are formed by covering a mask and simultaneously etching some regions of the insulating layer 20. The process of doing is shown. In this case, a photoresist or the like may be used as the mask, and an etching process in which anisotropic etching is performed may be used.

도 5에는 상기 제1콘택홀 영역들 C1의 내부 및 상기 절연막 20의 나머지 영역의 상부에 대체로 박막의 하부 도전층을 이룰 물질을 전체적으로 도포 후 패터닝하여, 상기 제1도전층인 하부 도전층 50을 형성하는 공정단계가 나타나 있다. 여기서, 상기 제1도전층 50은 약 1000Å 정도의 두께를 가지는 폴리실리콘막이다. 이는 에스램의 고저항 또는 박막 트랜지스터의 일부로서 사용될 수 있다.5, the lower conductive layer 50 serving as the first conductive layer is formed by coating and patterning a material that will generally form a lower conductive layer of a thin film on the inside of the first contact hole regions C1 and on the remaining region of the insulating layer 20. The process steps to form are shown. Here, the first conductive layer 50 is a polysilicon film having a thickness of about 1000 GPa. It can be used as part of high resistance or thin film transistors of SRAM.

도 6에는 상기 하부 도전층 50이 형성된 층 구조위에 층간 절연막 60을 전체적으로 도포 후, 상기 층간 절연막 60의 일부 및 상기 하부 도전층 50의 일부를 식각하여, 상기 활성영역 100의 상부와 접촉되며 상기 제1콘택홀 영역들과 이루어질 제2콘택홀 영역 C2이 겹치는 중첩영역들 내에 스페이서 형태의 도전막 52이 형성되도록 하는 상기 제2콘택홀 영역 C2을 형성하는 공정단계가 나타나 있다. 상기 도전막 52은 상기 제1도전층 50의 일부가 식각되어 형성된 것이다.6, after the interlayer insulating film 60 is entirely coated on the layer structure on which the lower conductive layer 50 is formed, a portion of the interlayer insulating film 60 and a portion of the lower conductive layer 50 are etched to contact the upper portion of the active region 100. A process step of forming the second contact hole region C2 is formed in the overlapping regions where the first contact hole regions and the second contact hole region C2 overlapping each other are formed. The conductive layer 52 is formed by etching a portion of the first conductive layer 50.

이후에, 상기 제2콘택홀 영역의 내부 및 상기 층간 절연막 60의 상부에 금속물질을 도포 후 패터닝하여, 상기 제1도전층 상부의 절연막상에 위치하며 상기 제2콘택홀 영역을 통해 수직하방으로 연장되어 상기 활성영역의 상부 및 상기 제1도전층의 측벽 그리고 상기 도전막의 노출전면과 접촉되는 상부 도전층인 제2도전층을 형성하는 단계를 거치면 도 2의 구조가 완성된다.Subsequently, a metal material is applied to the inside of the second contact hole region and the upper portion of the interlayer insulating layer 60, and then patterned to be positioned on the insulating layer above the first conductive layer and vertically downward through the second contact hole region. The structure of FIG. 2 is completed by forming a second conductive layer, which is an upper conductive layer that extends to contact the upper surface of the active region, the sidewall of the first conductive layer, and the exposed front surface of the conductive layer.

상기한 바와 같은 본 발명에 따르면, 레이아웃의 면적을 줄이면서도 접촉저항을 감소시키는 효과가 있다. 또한, 박막 콘택형성시 제조공정을 보다 간단히 할 수 있는 이점이 있으며, 개선된 콘택구조를 제공하여 반도체 장치의 신뢰성을 증대시킬 수 있는 장점이 있다.According to the present invention as described above, there is an effect of reducing the contact resistance while reducing the area of the layout. In addition, there is an advantage to simplify the manufacturing process when forming a thin film contact, there is an advantage to increase the reliability of the semiconductor device by providing an improved contact structure.

상기한 본 발명은 도면을 중심으로 예를들어 설명되고 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.Although the above-described invention has been described and limited by way of example with reference to the drawings, the same will be apparent to those skilled in the art that various changes and modifications can be made without departing from the spirit of the invention.

Claims (10)

반도체 장치의 콘택 구조에 있어서:In the contact structure of a semiconductor device: 제1도전형의 기판에 형성된 제2도전형의 활성영역과;An active region of the second conductive type formed on the substrate of the first conductive type; 상기 활성영역의 상부와 접촉하며 제1콘택홀 영역들과 제2콘택홀 영역이 겹치는 중첩영역들 내에 형성된 스페이서 형태의 도전막과;A conductive film in the form of a spacer in contact with an upper portion of the active region and formed in overlapping regions where first and second contact hole regions overlap with each other; 상기 중첩영역들 이외의 영역에서 상기 활성영역의 상부와 접촉되며 상기 제1콘택홀 영역들외부에서 상기 기판과는 절연막을 통해 격리형성된 제1도전층과;A first conductive layer in contact with an upper portion of the active region in regions other than the overlapping regions and separated from the substrate by an insulating film outside the first contact hole regions; 상기 제1도전층 상부의 절연막상에 위치하며 상기 제2콘택홀 영역을 통해 수직하방으로 연장되어, 상기 활성영역의 상부 및 상기 제1도전층의 측벽 그리고 상기 도전막의 노출전면과 접촉되는 제2도전층을 포함하여 이루어짐을 특징으로 하는 콘택구조.A second layer disposed on the insulating layer on the first conductive layer and extending vertically downward through the second contact hole region to contact the upper portion of the active region, the sidewall of the first conductive layer, and the exposed front surface of the conductive layer; A contact structure comprising a conductive layer. 제1항에 있어서, 상기 제1도전층은 약 1000Å 정도의 두께를 가지는 폴리실리콘막임을 특징으로 하는 콘택구조.The contact structure of claim 1, wherein the first conductive layer is a polysilicon film having a thickness of about 1000 GPa. 제2항에 있어서, 상기 도전막은 상기 제1도전층의 일부로써 형성된 것임을 특징으로 하는 콘택구조.The contact structure as claimed in claim 2, wherein the conductive film is formed as part of the first conductive layer. 제3항에 있어서, 상기 제2도전층은 금속재질의 막임을 특징으로 하는 콘택구조.The contact structure as claimed in claim 3, wherein the second conductive layer is a metal film. 반도체 장치의 콘택 형성방법에 있어서:In a contact forming method of a semiconductor device: 제1도전형의 기판 일표면에 제2도전형의 불순물 이온들을 주입하여 활성영역을 형성하는 단계와;Implanting impurity ions of the second conductivity type into one surface of the substrate of the first conductivity type to form an active region; 상기 활성영역의 상부 및 상기 활성영역이 존재하지않은 상기 기판상부에 절연막을 도포 후, 상기 절연막의 일부영역들을 동시에 식각하여 제1콘택홀 영역들을 형성하는 단계와;Applying an insulating film on the upper portion of the active region and on the substrate in which the active region does not exist, and then etching the partial regions of the insulating layer at the same time to form first contact hole regions; 상기 제1콘택홀 영역들의 내부 및 상기 절연막의 나머지 영역의 상부에 대체로 박막의 하부 도전층을 이룰 물질을 전체적으로 도포 후 패터닝하여, 상기 하부 도전층을 형성하는 단계와;Forming a lower conductive layer by coating and patterning a material generally forming a lower conductive layer of a thin film on the inside of the first contact hole regions and on the remaining region of the insulating layer; 상기 하부 도전층이 형성된 층 구조위에 층간 절연막을 전체적으로 도포 후 상기 층간 절연막의 일부 및 상기 하부 도전층의 일부를 식각하여, 상기 활성영역의 상부와 접촉되며 상기 제1콘택홀 영역들과 이루어질 제2콘택홀 영역이 겹치는 중첩영역들 내에 스페이서 형태의 도전막이 형성되도록 하는 상기 제2콘택홀 영역을 형성하는 단계와;A second layer of the interlayer insulating layer is formed on the layer structure on which the lower conductive layer is formed, and then a portion of the interlayer insulating layer and a portion of the lower conductive layer are etched to contact the upper portion of the active region and to be formed with the first contact hole regions. Forming the second contact hole region in which a conductive film in a spacer form is formed in overlapping regions where the contact hole regions overlap; 상기 제2콘택홀 영역의 내부 및 상기 층간 절연막의 상부에 금속물질을 도포 후 패터닝하여, 상기 하부 도전층 상부의 절연막상에 위치하며 상기 제2콘택홀 영역을 통해 수직하방으로 연장되어 상기 활성영역의 상부 및 상기 하부 도전층의 측벽 그리고 상기 도전막의 노출전면과 접촉되는 상부 도전층을 형성하는 단계를 포함함을 특징으로 하는 방법.A metal material is applied to the inside of the second contact hole region and the upper portion of the interlayer insulating layer, and then patterned. The metal material is positioned on the insulating layer on the lower conductive layer and extends vertically downward through the second contact hole region. Forming an upper conductive layer in contact with the upper and lower sidewalls of the lower conductive layer and the exposed front surface of the conductive film. 제5항에 있어서, 상기 하부 도전층은 약 1000Å 정도의 두께를 가지는 폴리실리콘막임을 특징으로 하는 방법.The method of claim 5, wherein the lower conductive layer is a polysilicon film having a thickness of about 1000 GPa. 제5항에 있어서, 상기 도전막은 상기 하부 도전층의 일부로써 형성된 것임을 특징으로 하는 방법.The method of claim 5, wherein the conductive film is formed as part of the lower conductive layer. 제5항에 있어서, 상기 상부 도전층은 알루미늄 재질의 막임을 특징으로 하는 방법.The method of claim 5, wherein the upper conductive layer is an aluminum film. 제5항에 있어서, 상기 제1도전형이 피형인 경우에 상기 제2도전형은 엔형임을 특징으로 하는 방법.6. The method of claim 5, wherein the second conductivity type is a Y-type when the first conductivity type is a blood type. 스태틱램 반도체 장치의 콘택 형성방법에 있어서:In the method for forming a contact of a static RAM semiconductor device: 기판에 형성된 활성영역의 상부와 접촉되고 제1콘택홀 영역들과 제2콘택홀 영역이 겹치는 중첩영역들 내에 스페이서 라인 형태의 도전막을 이용하여, 상기 중첩영역들 이외의 영역에서 상기 활성영역의 상부와 접촉되며 상기 제1콘택홀 영역들외부에서 상기 기판과는 절연막을 통해 격리형성된 제1도전층을 층간절연막상의 제2도전층과 콘택함을 특징으로 하는 방법.By using a conductive film in the form of a spacer line in overlapping regions where the first contact hole regions and the second contact hole regions overlap with the upper portion of the active region formed on the substrate, the upper portion of the active region in regions other than the overlapping regions And contacting the first conductive layer in contact with the second conductive layer on the interlayer insulating film, the first conductive layer being in contact with the substrate and formed insulated from the substrate through the insulating film outside the first contact hole regions.
KR1019970008923A 1997-03-17 1997-03-17 Manufacturing method for a contact in a semiconductor device KR100247229B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970008923A KR100247229B1 (en) 1997-03-17 1997-03-17 Manufacturing method for a contact in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970008923A KR100247229B1 (en) 1997-03-17 1997-03-17 Manufacturing method for a contact in a semiconductor device

Publications (2)

Publication Number Publication Date
KR19980073569A KR19980073569A (en) 1998-11-05
KR100247229B1 true KR100247229B1 (en) 2000-09-01

Family

ID=19499893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008923A KR100247229B1 (en) 1997-03-17 1997-03-17 Manufacturing method for a contact in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100247229B1 (en)

Also Published As

Publication number Publication date
KR19980073569A (en) 1998-11-05

Similar Documents

Publication Publication Date Title
US5780333A (en) Method of fabricating an analog semiconductor device having a salicide layer
KR0179799B1 (en) Semiconductor device
KR920004541B1 (en) Contact forming method using etching barrier
US4877750A (en) Method of fabricating a trench capacitor cell for a semiconductor memory device
JP3114931B2 (en) Semiconductor device having conductor plug and method of manufacturing the same
US5682059A (en) Semiconductor device including anti-fuse element and method of manufacturing the device
KR100526059B1 (en) Method of forming self-aligned contact in fabricating semiconductor devices
US5285110A (en) Interconnection structure in semiconductor device
US5390144A (en) Semiconductor memory
KR100247229B1 (en) Manufacturing method for a contact in a semiconductor device
US5773310A (en) Method for fabricating a MOS transistor
US20040147076A1 (en) Method for fabrication a flash memory device self-aligned contact
JPS63164359A (en) Butting contact structure with reduced area and method of providing the same
KR20000007644A (en) Fabricating method of nor flash memory device
KR100372635B1 (en) Interconnections in semiconductor devices and fabricating method thereof
KR100266279B1 (en) A method of fabricating semiconductor memory
US6175132B1 (en) Semiconductor memory device and method of fabricating the same
JPH1050950A (en) Manufacture of semiconductor integrated circuit device
US6710381B1 (en) Memory device structure with composite buried and raised bit line
US20020025635A1 (en) Method for fabricating connection structure between segment transistor and memory cell region of flash memory device
KR100202198B1 (en) Self align contact fabrication method
KR0144922B1 (en) Manufacturing method of high density semiconductor memory device
KR100349345B1 (en) Bit line in a semiconductor device and fabricating method thereof
KR100293715B1 (en) Manufacturing method of highly integrated semiconductor memory device
KR100403326B1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee