KR100247058B1 - Receiving apparatus including diversity combining circuit in cdma cellular phone - Google Patents

Receiving apparatus including diversity combining circuit in cdma cellular phone Download PDF

Info

Publication number
KR100247058B1
KR100247058B1 KR1019970074152A KR19970074152A KR100247058B1 KR 100247058 B1 KR100247058 B1 KR 100247058B1 KR 1019970074152 A KR1019970074152 A KR 1019970074152A KR 19970074152 A KR19970074152 A KR 19970074152A KR 100247058 B1 KR100247058 B1 KR 100247058B1
Authority
KR
South Korea
Prior art keywords
voice data
data
bit rate
transmission bit
voice
Prior art date
Application number
KR1019970074152A
Other languages
Korean (ko)
Other versions
KR19990054341A (en
Inventor
이흥직
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970074152A priority Critical patent/KR100247058B1/en
Publication of KR19990054341A publication Critical patent/KR19990054341A/en
Application granted granted Critical
Publication of KR100247058B1 publication Critical patent/KR100247058B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions

Abstract

가.청구범위에 기재된 발명이 속한 기술분야The technical field to which the invention described in the claims belongs.

코드분할 다원접속방식 통신시스템에서 디지털 셀룰라 단말기의 수신장치에 관한 것이다.A receiver for a digital cellular terminal in a code division multiple access communication system.

나.발명이 해결하려고 하는 기술적 과제B. Technical problem to be solved

기지국으로부터 가변 전송비트율로 전송되는 음성데이터의 복조율을 높일 수 있는 디지털 셀룰라 단말기의 수신장치를 제공한다.Provided is a receiver of a digital cellular terminal capable of increasing a demodulation rate of voice data transmitted at a variable transmission bit rate from a base station.

다.발명의 해결방법의 요지C. Summary of the Solution

코드분할 다원접속방식 통신시스템에서 디지털 셀룰라 단말기의 수신장치에 있어서, 디인터리버와 비터비복호화부 사이에 연결되어 기지국으로부터 가변 전송비트율로 전송되는 음성데이터를 전송비트율에 따라 다이버시티 컴바이닝하는 회로를 포함하여 구성함을 특징으로 한다.In a receiver of a digital cellular terminal in a code division multiple access communication system, a circuit for diversity combining voice data transmitted between a deinterleaver and a Viterbi decoder and transmitted from a base station at variable transmission bit rates according to transmission bit rates. It is characterized by including the configuration.

라.발명의 중요한 용도D. Significant Uses of the Invention

코드분할 다원접속방식 시스템의 디지털 셀룰라 단말기에 이용한다.Used in digital cellular terminals of code division multiple access system.

Description

코드분할 다원접속방식 통신시스템의 단말기에서 다이버시티 컴바이닝 회로를 구비한 수신장치Receiving device with diversity combining circuit in terminal of code division multiple access communication system

본 발명은 코드분할 다원접속(Code Division Multiple Access: 이하 "CDMA"라 함)방식을 이용하는 디지털 셀룰라 통신시스템의 단말기에 관한 것으로, 특히 가변 전송비트율로 전송되는 음성데이터를 처리하는 단말기 수신장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a terminal of a digital cellular communication system using a code division multiple access (CDMA) scheme, and more particularly to a terminal receiver for processing voice data transmitted at a variable bit rate. will be.

도 1은 종래기술에 따른 CDMA방식 셀룰라 통신시스템의 단말기의 수신장치에 대한 블록 구성을 도시한 것이다. 상기 도 1을 참조하면 기지국으로부터 가변 전송비트율로 전송되는 음성데이터는 복조부(100)로 인가되고 복조부(100)는 상기 음성데이터를 복조하여 데이터(BSD)를 출력한다. 상기 데이터(BSD)는 디인터리버(102)에 의해 디인터리빙되어 데이터(PD)로서 출력되고 채널복호화부인 비터비복호화부(104)에 의해 복호화처리되어 데이터(DD)로서 출력된다. 그러면 제어부(106)는 상기 복호화된 데이터(DD)를 순환여유검사(Cyclic Redundancy Check: CRC)하여 CRC에러의 유무를 검출하고, CRC에러의 유무에 따라 해당되는 데이터를 선택하여 데이터(BRD)로서 음성복호화부(108)로 제공한다. 그러면 음성복호화부(108)는 제공된 데이터(BRD)를 음성정보로서 복원한다.1 is a block diagram of a receiver of a terminal of a CDMA cellular communication system according to the prior art. Referring to FIG. 1, voice data transmitted from a base station at a variable transmission bit rate is applied to a demodulator 100, and the demodulator 100 demodulates the voice data and outputs data BSD. The data BSD is deinterleaved by the deinterleaver 102 to be output as the data PD, decoded by the Viterbi decoder 104 which is a channel decoder, and output as data DD. Then, the control unit 106 detects the presence or absence of a CRC error by performing a cyclic redundancy check (CRC) on the decoded data DD, selects the corresponding data according to the presence or absence of the CRC error, and as a data BRD. Provided to the voice decoding unit 108. The voice decoding unit 108 then restores the provided data BRD as voice information.

그리고 상기와 같은 CDMA방식 셀룰라 통신시스템은 사용자 용량을 증가시키기 위해 가변 전송비트율로 음성데이터를 전송하고 있다. 즉 사용자의 통화중 음성신호 성분이 많은 때에는 높은 전송비트율로 전송하고, 음성신호 성분이 적은 때에는 낮은 전송비트율로 전송한다.The CDMA cellular communication system transmits voice data at a variable transmission bit rate to increase user capacity. That is, when there are many voice signal components in a user's call, it transmits at high transmission bit rate, and when there are few voice signal components, it transmits at low transmission bit rate.

그런데 상기와 같이 사용자 용량 증가를 위해 가변 전송비트율로 전송되는 음성데이터중 낮은 전송비트율로 전송되는 음성데이터는 그 낮은 전송비트율에 비례하여 신호 전력이 줄여져서 전송되기 때문에 수신시 복조될 때 복조율이 떨어지는 문제점이 있었다.However, since the voice data transmitted at the lower transmission bit rate among the voice data transmitted at the variable transmission bit rate to increase the user capacity is transmitted with reduced signal power in proportion to the low transmission bit rate, the demodulation rate at the time of demodulation upon reception is increased. There was a problem falling.

상술한 바와 같이 종래에는 낮은 전송비트율로 전송되는 음성데이터는 그 낮은 전송비트율에 비례하여 신호 전력이 줄여져서 전송되기 때문에 수신시 복조될 때 복조율이 떨어지는 문제점이 있었다.As described above, since the voice data transmitted at a low transmission bit rate is transmitted with reduced signal power in proportion to the low transmission bit rate, there is a problem that the demodulation rate is lowered when demodulated at the time of reception.

따라서 본 발명의 목적은 낮은 전송비트율로 전송되는 음성데이터를 복조시 복조율을 높일 수 있는 단말기의 수신장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a receiver of a terminal which can increase the demodulation rate when demodulating voice data transmitted at a low transmission bit rate.

도 1은 통상적인 코드분할 다원접속 셀룰라 통신시스템의 단말기의 수신장치에 대한 블록 구성도,1 is a block diagram of a receiver of a terminal of a conventional code division multiple access cellular communication system;

도 2는 본 발명의 실시 예에 따른 코드분할 다원접속 셀룰라 통신시스템의 단말기의 수신장치에 대한 블록 구성도,2 is a block diagram illustrating a receiving device of a terminal of a code division multiple access cellular communication system according to an embodiment of the present invention;

도 3은 본 발명의 실시 예에 따라 단말기의 수신장치에 구비된 다이버시티 컴바이닝회로의 상세 회로도.3 is a detailed circuit diagram of a diversity combining circuit provided in a receiver of a terminal according to an exemplary embodiment of the present invention.

상술한 목적을 달성하기 위한 본 발명은 CDMA방식 통신시스템에서 디지털 셀룰라 단말기의 수신장치에 있어서, 디인터리버와 비터비복호화부 사이에 연결되어 기지국으로부터 가변 전송비트율로 전송되는 음성데이터를 전송비트율에 따라 다이버시티 컴바이닝(Diversity Combining)하는 회로를 포함하여 구성함을 특징으로 한다.The present invention for achieving the above object is a receiver of a digital cellular terminal in a CDMA communication system, the voice data transmitted between the deinterleaver and the Viterbi decoder and transmitted from the base station at a variable transmission bit rate according to the transmission bit rate It is characterized by including a circuit for diversity combining (Diversity Combining).

이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 구체적인 처리 흐름과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Many specific details are set forth in the following description and in the accompanying drawings to provide a more general understanding of the invention. It will be apparent to those skilled in the art that the present invention may be practiced without these specific details. And a detailed description of known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.

도 2는 본 발명의 실시 예에 따른 낮은 전송비트율로 전송된 음성데이터를 다이버시티 컴바이닝하는 CDMA방식 셀룰라 통신시스템 단말기의 수신장치 블록 구성을 도시한 것이다. 상기 도 2를 참조하면 본 발명의 실시 예에 따른 낮은 전송비트율로 전송된 음성데이터를 다이버시티 컴바이닝하는 CDMA방식 셀룰라 통신시스템 단말기의 수신장치는 상기 도 1의 블록 구성에 다이버시티 컴바이닝 회로(110)를 부가하여 구성된다. 상기 다이버시티 컴바이닝 회로(110)는 낮은 비트율의 음성데이터가 전송되는 경우에는 상기 음성데이터를 상기 음성데이터의 전송비트율에 따라 미리 설정된 적절한 횟수만큼 컴바이닝 함으로써 상기 음성데이터의 신호 전력이 일정 레벨 이상되도록하여 복조율을 높인다.2 is a block diagram illustrating a receiver block of a CDMA cellular communication system terminal for diversity combining voice data transmitted at a low transmission bit rate according to an exemplary embodiment of the present invention. Referring to FIG. 2, a receiver of a CDMA cellular communication system terminal for diversity combining voice data transmitted at a low transmission bit rate according to an embodiment of the present invention is a diversity combining circuit according to the block configuration of FIG. 110) is added. The diversity combining circuit 110 combines the voice data by a predetermined number of times according to the transmission bit rate of the voice data when the voice data of a low bit rate is transmitted. Increase the demodulation rate.

상기 다이버시티 컴바이닝 회로(110)의 상세 회로도를 도 3에 도시하였다. 상기 도 3을 참조하여 다이버시티 컴바이닝 회로(110)의 동작을 상세히 설명하면 하기와 같다.A detailed circuit diagram of the diversity combining circuit 110 is shown in FIG. 3. The operation of the diversity combining circuit 110 will be described in detail with reference to FIG. 3.

먼저 상기 디인터리버(102)로부터 출력된 복조부(100)를 통해 8비트로 소프트 결정(Soft Decision)된 데이터(PD)는 최대 64kbps에서 32kbps, 16kbps, 8kbps의 가변 전송비트율로 전송된 음성데이터라고 가정하고 상기 64kbps를 기준 전송비트율로 한다. 따라서 상기 다이버시티 컴바이닝 회로(110)에서 64kbps의 음성데이터는 컴바이닝되지 않고 그대로 출력되고 32kbps, 16kbps, 8kbps의 음성데이터는 각각 2번, 4번, 8번 컴바이닝된 후 출력되어 비터비복호화부(104)로 입력된다. 이제 상기 디인터리버(102)로부터 출력되는 음성데이터의 전송비트율이 8kbps인 경우를 예를 들어 상기 다이버시티 컴바이닝 회로(110)의 동작을 상세히 설명한다.First, it is assumed that data PD, which is softly determined to 8 bits through the demodulator 100 output from the deinterleaver 102, is voice data transmitted at a variable transmission bit rate of 32 kbps, 16 kbps, or 8 kbps at a maximum of 64 kbps. The 64 kbps is used as the reference transmission bit rate. Thus, the diversity combining circuit 110 outputs 64 kbps of audio data as it is without being combined, and 32 kbps, 16 kbps, and 8 kbps of audio data are combined twice, four times, and eight times, and then output. It is input to the unit 104. The operation of the diversity combining circuit 110 will now be described in detail, for example, when the transmission bit rate of the voice data output from the deinterleaver 102 is 8 kbps.

먼저 상기 디인터리버(102)로부터 출력되는 8kbps의 음성데이터는 제1래치(Latch)(300)에 저장되어 쓰기 가능신호(이하 "wr_n"라 함)가 입력될 때 가산기(302)의 한 입력단(a)으로 입력된다. 이때 상기 가산기(302)의 다른 한 입력단(b)으로는 멀티플렉서(Multiplexer)(304)로부터 초기데이터인 "0"비트의 데이터가 입력되는데 상기 음성데이터는 상기 "0"비트의 데이터와 가산기(302)에서 더해진후 출력된다. 이때 상기 가산기(302)로부터 출력되는 음성데이터는 상기에서 알 수 있듯이 원래의 음성데이터가 된다. 그리고 음성데이터는 저장 신호(이하 "acc_n"라 함)가 입력 될 때 제2래치(306)에 저장된다. 상기 acc_n신호는 64kbps 구간마다 한 클럭 구간동안 논리 "로우"를 유지하는 신호이다. 이어 상기 제2래치(306)에 저장된 음성데이터는 다시 멀티플렉서(304)의 한 입력단(c)으로 입력되고, 선택 신호(이하 "flush_acc_n"라 함)가 입력될 때 상기 멀티플렉서(304)로부터 출력되어 가산기(302)의 한 입력단(b)으로 입력된다. 이에 따라 상기 8kbps의 음성데이터는 가산기(302)에서 8kbps의 음성데이터 심볼끼리 가산동작이 이루어지며 acc_n신호가 8번 인에이블 됨에 따라 총 8번의 가산동작을 통한 컴바이닝이 이루어진후 비터비복호화부(104)로 인가된다.First, 8 kbps of audio data output from the deinterleaver 102 is stored in the first latch 300 so that when a writable signal (hereinafter referred to as “wr_n”) is inputted, one input terminal of the adder 302 ( is entered as a). At this time, the other input terminal (b) of the adder 302 is inputted with data of "0" bits, which are initial data, from the multiplexer 304. The voice data includes the data of the "0" bits and the adder 302. Is added after the output). At this time, the voice data output from the adder 302 becomes the original voice data as can be seen above. The voice data is stored in the second latch 306 when a storage signal (hereinafter referred to as "acc_n") is input. The acc_n signal is a signal that maintains a logic " low " for one clock period every 64 kbps. Subsequently, the voice data stored in the second latch 306 is inputted to an input terminal c of the multiplexer 304 again, and outputted from the multiplexer 304 when a selection signal (hereinafter referred to as “flush_acc_n”) is input. It is input to one input terminal (b) of the adder (302). Accordingly, the 8 kbps voice data is added to the 8 kbps voice data symbols by the adder 302, and the acc_n signal is enabled eight times. Is applied.

따라서 낮은 전송비트율로 인해 복조시 복조율이 떨어지는 음성데이터를 컴바이닝함으로써 높은 복조율을 얻을 수 있다.Therefore, a high demodulation rate can be obtained by combining voice data having a low demodulation rate when demodulating due to a low transmission bit rate.

상술한 바와 같이 본 발명은 낮은 전송비트율로 수신되는 음성데이터에 대해서는 다이버시티 컴바이닝을 수행함으로써 낮은 전송비트율의 음성데이터 복조시 복조율을 높일 수 있는 이점이 있다.As described above, the present invention has an advantage of increasing demodulation rate when demodulating voice data having a low transmission bit rate by performing diversity combining on voice data received at a low transmission bit rate.

Claims (2)

코드분할 다원접속방식 디지털 셀룰라 통신시스템의 단말기의 수신장치에 있어서,In the receiving device of the terminal of the code division multiple access digital cellular communication system, 기지국으로부터의 가변 전송비트율로 전송되는 음성데이터를 8비트 소프트 결정하여 복조데이터를 출력하는 복조부와,A demodulator for 8-bit soft determination of voice data transmitted at a variable transmission bit rate from the base station and outputting demodulated data; 상기 복조데이터를 디인터리빙하는 디인터리버와,A deinterleaver for deinterleaving the demodulated data; 상기 디인터리빙된 데이터를 이용하여 데이터 비트율을 판정하고 상기 디인터리빙된 음성데이터가 기준 전송비트율보다 낮은 전송비트율인 경우 상기 음성데이터를 미리 설정된 일정횟수 만큼 컴바이닝하여 츌력하는 다이버시티 컴바이닝회로와,A diversity combining circuit for determining a data bit rate by using the deinterleaved data and combining and outputting the voice data by a predetermined number of times when the deinterleaved voice data is a transmission bit rate lower than a reference transmission bit rate; 상기 다이버시티 컴바이닝회로로부터 출력된 음성데이터를 비터비복호화하여 출력하는 비터비복호화부와,A Viterbi decoding unit for Viterbi decoding and outputting the audio data output from the diversity combining circuit; 상기 비터비복호화된 음성데이터를 음성복호화하여 음성정보로서 복원하는 음성복호화부로 구성됨을 특징으로 하는 다이버시티 컴바이닝 회로를 구비한 수신장치.And a voice decoding unit configured to voice-decode the Viterbi-decoded voice data and restore the voice data as voice information. 제1항에 있어서, 상기 다이버시티 컴바이닝 회로가,The method of claim 1, wherein the diversity combining circuit, 상기 디인터리빙된 8비트 소프트 결정된 음성데이터를 입력받아서 저장하고 쓰기 가능신호가 입력될 때 상기 8비트 음성데이터를 출력하는 제1래치와,A first latch for receiving and storing the deinterleaved 8-bit soft determined voice data and outputting the 8-bit voice data when a writable signal is input; 상기 음성데이터를 한 입력단으로 받아들여서 또 다른 입력단으로 입력되는 데이터와 더한 후 그 결과를 출력하는 가산기와,An adder which receives the voice data as one input terminal, adds the data input to another input terminal, and outputs the result; 상기 음성데이터를 한 입력단으로 받아들이고 또 다른 입력단으로는 초기데이터를 받아들여서 상기 음성데이터의 전송비트율 구간마다 한 클럭 구간동안 인에이블되는 선택 신호가 발생될 때만 상기 음성데이터를 출력하여 상기 가산기의 상기 또 다른 입력단으로 인가하는 멀티플렉서와,Accepting the voice data as one input terminal and accepting initial data as another input terminal outputs the voice data only when a selection signal is enabled for one clock period for each transmission bit rate section of the voice data so as to generate the voice data. A multiplexer applied to the other input, 상기 가산기로부터 출력되는 음성데이터를 저장하고 기준 전송비트율 구간마다 한 클럭구간동안 인에이블되는 저장 신호가 발생될 때 상기 음성데이터를 상기 비터기복호화부로 출력하는 제2래치로 이루어짐을 특징으로 하는 다이버시티 컴바이닝 회로를 구비한 수신장치.And a second latch for storing the voice data output from the adder and outputting the voice data to the beater decoder when a storage signal is enabled for one clock period for each reference transmission bit rate section. A receiving device having a combining circuit.
KR1019970074152A 1997-12-26 1997-12-26 Receiving apparatus including diversity combining circuit in cdma cellular phone KR100247058B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970074152A KR100247058B1 (en) 1997-12-26 1997-12-26 Receiving apparatus including diversity combining circuit in cdma cellular phone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970074152A KR100247058B1 (en) 1997-12-26 1997-12-26 Receiving apparatus including diversity combining circuit in cdma cellular phone

Publications (2)

Publication Number Publication Date
KR19990054341A KR19990054341A (en) 1999-07-15
KR100247058B1 true KR100247058B1 (en) 2000-03-15

Family

ID=19528681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970074152A KR100247058B1 (en) 1997-12-26 1997-12-26 Receiving apparatus including diversity combining circuit in cdma cellular phone

Country Status (1)

Country Link
KR (1) KR100247058B1 (en)

Also Published As

Publication number Publication date
KR19990054341A (en) 1999-07-15

Similar Documents

Publication Publication Date Title
US7016329B2 (en) Communication system using repeated data selection
US7088764B2 (en) Method for determining signal quality of simultaneously received multiple channels of data
US6567938B2 (en) Convolution decoding terminated by an error detection block code with distributed parity bits
EP0966796B1 (en) Multichannel communications system with decoder
JPH08195683A (en) Data receiving device
JP2000513555A (en) Apparatus and method for channel coding / decoding in communication system
US6504882B1 (en) Add-compare-select circuit for viterbi decoder
US20120063490A1 (en) Convolutionally encoding and decoding multiple data streams
US7076720B1 (en) Encoding apparatus and decoding apparatus
US6292920B1 (en) Transmission rate judgment method and apparatus
US6914885B2 (en) Methods, wireless radio receivers, and systems for selecting a data stream from concurrently demodulated radio signals
JPH0923212A (en) Digital mobile radio data transmitter and transmission system
WO2000024151A1 (en) Rate detection in direct sequence code division multiple access systems
KR19980025772A (en) Bit error rate measuring device using Viterbi decoder
JP3920220B2 (en) Communication device
KR100247058B1 (en) Receiving apparatus including diversity combining circuit in cdma cellular phone
US6651211B1 (en) Method of mobile telecommunications
JP3181495B2 (en) Data rate determining device and data receiving device
CN100431287C (en) Speed detecting method for variable speed communication system
US20060029167A1 (en) Apparatus and method for sharing viterbi decoder in mobile communication system
JP4521906B2 (en) Encoding device and wireless communication device
JP2001144826A (en) Receiver and communication system
KR100224567B1 (en) Apparatus and method of data transceiving using viterbi decoder
JPH09116524A (en) Data reproduction device and data reception device
KR19990056192A (en) Decoding Device Using Deconvolution Method in Communication System

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee