KR100246556B1 - Address filter of synchronous router of personal communication system base station - Google Patents

Address filter of synchronous router of personal communication system base station Download PDF

Info

Publication number
KR100246556B1
KR100246556B1 KR1019970020553A KR19970020553A KR100246556B1 KR 100246556 B1 KR100246556 B1 KR 100246556B1 KR 1019970020553 A KR1019970020553 A KR 1019970020553A KR 19970020553 A KR19970020553 A KR 19970020553A KR 100246556 B1 KR100246556 B1 KR 100246556B1
Authority
KR
South Korea
Prior art keywords
node
node information
cpu
destination node
output
Prior art date
Application number
KR1019970020553A
Other languages
Korean (ko)
Other versions
KR19980084702A (en
Inventor
박진영
문윤근
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970020553A priority Critical patent/KR100246556B1/en
Publication of KR19980084702A publication Critical patent/KR19980084702A/en
Application granted granted Critical
Publication of KR100246556B1 publication Critical patent/KR100246556B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/43—Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/54—Organization of routing tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/02—Network architectures or network communication protocols for network security for separating internal from external traffic, e.g. firewalls
    • H04L63/0227—Filtering policies
    • H04L63/0236—Filtering by address, protocol, port number or service, e.g. IP-address or URL
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W40/00—Communication routing or communication path finding
    • H04W40/02—Communication route or path selection, e.g. power-based or shortest path routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 기지국에서 특정 노드를 블록킹하거나 멀티-로딩이나 TOD 패킷을 동시에 여러 노드에 전송할 수 있도록 한 개인휴대통신 기지국의 동기식 라우터의 어드레스 필터를 제공한다.The present invention provides an address filter of a synchronous router of a personal mobile communication base station that allows a base station to block a specific node or transmit multi-loading or TOD packets to multiple nodes at the same time.

본 발명은 CPU 어드레스, CPU 데이터, 패킷 데이터를 입력받아 브로드캐스팅노드 정보와 목적지 노드 정보를 출력하는 목적지 노드 필터(10), CPU 어드레스와 CPU 데이터를 입력받아 특정 노드의 패킷 송수신을 차단시키도록 하는 블록킹 노드 정보를 출력하는 블록킹 옵션 레지스터(20), 상기 목적지 노드 필터(10)와 블록킹 옵션 레지스터(20)의 출력을 익스클루시브 오아링하고 이 익스클루시브 오아링된 결과와 상기 목적지 노드 필터(10)의 브로드캐스팅 노드 정보를 오아링하여 최종적인 블록킹 노드 정보, 목적지 노드 정보, 브로드캐스팅 노드 정보를 출력하는 출력부(30)를 포함하여 구성된다.The present invention receives a CPU address, CPU data, and packet data to output a broadcasting node information and a destination node information, and a destination node filter 10, and receives a CPU address and CPU data to block transmission and reception of packets of a specific node. A blocking option register 20 that outputs blocking node information, an output of the destination node filter 10 and the blocking option register 20 are exclusively ringed, and the result of the exclusive oring and the destination node filter ( And an output unit 30 for outputting the final blocking node information, the destination node information, and the broadcasting node information by ringing the broadcasting node information of 10).

Description

개인휴대통신 기지국의 동기식 라우터의 어드레스 필터Address filter of synchronous router of personal mobile communication base station

본 발명은 개인휴대통신 시스템에 관한 것으로, 더욱 상세하게는 기지국에서 특정 노드를 블록킹(Blocking)하거나 멀티-로딩(Multi-Loding)이나 TOD(Time of Date) 패킷을 동시에 여러 노드에 전송할 수 있도록 한 개인휴대통신 기지국의 동기식 라우터(Synchronous Router)의 어드레스 필터에 관한 것이다.The present invention relates to a personal mobile communication system, and more particularly, to allow a base station to block a particular node or to transmit a multi-loading or multi-loading or time of date packet to multiple nodes at the same time. The present invention relates to an address filter of a synchronous router of a personal mobile communication base station.

종래 어드레스 필터는 단순히 디코더로 구성되어 CPU와 별개로 동작하므로 어드레스 체계가 바뀌면 그때마다 하드웨어적으로 수정해야 하고, 특정 노드에서 오는 패킷이 불필요할 때 블록킹하는 기능과 임의 한 노드에서 다수의 다른 노드에 동일 패킷을 동시에 전송하는 브로드캐스팅(Broadcasting) 기능이 없어 멀티-로딩을 수행하지 못하고 TOD 패킷을 보낼때는 한꺼번에 여러장의 채널 카드로 보내지 못하고 1회에 채널 카드 1장씩에 보내기 때문에 비효율적이었다.Conventional address filters are simply composed of decoders that operate independently from the CPU, so if the addressing scheme changes, hardware modifications must be made at each time, and when a packet from a particular node is unnecessary, blocking is performed from one node to many other nodes. Since there is no broadcasting function that transmits the same packet at the same time, multi-loading cannot be performed and when sending a TOD packet, it cannot be sent to multiple channel cards at one time and sent to one channel card at a time.

또한, 패킷 흐름 제어신호가 복잡하고 어드레스를 필터링하여 목적지 노드(Destination Node)를 알아내는데 시간이 많이 소요되었다.In addition, the packet flow control signal is complicated and it takes a long time to find the destination node by filtering the address.

본 발명은 이러한 점을 감안한 것으로, 특정 노드를 블록킹하거나 특정 어드레스가 오면 브로드캐스팅 기능을 하도록 CPU가 라우터 레지스터를 억세스하고 어드레스 필터를 FPGA(Field Programmble Gate Array) 내의 입출력이 구분되는 듀얼포트 램을 이용하여 패킷의 흐름을 CPU가 제어할 수 있도록 한 플렉시블(Flexible)한 개인휴대통신 기지국의 동기식 라우터의 어드레스 필터를 제공함에 그 목적이 있다.In view of the above, the present invention utilizes a dual port RAM in which a CPU accesses a router register and an address filter is divided into input and output in an FPGA (Field Programmable Gate Array) to block a specific node or to broadcast when a specific address comes. The purpose of the present invention is to provide an address filter of a synchronous router of a flexible personal mobile communication base station that allows the CPU to control the flow of packets.

이러한 목적을 달성하기 위한 본 발명은 CPU 어드레스, CPU 데이터, 패킷 데이터를 입력받아 해당 브로드캐스팅 노드 정보와 목적지 노드 정보를 출력하는 목적지 노드 필터, CPU 어드레스와 CPU 데이터를 입력받아 특정 노드의 패킷 송수신을 차단시키도록 하는 블록킹 노드 정보를 출력하는 블록킹 옵션 레지스터, 상기 목적지 노드 필터와 블록킹 옵션 레지스터의 출력을 익스클루시브 오아링하고 이 익스클루시브 오아링된 결과와 상기 목적지 노드 필터에서 출력되는 브로드캐스팅 노드 정보를 오아링하여 최종적인 블록킹 노드 정보와 목적지 노드 정보와 브로드캐스팅 노드 정보를 출력하는 출력부를 구비하여 블록킹 기능과 브로드캐스팅 기능 및 목적지 노드 추출기능을 수행함을 특징으로 한다.In order to achieve the above object, the present invention receives a CPU address, CPU data, and packet data, receives a destination node filter for outputting corresponding broadcasting node information and destination node information, receives CPU address and CPU data, and transmits and receives packets of a specific node. A blocking option register for outputting blocking node information for blocking, an exclusive oaring output of the destination node filter and the blocking option register, and a broadcasting node outputted from the exclusive oared result and the destination node filter. It is characterized by performing a blocking function, a broadcasting function, and a destination node extraction function by outputting the information by outputting the final blocking node information, the destination node information, and the broadcasting node information by oring the information.

제1도는 본 발명에 따른 개인휴대통신 기지국의 동기식 라우터의 어드레스 필터의 블록 구성도.1 is a block diagram of an address filter of a synchronous router of a personal mobile communication base station according to the present invention.

제2도는 제1도의 목적지 노드 필터의 상세 블록 구성도.2 is a detailed block diagram of the destination node filter of FIG.

제3도는 본 발명에서 CPU가 라우터 초기화시 라이트해둔 램 데이터의 포맷.3 is a format of RAM data written by the CPU when the router is initialized in the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 목적지 노드 필터 11 : 듀얼 포트 램10: Destination Node Filter 11: Dual Port RAM

12 : 레지스터 13 : 비교부12: register 13: comparison unit

14 : 딜레이부 20 : 블록킹 옵션 레지스터14: delay unit 20: blocking option register

30 : 출력부 LATCH1-LATCH4 : 제1-제4 래치30: output part LATCH1-LATCH4: first to fourth latch

AND1-AND4 : 제1-제4 앤드 게이트AND1-AND4: first-fourth AND gate

제1도는 본 발명에 따른 개인휴대통신 기지국의 동기식 라우터의 어드레스 필터의 블록 구성도를 도시한 것으로, CPU 어드레스, CPU 데이터[7..0], 패킷 데이터[7..0]를 입력받아 해당 브로드캐스팅 노드 정보[8..0]와 목적지 노드 정보[8..0]를 출력하는 목적지 노드 필터(10), CPU 어드레스와 CPU 데이터[7..0]를 입력받아 특정 노드의 패킷 송수신을 차단시키도록 하는 블록킹 노드 정보[8..0]를 출력하는 9비트의 블록킹 옵션 레지스터(Blocking Option Register)(20), 상기 목적지 노드필터(10)와 블록킹 옵션 레지스터(20)의 출력을 익스클루시브 오아 게이트(XOR)로 익스클루시브 오아링하고 이 익스클루시브 오아링된 결과와 상기 목적지 노드 필터(10)의 브로드캐스팅 노드 정보를 오아 게이트(OR)로 오아링하여 최종적인 블록킹 노드 정보, 목적지 노드 정보, 브로드캐스팅 노드 정보를 출력하는 출력부(30)로 구성된다.1 is a block diagram of an address filter of a synchronous router of a personal mobile communication base station according to the present invention, which receives a CPU address, CPU data [7..0], and packet data [7..0]. Sending / receiving packets of a specific node by receiving a destination node filter 10 that outputs broadcasting node information [8..0] and destination node information [8..0], CPU address and CPU data [7..0] A 9-bit blocking option register 20 that outputs blocking node information [8..0] to be blocked, and the outputs of the destination node filter 10 and the blocking option register 20 are included. Exclusive oaring to the sieve oar gate (XOR) and the result of this exclusive oaring and broadcasting node information of the destination node filter 10 by the oar gate (OR) to final blocking node information, Destination node information, broadcasting node An output unit 30 for outputting information.

상기 목적지 노드 필터(10)는 제2도에 도시한 바와 같이 라우터 초기화시 듀얼포트 램으로 데이터를 쓰기 위해 CPU 어드레스를 출력하고 운용시는 패킷 데이터를 출력하는 멀티플렉서(MUX), 라우터 초기화시 CPU에 의해 목적지 노드 정보가 저장되어 있는 듀얼 포트 램(11), 상기 듀얼 포트 램(11)의 출력 데이터가 래치되는 제1-제4 래치(LATCH1-LATCH4), 상기 제1, 제2 래치(LATCH1), (LATCH2)의 출력을 각각 앤딩하여 노드0과 노드1에 대한 목적지 노드 정보를 출력하는 제1, 제2 앤드 게이트(AND1), (AND2), CPU에 의해 브로드캐스팅 노드 정보가 저장되어 있는 레지스터(12), 상기 레지스터의 출력과 패킷 데이터를 비교하는 비교부(13), 상기 비교부(13)의 출력을 제3 래치(LATCH3) 및 제4 래치(LATCH4)의 결과와 타입을 맞추기 위해 딜레이 하는 딜레이부(14), 상기 제3, 제4 래치(LATCH3), (LATCH4)의 출력과 상기 딜레이부(14)의 출력을 각각 앤딩하여 노드0과 노드1에 대한 브로드캐스팅 노드 정보를 출력하는 제3, 제4 앤드 게이트(AND3),(AND4)로 구성되는 목적지 노드 램 5개로 구성된다.As shown in FIG. 2, the destination node filter 10 outputs a CPU address to write data to the dual port RAM when the router is initialized, and outputs packet data at the time of operation. Dual port RAM 11 in which destination node information is stored, first to fourth latches LATCH1 to LATCH4 to which output data of the dual port RAM 11 is latched, and first and second latches LATCH1. Registers storing the broadcasting node information by the first and second AND gates AND1 and AND2 that output the destination node information for node 0 and node 1 by ending the output of LATCH2, respectively. (12) a comparison unit 13 for comparing the output of the register and packet data, and a delay for matching the output of the comparison unit 13 with the result of the third latch LATCH3 and the fourth latch LATCH4. Delay unit 14, the third and fourth latches (LATCH3), (LAT A destination node consisting of third and fourth AND gates AND3 and AND4 outputting CH4) and the output of the delay unit 14 to output broadcasting node information for node 0 and node 1, respectively. It consists of five RAMs.

상기 듀얼 포트 램(11)은 2개의 목적지 노드 정보가 저장되며, 256×8비트 용량의 램이며, 상기 레지스터(12)는 8비트 레지스터이다.The dual port RAM 11 stores two destination node information, is a RAM of 256 x 8 bits, and the register 12 is an 8 bit register.

그리고 상기 제1-제4 래치(LATCH1-LATCH4)는 각각 2개씩의 래치로 이루어진다.Each of the first to fourth latches LATCH1 to LATCH4 includes two latches.

상기와 같이 구성된 본 발명은 어드레스 필터링, 브로드캐스팅, 특정 노드를 블록킹하는 기능을 행하는 것이다.The present invention configured as described above performs the function of address filtering, broadcasting, and blocking a specific node.

이중, 어드레스 필터링은 각 노드의 목적지 어드레스 정보에 맞게 입출력이 구분되어 있는 듀얼 포트 램(11)에 CPU가 데이터를 라우터의 초기화시 라이트해두고 패킷의 목적지 어드레스 정보가 1바이트씩 들어오면 3바이트의 내용이 모두 같으면 듀얼 포트 램(11)에서 지정하는 목적지 노드 정보를 출력한다.Among these, address filtering is performed by the CPU writing data to the dual port RAM 11 having input / output according to the destination address information of each node when the router is initialized. If the contents are the same, the destination node information designated by the dual port RAM 11 is output.

즉, CPU가 라우터를 초기화 할 때 라이트해 둔 듀얼 포트 램(11)의 데이터는 제3도와 같이 상,하위 4비트씩 나누어 각각 하나의 노드 정보를 가지고 있다.That is, the data of the dual port RAM 11 written when the CPU initializes the router has one node information divided into four bits, respectively, as shown in FIG.

D7, D3은 브로드캐스팅 패킷일때의 목적지 노드 정보를 가지고 있고 D0, D1, D2 와 D4, D5, D6은 브로드캐스팅 패킷이 아닐때의 목적지 노드 정보를 가지고 있다.D7 and D3 have destination node information when they are broadcasting packets, and D0, D1, D2 and D4, D5 and D6 have destination node information when they are not broadcasting packets.

따라서 목적지 어드레스 정보가 있는 첫 번째 패킷 데이터가 들어오면 D0, 두 번째 패킷 데이터가 들어오면 D1을 제1 래치(LATCH1)의 각 래치에 래치하여 세 번째 패킷 데이터 D2가 들어오면 D0, D1, D2를 제1 앤드 게이트(AND1)에서 앤딩하며, 이 값이 1이 되면 이 패킷의 목적지 노드는 노드0이 된다.Therefore, when the first packet data with the destination address information comes in, D0 is latched, and when the second packet data comes in, D1 is latched to each latch of the first latch LATCH1, and when the third packet data D2 comes in, D0, D1, and D2 are received. Ending at the first AND gate AND1. When this value is 1, the destination node of this packet becomes node0.

노드1은 D4, D5, D6을 제2 앤드 게이트(AND2)를 통하여 앤딩한 값이 1이 되면 되며, 나머지 노드도 이와 마찬가지이다.The node 1 needs to have a value of 1 when D4, D5, and D6 are ended through the second AND gate AND2, and so on.

그리고 브로드캐스팅 기능은 3바이트중 첫바이트로 판단하는데 브로드캐스팅을 의미하는 값을 CPU가 레지스터(12)에 셋팅시키고 패킷 데이터의 첫바이트와 비교하여 동일하면 2바이트에 해당하는 모든 노드로 패킷이 전송되게 한다.The broadcasting function determines that the first byte of the 3 bytes. The CPU sets a value representing broadcasting in the register 12 and compares it with the first byte of the packet data. To be.

즉, CPU가 레지스터(12)에 미리 지정된 값을 저장시켜 두고 목적지 어드레스 정보가 있는 첫 번째 패킷 데이터와 비교부(13)에서 비교하여 동일하면 이 패킷은 브로드캐스팅이므로 3번째 패킷 데이터가 들어왔을 때 그 번지에 해당하는 듀얼 포트 램(11) 데이터의 D7, D3값이 1로 셋팅된 모든 노드로 패킷을 전송하게 목적지 노드를 지정한다.That is, when the CPU stores the predetermined value in the register 12 and compares the first packet data with the destination address information with the comparison unit 13, the packet is broadcasting, so when the third packet data is received. A destination node is designated to transmit a packet to all nodes whose D7 and D3 values of the dual port RAM 11 data corresponding to the address are set to 1.

이때, 비교부(13)의 출력을 딜레이하는 딜레이부(14)는 3번째 패킷 데이터가 입력되어 D7, D3이 출력되기까지의 시간을 기다리도록 하기 위함이며, 상기 딜레이부(14)의 출력은 제3, 제4 래치(LATCH3),(LATCH4)의 출력과 제3, 제4 앤드 게이트(AND3), (AND4)에서 각각 앤딩되어 출력된다.At this time, the delay unit 14 for delaying the output of the comparator 13 is to wait for a time until the third packet data is input and D7 and D3 are output, and the output of the delay unit 14 is The outputs of the third and fourth latches LATCH3 and LATCH4 and the third and fourth latches AND3 and AND4 are respectively output.

그리고 특정 노드를 블록킹하는 기능은 CPU가 블록킹 옵션 레지스터(20)에 차단시킬 노드를 의미하는 비트에 1을 세팅시켜 출력부(30)의 익스클루시브 오아게이트(XOR)에서 상기 듀얼 포트 램(11)의 목적지 노드 정보와 익스클루시브 오아링하여 차단한다.The function of blocking a specific node is to set the bit to 1, which means a node to be blocked by the CPU in the blocking option register 20, so that the dual port RAM 11 at the exclusive oragate XOR of the output unit 30 is blocked. Block by blocking destination node information and exclusive oaring of).

그리고 상기 익스클루시브 오아 게이트(XOR)의 출력값과 목적지 노드 필터(10)에서 출력되는 브로드캐스팅 노드 정보를 오아 게이트(OR)에서 오아링하여 최종적인 블록킹, 브로드캐스팅, 목적지 어드레스 추출 기능이 수행되도록 정보를 출력한다.The final blocking, broadcasting, and destination address extraction functions are performed by ORing the output value of the exclusive OR gate and the broadcasting node information output from the destination node filter 10 at the OR gate. Print information.

이상에서 살펴본 바와 같이 본 발명은 패킷 통신을 할 때 목적지 노드 어드레스의 체계가 바뀌거나 불필요한 노드로 패킷 전송을 막기위해 라우터를 하드웨어적으로 수정하는 대신 CPU가 셋팅함으로써 해결할 수 있고, 모든 노드에 동일한 패킷을 동시에 전송할 수 있는 브로드캐스팅 기능이 있어 멀티-로딩이 가능하며, TOD 패킷 전송 속도가 빠르고 효율적이며, CPU가 각 레지스터와 램을 억세스하며 상태를 확인할 수 있으므로 안정적인 동작이 가능하게 된다. 또한, 목적지 노드를 알아내는데 걸리는 시간이 종래에 비해 단축된다.As described above, the present invention can be solved by setting the CPU instead of hardware-modifying the router to prevent the packet transmission to unnecessary nodes or changing the destination node address when performing packet communication. Multi-loading is possible because the broadcasting function can transmit simultaneously, TOD packet transmission speed is fast and efficient, and stable operation is possible because CPU can access each register and RAM and check the status. In addition, the time taken to find the destination node is shortened compared with the prior art.

Claims (2)

CPU 어드레스, CPU 데이터, 패킷 데이터를 입력받아 해당 브로드캐스팅 노드 정보와 목적지 노드 정보를 출력하는 목적지 노드 필터(10)와, CPU 어드레스와 CPU 데이터를 입력받아 특정 노드의 패킷 송수신을 차단시키도록 하는 블록킹 노드 정보를 출력하는 블록킹 옵션 레지스터(20)와, 상기 목적지 노드 필터(10)와 블록킹 옵션 레지스터(20)의 출력을 익스클루시브 오아링하고 이 익스클루시브 오아링된 결과와 상기 목적지 노드 필터(10)에서 출력되는 브로드캐스팅 노드 정보를 오아링하여 최종적인 블록킹 노드 정보와 목적지 노드 정보와 브로드캐스팅 노드 정보를 출력하는 출력부(30)를 포함하여 구성됨을 특징으로 하는 개인휴대통신 기지국의 동기식 라우터의 어드레스 필터.A destination node filter 10 that receives CPU address, CPU data, and packet data and outputs the corresponding broadcasting node information and destination node information, and a blocking that blocks CPU transmission and reception of a specific node by receiving the CPU address and CPU data. A blocking option register 20 for outputting node information, an output of the destination node filter 10 and the blocking option register 20, and an exclusive or ringing result of the exclusive oring result and the destination node filter ( 10) a synchronous router of the personal mobile communication base station, comprising an output unit 30 for outputting the final node information and the destination node information and the broadcasting node information by ringing the broadcasting node information output from Address filter. 제1항에 있어서, 상기 목적지 노드 필터(10)는 초기화시 CPU 어드레스를 출력하고 운용시는 패킷 데이터를 출력하는 멀티플렉서(MUX)와, 라우터 초기화시 CPU에 의해 목적지 노드 정보가 저장되어 있는 듀얼 포트 램(11)과, 상기 듀얼 포트 램(11)의 출력 데이터가 래치되는 제1-제4 래치(LATCH1-LATCH4)와, 상기 제1, 제2 래치(LATCH1),(LATCH2)의 출력을 각각 앤딩하여 노드0과 노드1에 대한 목적지 노드 정보를 출력하는 제1, 제2 앤드 게이트(AND1),(AND2)와, CPU에 의해 브로드캐스팅 노드 정보가 저장되어 있는 레지스터(12)와, 상기 레지스터의 출력과 패킷 데이터를 비교하는 비교부(13), 상기 비교부(13)의 출력을 딜레이 하는 딜레이부(14)와, 상기 제3, 제4 래치(LATCH3),(LATCH4)의 출력과 상기 딜레이부(14)의 출력을 각각 앤딩하여 노드0과 노드1에 대한 브로드캐스팅 노드 정보를 출력하는 제3, 제4앤드 게이트(AND3),(AND4)로 구성되는 목적지 노드 램 5개로 구성됨을 특징으로 하는 개인휴대통신 기지국의 동기식 라우터의 어드레스 필터.The dual node (100) according to claim 1, wherein the destination node filter (10) includes a multiplexer (MUX) for outputting a CPU address at initialization and a packet data at operation, and a dual port in which destination node information is stored by the CPU at router initialization. RAM 11, the first to fourth latches LATCH1 to LATCH4 to which the output data of the dual port RAM 11 is latched, and the outputs of the first and second latches LATCH1 and LATCH2, respectively. First and second AND gates AND1 and AND2 for ending and outputting destination node information for node 0 and node 1, a register 12 in which broadcasting node information is stored by a CPU, and the register A comparison unit 13 for comparing the output of the packet data and the packet data, a delay unit 14 for delaying the output of the comparison unit 13, and outputs of the third and fourth latches LATCH3 and LATCH4, and Broadcasting node information for node 0 and node 1 is ended by respectively outputting the output of the delay unit 14. The third force, the fourth AND gate (AND3), a personal digital address filter of a synchronous router of a communication base station, characterized by a destination node ram adapted to five consisting of (AND4) to.
KR1019970020553A 1997-05-24 1997-05-24 Address filter of synchronous router of personal communication system base station KR100246556B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970020553A KR100246556B1 (en) 1997-05-24 1997-05-24 Address filter of synchronous router of personal communication system base station

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970020553A KR100246556B1 (en) 1997-05-24 1997-05-24 Address filter of synchronous router of personal communication system base station

Publications (2)

Publication Number Publication Date
KR19980084702A KR19980084702A (en) 1998-12-05
KR100246556B1 true KR100246556B1 (en) 2000-03-15

Family

ID=19507031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970020553A KR100246556B1 (en) 1997-05-24 1997-05-24 Address filter of synchronous router of personal communication system base station

Country Status (1)

Country Link
KR (1) KR100246556B1 (en)

Also Published As

Publication number Publication date
KR19980084702A (en) 1998-12-05

Similar Documents

Publication Publication Date Title
US5499344A (en) Programmable dual port data unit for interfacing between multiple buses
EP1305691A4 (en) Voice-over ip communication without echo cancellation
US6184808B1 (en) Parallel-to-parallel converter including common multiple register
US5838959A (en) Programmable data port clocking system with automatic disable and noise suppression for asynchronous transfer mode systems
EP0167563A1 (en) Time-slot interchanger for fast circuit switching
CA2347230C (en) Serial-to-parallel/parallel-to-serial conversion engine
US5764967A (en) Multiple frequency memory array clocking scheme for reading and writing multiple width digital words
KR100246556B1 (en) Address filter of synchronous router of personal communication system base station
US5818834A (en) Serial bit rate converter embedded in a switching matrix
US7460431B1 (en) Implementation of double data rate embedded memory in programmable devices
US4674083A (en) Time division multiplexed switching structure for PBX
JPH09502579A6 (en) Serial bit rate converter for TDM switching matrix
US5761465A (en) System for coupling asynchronous data path to field check circuit of synchronous data path when the asynchronous data path communicating data in synchronous format
AU9345498A (en) A device and a method for switching data frames
US6594325B1 (en) Circuitry, architecture and method(s) for synchronizing data
US7139293B1 (en) Method and apparatus for changing the data rate of a data signal
EP1158735A1 (en) TDMA bus interface, system for communicating data, and method
WO1997041700A1 (en) Signal concentrator for connection between cellular telephone and associated accessories
US6973101B1 (en) N-way simultaneous framer for bit-interleaved time division multiplexed (TDM) serial bit streams
US6553503B1 (en) Circuitry, architecture and method(s) for synchronizing data
US7046580B1 (en) Apparatus and method for address selection
US6597707B1 (en) Circuitry, architecture and methods for synchronizing data
KR970068369A (en) High-level data communication control (HDLC) communication device
RU2018942C1 (en) Device for interfacing users with computer
RU2075778C1 (en) Device for switching data packets

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee