KR100244250B1 - Method for forming isolation layer of semiconductor device - Google Patents

Method for forming isolation layer of semiconductor device Download PDF

Info

Publication number
KR100244250B1
KR100244250B1 KR1019970006261A KR19970006261A KR100244250B1 KR 100244250 B1 KR100244250 B1 KR 100244250B1 KR 1019970006261 A KR1019970006261 A KR 1019970006261A KR 19970006261 A KR19970006261 A KR 19970006261A KR 100244250 B1 KR100244250 B1 KR 100244250B1
Authority
KR
South Korea
Prior art keywords
layer
forming
device isolation
trench
insulating
Prior art date
Application number
KR1019970006261A
Other languages
Korean (ko)
Other versions
KR19980069281A (en
Inventor
정구철
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970006261A priority Critical patent/KR100244250B1/en
Publication of KR19980069281A publication Critical patent/KR19980069281A/en
Application granted granted Critical
Publication of KR100244250B1 publication Critical patent/KR100244250B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Abstract

본 발명은 단순화된 공정으로 소자의 신뢰성을 향상시키는데 적당하도록한 반도체 소자 격리층 형성 방법에 관한 것으로, 활성 영역과 소자 격리 영역으로 정의된 반도체 기판상에 제 1,2 절연층을 차례로 형성하고 그 층들을 선택적으로 제거하여 활성 영역상에만 남도록하는 공정과,폴리실리콘층을 전면에 증착하고 에치백하여 상기의 패터닝되어진 제 1,2 절연층의 측면에 측벽을 형성하는 공정과,상기의 패터닝되어진 제 1,2 절연층을 마스크로 하여 상기의 측벽과 제 2 절연층이 제거될때까지 노출된 반도체 기판을 이방성 식각하여 반도체 기판의 소자 격리 영역에 트렌치를 형성하는 공정과,상기의 트렌치를 포함하는 전면에 절연 물질층을 형성하고 평탄화하는 공정을 포함하여 이루어진다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a semiconductor device isolation layer suitable for improving device reliability in a simplified process, wherein the first and second insulation layers are sequentially formed on a semiconductor substrate defined as an active region and a device isolation region. Selectively removing the layers so as to remain only on the active region; depositing and etching back the polysilicon layer on the front surface to form sidewalls on the sidewalls of the patterned first and second insulating layers; and Forming a trench in the device isolation region of the semiconductor substrate by anisotropically etching the exposed semiconductor substrate until the sidewalls and the second insulating layer are removed using the first and second insulating layers as masks; Forming and planarizing an insulating material layer on the front surface.

Description

반도체 소자 격리층 형성 방법{Method for forming isolation layer of semiconductor device}Method for forming isolation layer of semiconductor device

본 발명은 반도체 소자에 관한 것으로, 특히 단순화된 공정으로 소자의 신뢰성을 향상시키는데 적당하도록한 반도체 소자 격리층 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to a method for forming a semiconductor device isolation layer adapted to improve the reliability of a device in a simplified process.

일반적으로 셀과 셀들을 격리하기 위한 소자 격리 영역의 형성 공정은 반도체 소자의 미세화 기술에서 중요한 기술로 대두되어 그에 대한 연구가 활발하게 진행되고 있다.In general, a process of forming a device isolation region for isolating cells and cells has emerged as an important technology in the miniaturization technology of semiconductor devices, and research on them is being actively conducted.

대용량 메모리에서는 소자 격리 영역의 너비가 전체 메모리 소자의 크기를 결정하는 커다란 요인이 되고 있다.In large-capacity memories, the width of the device isolation region is a major factor in determining the size of the entire memory device.

현재, 소자 격리 영역 형성 기술로 많이 사용되고 있는 것이 선택 산화법(Local Oxidation of Silicon)이다. 상기의 선택 산화법은 그 공정상의 특징으로 하여 버즈빅이라는 현상이 발생하여 소자의 신뢰성을 저하시키기도 한다. 이와 같은 이유로하여 상기의 선택 산화법을 개량하는 연구가 진행되고 있다. 그 대표적인 것이 SWAMI(Side WAll Masked Isolation),SEPOX(Selective Polysilicon Oxidation)이다. 그리고 또다른 방법으로 제시되고 있는 것이 기판에 홈을 형성하고 절연물을 매입하는 방법이며 대표적인 것이 STI(Shallow Trench Isolation)이다.Currently, a selective oxidation method (Local Oxidation of Silicon) is widely used as a device isolation region forming technology. The selective oxidation method described above is characterized in its process, and a phenomenon called buzz big occurs, which may lower the reliability of the device. For this reason, researches to improve the selective oxidation method have been conducted. Typical examples are Side WAll Masked Isolation (SWAMI) and Selective Polysilicon Oxidation (SEPOX). Another method being proposed is to form grooves in the substrate and to insulate the substrate, and representatively, shallow trench isolation (STI).

이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 격리 영역에 관하여 설명하면 다음과 같다.Hereinafter, an isolation region of a semiconductor device of the prior art will be described with reference to the accompanying drawings.

도 1a내지 도 1c는 종래 기술의 소자 격리층의 공정 단면도이고, 도 2a내지 도 2c는 종래 기술의 다른 소자 격리 영역층의 공정 단면도이다.1A-1C are process cross-sectional views of a device isolation layer of the prior art, and FIGS. 2A-2C are process cross-sectional views of another device isolation region layer of the prior art.

도 1a내지 도 1c에 나타낸 종래 기술은 등방성 식각 공정후에 트렌치를 형성하여 소자 격리층을 형성하는 방법을 나타낸 것으로 그 공정 순서는 다음과 같다.1A to 1C illustrate a method of forming a device isolation layer by forming a trench after an isotropic etching process, and the process sequence is as follows.

먼저, 도 1a에서와 같이, 반도체 기판(1)의 표면상에 열산화 공정으로 열산화막(2)을 형성하고 상기의 열산화막(2)상에 나이트라이드층(3)을 형성한다. 그리고 상기의 나이트라이드층(3),열산화막(2)을 소자 격리 영역만 제거되도록 선택적으로 식각한다.First, as shown in FIG. 1A, a thermal oxide film 2 is formed on the surface of the semiconductor substrate 1 by a thermal oxidation process, and a nitride layer 3 is formed on the thermal oxide film 2. The nitride layer 3 and the thermal oxide film 2 are selectively etched to remove only the device isolation region.

이어, 도 1b에서와 같이, 상기의 패터닝되어진 나이트라이드층(3),열산화막(2)을 마스크로하여 습식 식각 공정(등방성)을 진행한다. 이때, 노출된 반도체 기판(1)만 제거되는것이 아니라 상기의 습식 식각 공정에서 마스크로 사용된 나이트라이드층(3),열산화막(2)의 하측으로도 식각 용액이 치고 들어가 언더컷 현상이 발생한다.Subsequently, as shown in FIG. 1B, the wet etching process (isotropic) is performed using the patterned nitride layer 3 and the thermal oxide film 2 as a mask. At this time, not only the exposed semiconductor substrate 1 is removed, but also an undercut phenomenon occurs in the etching solution under the nitride layer 3 and the thermal oxide film 2 used as a mask in the wet etching process. .

그리고 도 1c에서와 같이, 상기의 패터닝되어진 나이트라이드층(3),열산화막(2)을 마스크로하여 건식 식각 공정(이방성)을 진행하여 반도체 기판(1)의 일정 깊이까지 식각하여 트렌치를 형성한다. 이어, 상기의 트렌치에 산화막층(4)을 매립하고 평탄화하여 소자 격리층을 형성한다.As shown in FIG. 1C, a dry etching process (anisotropy) is performed using the patterned nitride layer 3 and the thermal oxide film 2 as a mask to etch a trench to a predetermined depth of the semiconductor substrate 1. do. Subsequently, an oxide isolation layer 4 is embedded in the trench and planarized to form a device isolation layer.

상기의 트렌치 형성 공정을 습식 식각과 건식 식각을 차례로 진행하여 형성하는 이유는 트렌치의 탑 엣지 부분을 경사지도록하여 누설 전류 특성을 개선하기 위한 것이다.The reason for forming the trench forming process by performing wet etching and dry etching in order is to incline the top edge portion of the trench to improve leakage current characteristics.

도 2a내지 도 2c에 나타낸 종래 기술의 소자 격리층은 소자 격리 영역에 필드 산화막을 형성하고 측벽을 제거하고 그 부분에 트렌치를 형성하는 NSL(Nitride Side wall Locos)방법을 나타낸 것이다.The device isolation layer of the prior art shown in FIGS. 2A to 2C illustrates a nitride side wall locos (NSL) method of forming a field oxide film in a device isolation region, removing sidewalls, and forming a trench in the portion.

먼저, 도 2a에서와 같이, 반도체 기판(1)상에 초기 산화막(2a)을 형성하고 전면에 제 1 나이트라이드층(3)을 형성한다. 그리고 상기의 제 1 나이트라이드층(3)을 선택적으로 제거하여 초기 산화막(2a)의 표면을 선택적으로 노출시킨다.First, as shown in FIG. 2A, the initial oxide film 2a is formed on the semiconductor substrate 1, and the first nitride layer 3 is formed on the entire surface thereof. The first nitride layer 3 is selectively removed to selectively expose the surface of the initial oxide layer 2a.

이어, 전면에 다시 제 2 나이트라이드층을 형성하고 에치백하여 상기의 패터닝되어진 제 1 나이트라이드층(3)의 측면에 나이트라이드 측벽(4)을 형성한다. 그리고 상기의 노출된 초기 산화막(2a)을 필드 산화하여 소자 격리 영역에 필드 산화막(5)을 형성한다.Subsequently, the second nitride layer is formed on the front surface and etched back to form the nitride sidewall 4 on the side surface of the patterned first nitride layer 3. The exposed initial oxide film 2a is then field oxidized to form a field oxide film 5 in the device isolation region.

이어, 도 2b에서와 같이, 상기의 필드 산화 공정에서 마스크로 사용된 나이트라이드 측벽(4)을 제거하여 초기 산화막(2a)의 일부를 노출시킨다. 그리고 상기의 남아 있는 제 1 나이트라이드층(3)과 필드 산화막(5)을 마스크로 하여 노출된 초기 산화막(2a) 그리고 반도체 기판(1)을 선택적으로 식각하여 필드 산화막이 형성된 반도체 기판(1)의 둘레에 트렌치(6)를 형성한다.Next, as shown in FIG. 2B, the nitride sidewall 4 used as a mask in the field oxidation process is removed to expose a portion of the initial oxide film 2a. The semiconductor substrate 1 having the field oxide film formed by selectively etching the exposed initial oxide film 2a and the semiconductor substrate 1 using the remaining first nitride layer 3 and the field oxide film 5 as a mask. The trench 6 is formed around the periphery.

이어, 도 2c에서와 같이, 상기의 트렌치(6)형성 공정에서 마스크로 사용된 제 1 나이트라이드층(3)을 제거하고 트렌치(6)에 산화막층을 매립하고 에치백하여 소자 격리층을 형성한다.Subsequently, as shown in FIG. 2C, the first nitride layer 3 used as a mask in the trench 6 forming process is removed, and the oxide layer is buried and etched back in the trench 6 to form a device isolation layer. do.

이와 같은 NSL방법에 의한 소자 격리층 형성 공정은 필드 산화 공정을 필요로한다.Such a device isolation layer forming process by the NSL method requires a field oxidation process.

소자 격리 영역에 트렌치를 형성하여 소자 격리층을 형성하는 종래 기술의 소자 격리층 형성 공정은 반도체 기판을 식각하는 공정에서 엔드 포인트를 결정하는 것이 어려워 소자 격리층을 형성하기 위한 트렌치의 깊이를 정확하게 디파인하는 것이 어려운 문제점이 있다.The prior art device isolation layer forming process of forming a device isolation layer by forming a trench in the device isolation region makes it difficult to determine an end point in the process of etching a semiconductor substrate, so that the depth of the trench for forming the device isolation layer is accurately defined. There is a problem that is difficult to do.

또한, 등방성 식각 공정후에 트렌치를 형성하여 소자 격리층을 형성하는 방법을 나타낸 첫 번째의 종래 기술에서는 트렌치를 형성하기 전에 습식 식각을 해야하고, 두 번째 제시된 종래 기술의 소자 격리층 형성 공정에서는 필드 산화 공정을 해야하므로 전체 공정이 복잡하다.In addition, in the first conventional technique showing a method of forming a device isolation layer by forming a trench after an isotropic etching process, wet etching must be performed before the trench is formed. The whole process is complicated because of the process.

본 발명은 상기와 같은 종래 기술의 반도체 소자 격리층 형성 공정의 문제점을 해결하기 위한 것으로, 단순화된 공정으로 소자의 신뢰성을 향상시키는데 적당하도록한 반도체 소자 격리층 형성 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art semiconductor device isolation layer forming process, and an object thereof is to provide a method for forming a semiconductor device isolation layer suitable for improving the reliability of a device by a simplified process.

도 1a내지 도 1c는 종래 기술의 소자 격리층의 공정 단면도1A-1C are process cross-sectional views of a device isolation layer of the prior art.

도 2a내지 도 2c는 종래 기술의 다른 소자 격리층의 공정 단면도2A-2C are process cross-sectional views of another device isolation layer of the prior art.

도 3a내지 도 3f는 본 발명에 따른 소자 격리층의 공정 단면도3A-3F are cross-sectional views of a device isolation layer in accordance with the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

30. 반도체 기판 31. 제 1 절연층30. Semiconductor substrate 31. First insulating layer

32. 제 2 절연층 33. 측벽32. Second insulating layer 33. Side wall

34. 트렌치 35. 소자 격리층34. Trench 35. Device Isolation Layer

단순화된 공정으로 소자 격리층을 형성하기 위한 본 발명의 반도체 소자 격리층 형성 방법은 활성 영역과 소자 격리 영역으로 정의된 반도체 기판상에 제 1,2 절연층을 차례로 형성하고 그 층들을 선택적으로 제거하여 활성 영역상에만 남도록하는 공정과, 폴리실리콘층을 전면에 증착하고 에치백하여 상기의 패터닝되어진 제 1,2 절연층의 측면에 측벽을 형성하는 공정과,상기의 패터닝되어진 제 1,2 절연층을 마스크로 하여 상기의 측벽과 제 2 절연층이 제거될때까지 노출된 반도체 기판을 이방성 식각하여 반도체 기판의 소자 격리 영역에 트렌치를 형성하는 공정과,상기의 트렌치를 포함하는 전면에 절연 물질층을 형성하고 평탄화하는 공정을 포함하여 이루어지는 것을 특징으로 한다.The method for forming a semiconductor device isolation layer of the present invention for forming the device isolation layer in a simplified process is to sequentially form the first and second insulating layers on a semiconductor substrate defined by the active region and the device isolation region, and selectively remove the layers. Forming the sidewalls on the side surfaces of the patterned first and second insulating layers by depositing and etching back the polysilicon layer on the entire surface of the polysilicon layer; Forming a trench in the device isolation region of the semiconductor substrate by anisotropically etching the exposed semiconductor substrate until the sidewall and the second insulating layer are removed using the layer as a mask; an insulating material layer on the entire surface including the trench It characterized in that it comprises a step of forming and planarizing.

이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자 격리층 형성 공정에 관하여 상세히 설명하면 다음과 같다.Hereinafter, the semiconductor device isolation layer forming process of the present invention will be described in detail with reference to the accompanying drawings.

도 3a내지 도 3f는 본 발명에 따른 소자 격리층의 공정 단면도이다.3A-3F are process cross-sectional views of a device isolation layer in accordance with the present invention.

본 발명은 트렌치를 형성하기 위한 마스크층의 측면에 형성된 측벽의 식각 정도를 달리하는 다단계의 식각 공정으로 정확한 깊이를 갖는 소자 격리층을 형성하는 것으로 그 공정 순서는 다음과 같다.According to the present invention, a device isolation layer having an accurate depth is formed by a multi-step etching process of varying the degree of etching of the sidewalls formed on the side of the mask layer for forming the trench. The process sequence is as follows.

먼저, 도 3a에서와 같이, 반도체 기판(30)상에 서로 동일한 두께로 제 1,2 절연층(31)(32)을 차례로 형성하고 그 층들을 선택적(활성 영역에만 남도록)으로 제거한다. 이때, 상기의 제 1 절연층(31)은 산화막을 사용하여 형성하고, 제 2 절연층(32)은 나이트라이드를 사용하여 후공정에서 증착되는 폴리실리콘층의 두께의 1/2 정도의 두께로 증착하여 형성한다. 왜냐하면, 폴리실리콘층과 제 2 절연층(32)으로 사용된 나이트라이드의 식각 비율은 2 : 1정도이기 때문이다.(상기의 두 물질층의 식각 비율은 공정 조건에 따라 조절할 수 있다.)First, as shown in FIG. 3A, first and second insulating layers 31 and 32 are sequentially formed on the semiconductor substrate 30 with the same thickness as each other, and the layers are selectively removed (remaining only in the active region). In this case, the first insulating layer 31 is formed by using an oxide film, and the second insulating layer 32 is about half the thickness of the polysilicon layer deposited in a later step using nitride. By vapor deposition. This is because the etch rate of the nitride used as the polysilicon layer and the second insulating layer 32 is about 2: 1. (The etch rate of the two material layers can be adjusted according to the process conditions.)

이어, 도 3b에서와 같이, 후공정에서 형성될 트렌치의 깊이를 고려하여(트렌치의 깊이만큼의 두께를 갖도록) 폴리실리콘층을 전면에 증착한다. 그리고 상기의 폴리 실리콘층을 에치백하여 상기의 패터닝되어진 제 1,2 절연층(31)(32)의 측면에 측벽(33)을 형성한다.3B, the polysilicon layer is deposited on the entire surface in consideration of the depth of the trench to be formed in the subsequent process (to have a thickness equal to the depth of the trench). The sidewalls 33 are formed on the side surfaces of the patterned first and second insulating layers 31 and 32 by etching back the polysilicon layer.

이어, 도 3c에서와 같이, 상기의 패터닝되어진 제 1,2 절연층(31)(32)을 마스크로 하여 상기의 측벽(33)과 노출된 반도체 기판(30)을 이방성 식각한다. 이때의 식각 공정은 폴리 실리콘을 사용한 측벽(33)의 식각 정도를 고려하여 도 3d에서와 같이 계속한다.Next, as shown in FIG. 3C, the sidewalls 33 and the exposed semiconductor substrate 30 are anisotropically etched using the patterned first and second insulating layers 31 and 32 as masks. At this time, the etching process is continued as shown in FIG. 3D in consideration of the degree of etching of the sidewall 33 using polysilicon.

그리고 도 3e에서와 같이, 상기의 측벽(33)이 완전히 제거될때까지 계속한다. 이때, 상기의 측벽(33)이 제거되면 측벽(33)을 구성하는 폴리실리콘과 제 2 절연층(32)을 구성하는 나이트라이드와의 식각 비율은 2 : 1이고 그 두께는 측벽의 두께가 제 2 절연층(32)에 비해 2배로 형성되었으므로 제 2 절연층(32)역시 모두 제거되어 제 1 절연층(31)만 남는다.And continue as shown in FIG. 3E until the side wall 33 is completely removed. At this time, when the sidewall 33 is removed, the etching ratio between polysilicon constituting the sidewall 33 and nitride constituting the second insulating layer 32 is 2: 1, and the thickness of the sidewall 33 is zero. Since the second insulating layer 32 is formed twice as much as the second insulating layer 32, all of the second insulating layer 32 is also removed, leaving only the first insulating layer 31.

그리고 상기와 같이, 트렌치(측벽(33)을 구성하는 폴리실리콘층의 두께와 동일한 높이를 갖는)(34)를 형성하고 제 1 절연층을 제거한다.As described above, a trench 34 (having the same height as the thickness of the polysilicon layer constituting the side wall 33) 34 is formed and the first insulating layer is removed.

이때, 트렌치(34)의 탑 엣지 부분은 폴리 실리콘으로 이루어진 측벽(33)이 구성되어 있어기 때문에 라운드 형태로 경사를 갖고 형성된다. 이어, 상기의 트렌치(34)를 포함하는 전면에 산화막층을 다시 형성하고 에치백하여 반도체 기판(30)과 동일한 높이를 갖는 소자 격리층(35)을 형성한다.At this time, the top edge portion of the trench 34 is formed with a slope in a round shape because the side wall 33 made of polysilicon is formed. Subsequently, the oxide layer is formed on the entire surface including the trench 34 and etched back to form the device isolation layer 35 having the same height as the semiconductor substrate 30.

즉, 상기와 같은 본 발명의 반도체 소자 격리층 형성 방법은 폴리 실리콘으로 이루어진 측벽(33)(트렌치 깊이와 동일한 두께를 갖는)과 제 2 절연층(32)(폴리실리콘과 2 : 1의 식각 비율을 갖는 나이트라이드층으로 이루어진)의 식각 상태를 고려하여 트렌치(34)를 형성하여 소자 격리층(35)을 형성하는 것이다.In other words, the method for forming a semiconductor device isolation layer of the present invention as described above has a sidewall 33 made of polysilicon (having the same thickness as the trench depth) and the second insulation layer 32 (polysilicon and 2: 1 etching ratio). The trench 34 is formed in consideration of the etching state of the nitride layer having the nitride layer) to form the device isolation layer 35.

이와 같은 본 발명의 반도체 소자 격리층 형성 방법은 트렌치를 형성함에 있어서, 반도체 기판의 표면에 측벽 그리고 절연층을 형성하고 그 층들의 식각 상태를 고려하여 공정을 진행하므로 정확하게 깊이가 디파인된 트렌치를 형성할 수 있다.In the method of forming a semiconductor device isolation layer according to the present invention, a trench having a precisely defined depth is formed by forming a sidewall and an insulating layer on the surface of the semiconductor substrate and proceeding the process considering the etching state of the layers. can do.

그리고 트렌치의 탑 엣지 부분이 라운드 형태의 경사를 갖고 형성된다. 그러므로 단순화된 공정으로 소자의 신뢰성을 향상시키는 효과가 있다.The top edge of the trench is formed with a rounded slope. Therefore, the simplified process has the effect of improving the reliability of the device.

Claims (7)

활성 영역과 소자 격리 영역으로 정의된 반도체 기판상에 제 1,2 절연층을 차례로 형성하고 그 층들을 선택적으로 제거하여 활성 영역상에만 남도록하는 공정과,Forming first and second insulating layers sequentially on the semiconductor substrate defined by the active region and the device isolation region, and selectively removing the layers to remain only on the active region; 폴리실리콘층을 전면에 증착하고 에치백하여 상기의 패터닝되어진 제 1,2 절연층의 측면에 측벽을 형성하는 공정과,Depositing a polysilicon layer on the entire surface and etching back to form sidewalls on the side surfaces of the patterned first and second insulating layers; 상기의 패터닝되어진 제 1,2 절연층을 마스크로 하여 상기의 측벽과 제 2 절연층이 제거될때까지 노출된 반도체 기판을 이방성 식각하여 반도체 기판의 소자 격리 영역에 트렌치를 형성하는 공정과,Forming an trench in the device isolation region of the semiconductor substrate by anisotropically etching the exposed semiconductor substrate until the sidewalls and the second insulating layer are removed using the patterned first and second insulating layers as masks; 상기의 트렌치를 포함하는 전면에 절연 물질층을 형성하고 평탄화하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자 격리층 형성 방법.And forming an insulating material layer on the entire surface including the trench and planarizing the insulating material layer. 제 1 항에 있어서, 제 1, 절연층과 제 2 절연층을 동일한 두께로 형성하는 것을 특징으로 하는 반도체 소자 격리층 형성 방법.The method for forming a semiconductor device isolation layer according to claim 1, wherein the first and second insulating layers are formed to have the same thickness. 제 1 항에 있어서, 상기의 제 1 절연층은 산화막을 사용하여 형성하고, 제 2 절연층은 나이트라이드를 사용하여 형성하는 것을 특징으로 하는 반도체 소자 격리층 형성 방법.The method of claim 1, wherein the first insulating layer is formed using an oxide film and the second insulating layer is formed using nitride. 제 1 항 또는 제 2 항에 있어서, 제 1 절연층은 폴리실리콘층의 두께의 1/2 정도의 두께로 형성하는 것을 특징으로 하는 반도체 소자 격리층 형성 방법.The method for forming a semiconductor device isolation layer according to claim 1 or 2, wherein the first insulation layer is formed to a thickness of about 1/2 of the thickness of the polysilicon layer. 제 1 항에 있어서, 트렌치를 형성하기 위한 식각 공정시에 측벽과 제 2 절연층의 식각 비율은 2 : 1인 것을 특징으로 하는 반도체 소자 격리층 형성 방법.The method of claim 1, wherein the etching ratio of the sidewalls to the second insulating layer is 2: 1 in the etching process for forming the trench. 제 1 항에 있어서, 트렌치에 매입되는 절연 물질층은 산화막을 사용하는 것을 특징으로 하는 반도체 소자 격리층 형성 방법.The method for forming a semiconductor device isolation layer according to claim 1, wherein the insulating material layer embedded in the trench uses an oxide film. 제 1 항에 있어서, 트렌치를 측벽을 형성하기 위한 폴리실리콘층의 두께와 동일한 깊이로 형성하는 것을 특징으로 하는 반도체 소자 격리층 형성 방법.2. The method of claim 1 wherein the trench is formed to a depth equal to the thickness of the polysilicon layer for forming the sidewalls.
KR1019970006261A 1997-02-27 1997-02-27 Method for forming isolation layer of semiconductor device KR100244250B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970006261A KR100244250B1 (en) 1997-02-27 1997-02-27 Method for forming isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970006261A KR100244250B1 (en) 1997-02-27 1997-02-27 Method for forming isolation layer of semiconductor device

Publications (2)

Publication Number Publication Date
KR19980069281A KR19980069281A (en) 1998-10-26
KR100244250B1 true KR100244250B1 (en) 2000-02-01

Family

ID=19498205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006261A KR100244250B1 (en) 1997-02-27 1997-02-27 Method for forming isolation layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR100244250B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413839B1 (en) * 2001-07-09 2003-12-31 삼성에버랜드 주식회사 Sewage treatment method useing of non conveyance and continuous denitrification process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010822A (en) * 1990-11-10 1992-06-27 문정환 Method of forming isolation film for semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010822A (en) * 1990-11-10 1992-06-27 문정환 Method of forming isolation film for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413839B1 (en) * 2001-07-09 2003-12-31 삼성에버랜드 주식회사 Sewage treatment method useing of non conveyance and continuous denitrification process

Also Published As

Publication number Publication date
KR19980069281A (en) 1998-10-26

Similar Documents

Publication Publication Date Title
US5888881A (en) Method of trench isolation during the formation of a semiconductor device
KR100195208B1 (en) Method of forming an element isolation region in a semiconductor device
KR100239453B1 (en) Method of forming a device isolation film of semiconductor device
US5989975A (en) Method for manufacturing shallow trench isolation
KR100407567B1 (en) Trench Isolation Process Without Dent
KR100244250B1 (en) Method for forming isolation layer of semiconductor device
JPH05102297A (en) Manufacture of semiconductor device
KR100305026B1 (en) Manufacturing method of semiconductor device
KR100792709B1 (en) Manufacturing method for semiconductor device
KR20060091621A (en) Trench isolation methods of a semiconductor device
KR100205339B1 (en) Method for forming isolation region of semiconductor device
JP2001093970A (en) Manufacturing method for semiconductor device
KR19990015463A (en) Trench element isolation method for semiconductor devices
KR100408863B1 (en) Method of forming a gate oxide in a semiconductor device
KR100237749B1 (en) Method of forming a device isolation film of semiconductor device
KR980012242A (en) Method for forming element isolation region of semiconductor device
KR20030000129A (en) Forming method for field oxide of semiconductor device
KR100325626B1 (en) Method for forming shallow trench isolation
KR100396792B1 (en) Method for chemical mechanical polishing isolation region of semiconductor device
KR20020042312A (en) Semiconductor device and method for manufacturing the same
KR100578239B1 (en) Method of forming shallow trench isolation layer in semiconductor device
JP2001338975A (en) Semiconductor device and its manufacturing method
KR20020003018A (en) Shallow trench isolation method using silicon liner
CA2087235A1 (en) Planarizing method for refilled trenches
KR20000045468A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee