KR100241755B1 - Filter amplifier with improving of comparative character - Google Patents

Filter amplifier with improving of comparative character Download PDF

Info

Publication number
KR100241755B1
KR100241755B1 KR1019970008600A KR19970008600A KR100241755B1 KR 100241755 B1 KR100241755 B1 KR 100241755B1 KR 1019970008600 A KR1019970008600 A KR 1019970008600A KR 19970008600 A KR19970008600 A KR 19970008600A KR 100241755 B1 KR100241755 B1 KR 100241755B1
Authority
KR
South Korea
Prior art keywords
frequency signal
amplifier
signal
gain
lower limit
Prior art date
Application number
KR1019970008600A
Other languages
Korean (ko)
Other versions
KR19980073362A (en
Inventor
최형진
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970008600A priority Critical patent/KR100241755B1/en
Publication of KR19980073362A publication Critical patent/KR19980073362A/en
Application granted granted Critical
Publication of KR100241755B1 publication Critical patent/KR100241755B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H03F3/604—Combinations of several amplifiers using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

EFM 고주파 신호(Radio frequency signal)를 소망하는 디지털의 신호로 검출하기 위한 비교 증폭기에 관한 것으로, 특히 비교 특성이 개선된 필터 증폭기를 제공한다. 상기 필터 증폭기는 저주파수 신호와 고주파 신호가 합성된 주파수 신호를 입력하며, 상기 입력되는 주파수신호중 저주파수 신호를 고주파수 신호보다 양호한 이득으로 증폭하여 출력하는 이득 조절 증폭기와, 상기 이득 조절 증폭된 주파수 신호의 최대치와 하한치를 검출하여 홀드 출력하는 최대치 검출기 및 하한치 검출기와, 상기 검출 증폭된 최대치 신호 및 하한치 신호를 각각 입력하여 비교 출력하는 비교기를 포함하여 구성된다.The present invention relates to a comparison amplifier for detecting an EFM radio frequency signal as a desired digital signal, and in particular, to provide a filter amplifier with improved comparison characteristics. The filter amplifier inputs a frequency signal obtained by synthesizing a low frequency signal and a high frequency signal, a gain control amplifier for amplifying and outputting a low frequency signal having a better gain than a high frequency signal among the input frequency signals, and a maximum value of the gain control amplified frequency signal. And a maximum value detector and a lower limit value detector for detecting and holding the lower limit value, and a comparator for inputting and outputting the detected amplified maximum value signal and the lower limit value, respectively.

Description

비교 특성이 개선된 필터 증폭기Filter Amplifier with Improved Comparison

본 발명은 고주파 신호(Radio frequency signal)를 소망하는 디지털의 신호로 검출하기 위한 비교 증폭기에 관한 것으로, 특히 비교 특성이 개선된 필터 증폭기에 관한 것이다.The present invention relates to a comparison amplifier for detecting a radio frequency signal as a desired digital signal, and more particularly, to a filter amplifier with improved comparison characteristics.

광학 기록 재생 장치는 디스크에 기록된 정보를 픽업하는 픽업 유니트로부터 출력되는 주파수신호 REO를 처리하기 위한 고주파회로(Radio frequency circuits)를 가지고 있다. 상기와 같은 고주파회로에서는 EFM(Eight to Fourteen Modulation)주파수신호 RFO를 2진 부호 값으로 변환하는 EFM비교기를 구비하고 있다.The optical recording and reproducing apparatus has radio frequency circuits for processing the frequency signal REO output from the pickup unit which picks up the information recorded on the disk. The high frequency circuit described above includes an EFM comparator for converting an EFM frequency signal RFO to a binary code value.

EFM 비교기는 RF회로의 미러 블록(Mirror block)의 내부에서 최대치·하한치홀드(Peak and Bottom hold)를 실행하여 재생된 주파수신호 RFO의 최대치 및 하한치를 검출한다. 그리고, 상기 검출된 최대치 및 하한치의 값을 비교하여 2치화된 미러 신호를 출력하도록 되어 있다. 이와 같은 구서의 대표적인 예로서는 국내도서출판 “동신출판사”에서 1990년 8월 30일자로 발행한 “콤팩트 디스크 플레이어(이하“간행물”이라 칭함)”의 159면에 게재된 일본국 소니(Sony)사의 고주파회로 집적회로 “CAX108M”내에 실장된 EFM 비교기가 있다.The EFM comparator detects the maximum and the lower limit of the reproduced frequency signal RFO by executing a peak and bottom hold in the mirror block of the RF circuit. The binarized mirror signal is output by comparing the detected maximum value and the lower limit value. A representative example of such an old book is the high frequency of Sony, Japan, published on page 159 of the "Compact Disc Player" (hereinafter referred to as "the publication") published on August 30, 1990 by the domestic publication "Dongshin Publisher". There is an EFM comparator mounted in the circuit integrated circuit "CAX108M".

제1도는 종래의 기술에 의한 EFM 비교기의 회로도로서, 이에 대한 상세한 구성 및 동작 설명은 상기 간행물에 자세하게 기재되어 있다.1 is a circuit diagram of a conventional EFM comparator, the detailed configuration and operation of which is described in detail in the above publication.

제2도는 제1도의 동작을 설명하기 위한 각 부분의 동작 파형도이다. 제2도에서 RFO는 EFM 변조된 주파수신호이며, G는 미러 증폭기에서 미러 증폭된 출력신호이며, H는 최대치 검출기의 최대치 홀드 파형이다. 그리고, I는 하한치 홀드의 파형도이며, K와 MIRR은 미러 홀드 증폭기 및 미러 비교기의 출력 파형도 이다.2 is an operation waveform diagram of each part for explaining the operation of FIG. In FIG. 2, RFO is an EFM modulated frequency signal, G is a mirror amplified output signal from a mirror amplifier, and H is a maximum hold waveform of the maximum detector. I is a waveform diagram of the lower limit hold, and K and MIRR are output waveform diagrams of the mirror hold amplifier and the mirror comparator.

우선, 제2도를 참조하여 제1도의 동작을 간단히 설명하면 하기와 같다.First, the operation of FIG. 1 will be briefly described with reference to FIG. 2. FIG.

지금, 제2도의 RFO와 같은 주파수신호가 입력되면, 미러증폭기 10은 상기 주파수신호를 반전시켜 제2도의 G와 같은 신호를 출력한다. 상기 반전 증폭된 신호는 두 개의 다이오드 12, 14의 애노드와 캐소드를 각각 통하여 최대치·하한치 홀드 회로16에 입력된다. 이때, 상기 최대치·하한치 홀드 회로 16은 상기 제2도의 G와 같은 미러 증폭 신호로부터 최대치신호와 하한치신호를 검출하여 제2도의 H와 I와 같은 신호를 출력한다. 상기 최대치신호와 하한치신호는 출력단자에 접속된 소정의 이득을 갖는 증폭기 18로 입력되어 비교된다. 상기 증폭기 18의 출력은 제2도의 J와 같으며, 이는 곧 저항 20, 22를 통해 미러 홀드 증폭기 24의 비반전단자 및 미러 비교기 26의 반전단자로 입력된다.Now, when a frequency signal such as RFO in FIG. 2 is input, mirror amplifier 10 inverts the frequency signal and outputs a signal such as G in FIG. The inverted and amplified signal is input to the maximum and lower limit hold circuit 16 via the anode and cathode of two diodes 12 and 14, respectively. At this time, the maximum / lower limit hold circuit 16 detects the maximum value signal and the lower limit signal from the mirror amplification signal such as G of FIG. 2 and outputs signals such as H and I of FIG. The maximum value signal and the lower limit signal are inputted and compared with an amplifier 18 having a predetermined gain connected to the output terminal. The output of the amplifier 18 is equal to J of FIG. 2, which is input through the resistors 20 and 22 to the non-inverting terminal of the mirror hold amplifier 24 and the inverting terminal of the mirror comparator 26.

이때, 상기 미러 홀드 증폭기 24의 다이오드 28에 의해 설정되는 기준전압 K가 미러 홀드 증폭기 24의 반전단자와 미러 비교기 26의 비반전단자로 입력된다. 따라서, 상기 제2도의 J와 같은 파형의 신호는 상기 미러 홀드 증폭기 28의 출력단자와 미러 증폭기 26으로부터는 제2도와 같은 미러 홀드 신호와 미러 신호가 출력된다. 제1도의 미러 홀드 신호와 미러 신호 단자에는 미러 회로가 접속되며, 상기 미러 회로는 인접 트랙과 트랙 사이인 미러 부분을 검출하여 카운트함으로써 필요로 하는 만큼 트랙 점프를 제어할 수 있게된다. 그러나, 제1도와 같은 종래의 회로는 픽업된 주파수신호를 단순히 증폭하여 2치화시키는 구조로서, 비교 특성이 매우 양호하지 않았다.At this time, the reference voltage K set by the diode 28 of the mirror hold amplifier 24 is input to the inverting terminal of the mirror hold amplifier 24 and the non-inverting terminal of the mirror comparator 26. Therefore, the mirror hold signal and the mirror signal as shown in FIG. 2 are output from the output terminal of the mirror hold amplifier 28 and the mirror amplifier 26 for the signal having the waveform as shown in FIG. A mirror circuit is connected to the mirror hold signal and the mirror signal terminal of FIG. 1, and the mirror circuit can control track jumps as needed by detecting and counting mirror portions between adjacent tracks. However, the conventional circuit as shown in FIG. 1 has a structure in which the picked-up frequency signal is simply amplified and binarized, and the comparison characteristics are not very good.

따라서, 본 발명의 목적은 아나로그 신호를 2진 값으로 검출하는 회로의 비교 특성을 개선시킨 필터 증폭기를 제공함에 있다.Accordingly, it is an object of the present invention to provide a filter amplifier which improves the comparison characteristics of a circuit for detecting analog signals as binary values.

본 발명의 다른 목적은 입력되는 아나로그 신호의 최대치와 하한치를 검출하는 회로를 구비하여 비교하는 필터 증폭기의 비교 특성이 양호하도록 최대치·하한치 홀드전에 필터를 설치한 회로를 제공함에 있다.It is another object of the present invention to provide a circuit in which a filter is provided before the maximum value and the lower limit hold so as to have a circuit for detecting the maximum value and the lower limit of an input analog signal so that the comparison characteristics of the filter amplifier to be compared are good.

상기한 목적을 달성하기 위한 본 발명은, 고주파 신호중 비교적 낮은 대역의 주파수를 높은 주파수 대역의 신호보다 양호한 이득으로 증폭하는 이득 조절 증폭기와, 상기 이득 조절 증폭된 고주파 신호의 최대치와 하한치를 검출하여 유지하는 최대치·하한치 검출기와, 상기 검출된 최대치신호를 소정의 이득으로 증폭하는 증폭기와, 상기 증폭된 최대치신호와 검출된 하한치 신호를 비교하여 출력하는 비교기로 구성함을 특성으로 한다.The present invention for achieving the above object is a gain control amplifier for amplifying a frequency of a relatively low band of the high frequency signal with a better gain than a signal of a high frequency band, and detects and maintains the maximum value and the lower limit of the gain-controlled amplified high frequency signal. And a comparator for comparing and outputting the maximum and lower limit detectors, an amplifier for amplifying the detected maximum value signal with a predetermined gain, and comparing the amplified maximum value signal and the detected lower limit signal.

제1도는 종래의 기술에 의한 EFM 비교기의 회로도를 도시한 도면.1 is a circuit diagram of a conventional EFM comparator.

제2도는 제1도의 동작을 설명하기 위한 각 부분의 동작 파형도.2 is an operation waveform diagram of each part for explaining the operation of FIG.

제3도는 본 발명의 실시예에 따른 비교 특성이 개선된 필터 증폭기의 구성도.3 is a block diagram of a filter amplifier with improved comparative characteristics according to an embodiment of the present invention.

제4도는 제3도에 도시된 최대치 검출기의 구체회로도.4 is a detailed circuit diagram of the maximum detector shown in FIG.

제5(a)도와 제5(b)도는 제3도에 도시된 이득 조절 증폭기의 동작 파형도.5 (a) and 5 (b) are operating waveform diagrams of the gain control amplifier shown in FIG.

제5(c)도는 제3도에 도시된 이득 조절 증폭기의 이득조절 증폭 특성도.5 (c) is a gain control amplification characteristic of the gain control amplifier shown in FIG.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 발명의 실시예에 따른 비교 특성이 개선된 필터 증폭기의 구성도로서, 제1대역의 주파수와 제2대역 주파수, 예를 들면, 비교적 높은 주파수와 이보다 낮은 주파수가 중첩된 주파수신호 RFO를 입력하여 상기 두 대역 주파수를 서로 다른 이득으로 증폭하여 출력하는 이득 조절 증폭기 30의 출력노드가 최대치 검출기 32와 하한치 검출기 34의 입력노드에 접속되어 있다. 여기서 상기 이득 조절 증폭기 30은 두 대역의 주파수중 비교적 낮은 저주파수를 높은 이득으로 증폭하며, 고주파수를 낮은 이득으로 증폭하도록 구성되어 있다. 상기 최대치 검출기 32와 하한치 검출기 34들 각각은 이득이 조절된 주파수 신호의 최대치와 하한치를 각각 검출하여 출력단자에 접속된 비교기 36의 두 입력단자에 입력시킨다. 여기서, 상기 최대치 검출기 32는 검출된 최대치신호를 소정의 이득으로 증폭하는 증폭기를 내장하고 있다. 최종으로 상기 최대치 검출기 32와 하한치 검출기 34의 출력을 입력하는 비교기 36은 상기 두 신호를 비교하여 이치화된 신호를 출력한다. 이때, 상기 최대치 검출신호는 소정의 이득으로 증폭되어진 신호이어서, 상기 비교기 36은 두신호의 비교를 더욱 용이하게 할 수 있어 비교 특성이 개선된다.3 is a block diagram of a filter amplifier having improved comparison characteristics according to an exemplary embodiment of the present invention. The output node of the gain control amplifier 30 for amplifying and outputting the two band frequencies with different gains is connected to the input nodes of the maximum detector 32 and the lower limit detector 34. The gain control amplifier 30 is configured to amplify a relatively low low frequency of the two bands with a high gain and amplify the high frequency with a low gain. Each of the maximum detector 32 and the lower limit detector 34 respectively detects the maximum and the lower limit of the gain-adjusted frequency signal and inputs them to the two input terminals of the comparator 36 connected to the output terminal. Here, the maximum detector 32 has an amplifier that amplifies the detected maximum value signal with a predetermined gain. Finally, comparator 36, which inputs the outputs of the maximum detector 32 and the lower limit detector 34, compares the two signals and outputs a binarized signal. At this time, the maximum detection signal is a signal amplified with a predetermined gain, so that the comparator 36 can more easily compare the two signals, thereby improving the comparison characteristics.

제4도는 제3도에 도시된 최대치 검출기(peak detction and hold)의 구체회로도이다. 제4도를 참조하면, 두 개의 N채널 모오스 트랜지스터 38, 40이 전원전압 Vcc와 그라운드 사이에 직렬 접속되어 이득 조절된 주파수 신호의 입력에 따라 스위칭되어 입력 신호의 최대치를 출력노드로 전달하는 스위칭회로 42와, 상기 스위칭회로 42의 출력노드의 전압을 충방전하여 홀드하는 홀드 캐패시터 44와, 상기 홀드된 최대치신호를 소정의 이득으로 증폭하는 증폭기 46으로 구성되어 있다.FIG. 4 is a detailed circuit diagram of the peak detector and hold shown in FIG. Referring to FIG. 4, two N-channel MOS transistors 38 and 40 are connected in series between the power supply voltage Vcc and ground and switched according to the input of the gain-controlled frequency signal to transfer the maximum value of the input signal to the output node. 42, a hold capacitor 44 for charging and discharging and holding the voltage of the output node of the switching circuit 42, and an amplifier 46 for amplifying the held maximum value signal with a predetermined gain.

제5(a)도와 제5(b)도는 제3도에 도시된 이득 조절 증폭기의 동작 파형도이다. 여기서, 제5(a)도는 고주파수와 저주파수의 신호가 중첩된 입력 주파수 신호 RFO이며, 제5(b)도는 이득 조절 증폭기 30에 의해 서로 다른 이득으로 조절된 상태의 파형도를 도시한 것이다.5 (a) and 5 (b) are operating waveform diagrams of the gain control amplifier shown in FIG. Here, FIG. 5 (a) shows an input frequency signal RFO in which signals of high frequency and low frequency are superimposed, and FIG. 5 (b) shows waveform diagrams in which the gain control amplifier 30 is adjusted to different gains.

제5(c)도는 제3도에 이득조절 증폭기 30의 이득조절 특성도를 나타낸 것이다. 제5(c)도를 참조하면, 상기 이득 조절 증폭기 30의 이득은 주파수가 비교적 낮은 저주파수의 증폭 이득은 매우 높으며, 주파수가 높은 고주파수의 증폭 이득은 상기 저주파수의 이득보다 비교적 낮게 되어 있다.5 (c) shows a gain control characteristic diagram of the gain control amplifier 30 in FIG. Referring to FIG. 5 (c), the gain of the gain control amplifier 30 has a very high low frequency amplification gain, and a high high frequency amplification gain is relatively lower than the low frequency gain.

상기 제4도, 제5(a)도, 제5(b)도 및 제5(c)도를 참조하여 본 발명의 실시예에 따른 필터 증폭기의 동작을 설명한다.The operation of the filter amplifier according to the embodiment of the present invention will be described with reference to FIGS. 4, 5 (a), 5 (b) and 5 (c).

지금 제5(c)도와 같은 증폭 이득을 갖는 이득 조절 증폭기 30에 제5(a)와 같이 저주파신호와 고주파신호가 합성된 주파수 신호 RFO가 입력되면, 연산증폭기 39 및 저항 41 및 캐패시터 43 등으로 구성된 상기 이득 조절 증폭기 30은 저주파수신호의 이득을 고주파수신호 보다 더 양호한 이득으로 증폭하여 제5(b)도와 같이 출력한다. 상기 이득 조절 증폭기 30의 출력은 최대치 검출기 32와 하한치 검출기 34로 입력된다.If a frequency signal RFO obtained by synthesizing the low frequency signal and the high frequency signal is input to the gain control amplifier 30 having the amplification gain as shown in FIG. 5 (c), the operational amplifier 39, the resistor 41, the capacitor 43, and the like are input. The gain control amplifier 30 thus configured amplifies the gain of the low frequency signal to a better gain than the high frequency signal and outputs it as shown in FIG. 5 (b). The output of the gain control amplifier 30 is input to the maximum detector 32 and the lower limit detector 34.

상기 최대치 검출기 32는 상기 이득 조절 증폭기 30에서 제5(b)도와 같이 증폭된 주파수신호 RFO를 N채널 모오스 트랜지스터 38의 게이트에 입력하고 또다른 N채널 모오스 트랜지스터 40에 바이어스 전압을 입력시킨다. 이때, 상기 N채널 모오스 트랜지스터 38의 “온”저항은 N채널 모오스 트랜지스터 40의 “온”저항에 비하여 대단히 작게 설정되어 있기 때문에 출력노드에 접속된 홀드 캐패시터 44에는 입력되는 주파수 신호 RFO의 최대치신호가 저장된다. 즉, 홀드 캐패시터 44의 충전은 N채널 모오스 트랜지스터 38이 “턴온”되었을 때 실행되며, 방전은 N채널 모오스 트랜지스터 40이 “턴온”(방전시킬 때)되었을 때 이루어진다. 이와 같은 동작에 의해 검출된 최대치 신호는 높은 이득을 갖는 증폭기 52에 의해 증폭(약 6dB 정도의 이득)되어 비교기 36의 일측 입력단으로 공급된다.The maximum detector 32 inputs the frequency signal RFO amplified in the gain control amplifier 30 as shown in FIG. 5 (b) to the gate of the N-channel MOS transistor 38 and inputs a bias voltage to another N-channel MOS transistor 40. At this time, since the "on" resistance of the N-channel MOS transistor 38 is set to be much smaller than the "on" resistance of the N-channel MOS transistor 40, the maximum value of the input frequency signal RFO is input to the hold capacitor 44 connected to the output node. Stored. That is, the charge capacitor 44 is charged when the N-channel MOS transistor 38 is "turned on", and the discharge is performed when the N-channel MOS transistor 40 is "turned on" (discharging). The maximum signal detected by such an operation is amplified by a high gain amplifier 52 (a gain of about 6 dB) and supplied to one input terminal of the comparator 36.

하한치 검출기 34는 최대치 검출기 32와는 반대로 동작되게끔 구성되어 있다. 예를 들면, 상기 하한치 검출기 34의 구성은 최대치 검출기 32의 구성과 동일한 구성을 가지나, 최대치 검출기 32와는 반대로, 충전시에는 “턴온”저항이 비교적 큰 N채널 모오스 트랜지스터를 이용하며, 방전시는 저항이 비교적 작은 N채널 모오스 트랜지스터를 이용한다. 또한, 상기 하한치 검출기 34는 최대치 검출기 32와 같이 출력단자에 증폭기를 구비하고 있다. 상기 하한치 검출기 34에 의해 검출된 하한치신호도 약 6dB이득으로 증폭되어 비교기 36의 또다른 입력단자로 공급된다.The lower limit detector 34 is configured to operate opposite to the maximum detector 32. For example, the configuration of the lower limit detector 34 has the same configuration as that of the maximum detector 32, but in contrast to the maximum detector 32, an N-channel transistor having a relatively large "turn-on" resistance is used during charging, and the resistance is discharged. This relatively small N-channel MOS transistor is used. In addition, the lower limit detector 34 includes an amplifier at the output terminal as in the maximum detector 32. The lower limit signal detected by the lower limit detector 34 is also amplified by about 6 dB gain and supplied to another input terminal of the comparator 36.

상기와 같은 동작에 의해 비교기 36은 비교적 높은 이득으로 증폭된 저주파 신호와 낮은 이득으로 증폭된 고주파신호가 합성된 주파수신호 RFO의 최대치검출신호와 하한치 검출신호를 비교함으로서 그 비교 결과를 보다 확실하게 얻을 수 있게된다. 즉, 비교 특성을 보다 더 정확하게 얻을 수 있게 된다.By the above operation, the comparator 36 compares the maximum detection signal and the lower limit detection signal of the frequency signal RFO synthesized with the low frequency signal amplified with the relatively high gain and the high frequency signal amplified with the low gain to obtain the comparison result more reliably. Will be. In other words, the comparison characteristics can be obtained more accurately.

따라서, 제3도에 도시된 필터 증폭기는 주파수신호 RFO의 최대치·하한치를 검출하여 소정의 이득으로 증폭하는 증폭기를 더 구비함으로써 그 신호가 비교기에 입력될 때 비교가 더욱 용이하고 앞단에 주파수 대역에 따라 증폭이득이 다른 필터 혹은 증폭기를 설치함으로써 더욱더 비교가 용이하게 된다.Therefore, the filter amplifier shown in FIG. 3 further includes an amplifier which detects the maximum value and the lower limit of the frequency signal RFO and amplifies it with a predetermined gain, so that the signal is easier to compare when the signal is input to the comparator and the frequency band at the front end. Therefore, it is easier to compare by installing filters or amplifiers with different amplification gains.

상술한 바와 같이 본 발명은 주파수신호내 낮은 대역신호와 높은 대역신호를 서로 다른 이득으로 증폭하여 최대치 및 하한치를 검출하고, 이를 다시 증폭함으로써 비교결과의 특성을 향상시킬 수 있다.As described above, the present invention can improve the characteristics of the comparison result by amplifying the low band signal and the high band signal in the frequency signal with different gains, detecting the maximum value and the lower limit value, and amplifying them again.

Claims (3)

비교 특성이 개선된 필터 증폭기에 있어서, 저주파수 신호와 고주파 신호가 합성된 주파수 신호를 입력하며, 상기 입력되는 주파수 신호중 저주파수 신호를 고주파수 신호보다 양호한 이득으로 증폭하여 출력하는 이득 조절 증폭기와, 상기 이득 조절 증폭기의 출력에 접속되어 그로부터 출력되는 주파수 신호의 최대치와 하한치를 검출하여 증폭 출력하는 최대치 검출기 및 하한치 검출기와, 상기 검출 증폭된 최대치 신호 및 하한치 신호를 각각 입력하여 비교 출력하는 비교기를 포함하여 구성함을 특징으로 하는 비교 특성이 개선된 필터 증폭기.A filter amplifier with improved comparison characteristics, comprising: a gain control amplifier for inputting a frequency signal obtained by combining a low frequency signal and a high frequency signal, and amplifying and outputting a low frequency signal having a better gain than a high frequency signal among the input frequency signals; A maximum detector and a lower threshold detector connected to the output of the amplifier for detecting and amplifying and outputting the maximum value and the lower limit value of the frequency signal, and a comparator for inputting and comparing the detected amplified maximum value signal and the lower limit signal, respectively. Filter amplifier with improved comparative characteristics, characterized in that. 제1항에 있어서, 상기 최대치 검출기는 홀드 캐패시터와, 전원전압과 그라운드 사이에 두 개의 N채널 모오스 트랜지스터가 직렬 접속되어 상기 이득 조절 증폭된 주파수 신호의 입력에 따라 스위칭되어 상기 홀드 캐패시터에 최대값을 홀드시키는 스위칭 회로와, 상기 홀드 캐패시터에 의해 홀드된 최대치 신호를 소정의 이득으로 증폭하는 증폭기로 구성함을 특징으로 하는 비교 특성이 개선된 필터 증폭기.The method of claim 1, wherein the maximum detector comprises a hold capacitor and two N-channel MOS transistors connected in series between a power supply voltage and ground to be switched according to an input of the gain-controlled amplified frequency signal to provide a maximum value to the hold capacitor. And a switching circuit for holding and an amplifier for amplifying the maximum value held by the holding capacitor with a predetermined gain. 제2항에 있어서, 상기 두 개의 N채널 모오스 트랜지스터들중 전원전압측에 접속된 N채널 모오스 트랜지스터의 “온”저항이 그라운드측에 접속된 N채널 모오스 트랜지스터의 “온”저항보다 더 작음을 특징으로 하는 비교 특성이 개선된 필터 증폭기.The N-channel MOS transistor of the two N-channel MOS transistors connected to the power supply voltage side is smaller than the "on" resistance of the N-channel MOS transistor connected to the ground side. Filter amplifier with improved comparison characteristics.
KR1019970008600A 1997-03-14 1997-03-14 Filter amplifier with improving of comparative character KR100241755B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970008600A KR100241755B1 (en) 1997-03-14 1997-03-14 Filter amplifier with improving of comparative character

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970008600A KR100241755B1 (en) 1997-03-14 1997-03-14 Filter amplifier with improving of comparative character

Publications (2)

Publication Number Publication Date
KR19980073362A KR19980073362A (en) 1998-11-05
KR100241755B1 true KR100241755B1 (en) 2000-02-01

Family

ID=19499687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008600A KR100241755B1 (en) 1997-03-14 1997-03-14 Filter amplifier with improving of comparative character

Country Status (1)

Country Link
KR (1) KR100241755B1 (en)

Also Published As

Publication number Publication date
KR19980073362A (en) 1998-11-05

Similar Documents

Publication Publication Date Title
US5981936A (en) Photo detector circuit having a current mirror circuit
US6538246B2 (en) Variable resistance circuit, operational amplification circuit, semiconductor integrated circuit, time constant switching circuit and waveform shaping circuit
US5606284A (en) Automatic gain control device for producing constant amplitude output signal
US6611485B2 (en) Apparatus and method for correcting asymmetry of optical disk reproducing system
US6437723B1 (en) Signal processing circuit and semiconductor integrated circuit converting AC signal using two voltage reference values
KR100192197B1 (en) Amplifier with peak and bottom signal level shifting control
KR100241755B1 (en) Filter amplifier with improving of comparative character
JP2901899B2 (en) Automatic gain control device
US20040240372A1 (en) Offset adjusting circuit for optical disc and offset adjusting method
KR100725881B1 (en) Signal processor and semiconductor integrated circuit
KR100474997B1 (en) Servo processing device with offset elimination function and offset elimination method thereof
JP2005252810A (en) Current-voltage conversion circuit
JP2007150608A (en) Light receiving amplifier circuit and optical pickup device
JP2621438B2 (en) Recording signal playback device
JP2529887B2 (en) FM audio signal presence / absence detection circuit for video device
KR920009033B1 (en) Automatic gain control system for frequency modulation
JP2006503393A (en) Means for limiting the output signal of an amplifier stage
JP2771314B2 (en) Broadband amplifier
JPS60113334A (en) Method for detecting optical signal in optical disk device
US6147554A (en) Control signal amplification circuit
JP3038721B2 (en) RF signal correction circuit
KR19980086040A (en) Playback signal compensation circuit of optical disc
JP3838043B2 (en) Optical disk device
EP1187124A2 (en) Video processing integrated circuit
US20050063286A1 (en) Control module for an automatic gain control device of an optical disc playback apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee