KR100241514B1 - Microcomputer - Google Patents

Microcomputer Download PDF

Info

Publication number
KR100241514B1
KR100241514B1 KR1019970009887A KR19970009887A KR100241514B1 KR 100241514 B1 KR100241514 B1 KR 100241514B1 KR 1019970009887 A KR1019970009887 A KR 1019970009887A KR 19970009887 A KR19970009887 A KR 19970009887A KR 100241514 B1 KR100241514 B1 KR 100241514B1
Authority
KR
South Korea
Prior art keywords
mode
boot program
data
host computer
flash memory
Prior art date
Application number
KR1019970009887A
Other languages
Korean (ko)
Other versions
KR19980032064A (en
Inventor
쇼헤이 마에다
노부스케 아베
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19980032064A publication Critical patent/KR19980032064A/en
Application granted granted Critical
Publication of KR100241514B1 publication Critical patent/KR100241514B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Stored Programmes (AREA)

Abstract

미리 플래쉬 메모리3에 부트 프로그램영역을 확보하여 부트 프로그램을 격납해야만했고, 플래쉬 메모리3의 전영역을 유저 프로그램영역으로서 해방할 수 없는 등의 과제가 있었다.There has been a problem that a boot program area must be secured in the flash memory 3 in advance to store a boot program, and the entire area of the flash memory 3 cannot be released as a user program area.

모드결정회로15에 의해 칩모드가 RSIF 모드로 결정되면 외부의 호스트 컴퓨터7로부터 플래쉬 메모리11에 유저 프로그램등의 데이터를 격납하기 위한 부트 프로그램을 수신하여 RAM2에 격납하는 RSIF16을 CPU17과 별개로 설치한 것이다.When the chip mode is determined to be the RSIF mode by the mode decision circuit 15, a boot program for receiving data such as a user program is stored in the flash memory 11 from an external host computer 7, and RSIF16, which is stored in RAM2, is installed separately from the CPU17. will be.

Description

마이크로 컴퓨터Micro computer

본 발명은 내장하는 플래쉬 메모리에 유저 프로그램등의 데이터를 격납할 수 있는 마이크로 컴퓨터에 관한 것이다.The present invention relates to a microcomputer capable of storing data such as a user program in a built-in flash memory.

도 6은 종래의 마이크로 컴퓨터를 표시하는 구성도면이고, 1은 플래쉬 메모리3를 내장하는 마이크로 컴퓨터, 2는 마이크로 컴퓨터 1의 RAM, 3은 유저 프로그램등의 데이터를 격납하기 위한 부트(BOOT) 프로그램을 격납하는 부트 프로그램영역과, 유저 프로그램등의 데이터를 격납하는 유저 프로그램영역으로 구성된 플래쉬 메모리이다.6 is a block diagram showing a conventional microcomputer, where 1 is a microcomputer with a built-in flash memory 3, 2 is a RAM of the microcomputer 1, and 3 is a boot program for storing data such as a user program. A flash memory comprising a boot program area for storing and a user program area for storing data such as a user program.

또, 4는 플래쉬 메모리3의 유저 프로그램영역에 유저 프로그램등의 데이터를 격납할때 플래쉬 메모리3의 부트 프로그램영역에 격납된 부트 프로그램을 실행함으로서 외부의 호스트 컴퓨터7로부터 시리얼 인터페이스5를 통해 유저 프로그램등의 데이터를 수신하여 유저 프로그램등의 데이터를 플래쉬 메모리 3의 유저 프로그램영역에 격납하는 CPU, 5는 마이크로 컴퓨터1의 시리얼 인터페이스(이하, SIO라함), 6은 마이크로 컴퓨터1의 내부버스, 7은 외부의 호스트 컴퓨터이다.In addition, when 4 stores data such as a user program in the user program area of the flash memory 3, the boot program stored in the boot program area of the flash memory 3 is executed to execute the user program through the serial interface 5 from the external host computer 7. Is a CPU that stores data such as a user program in a user program area of flash memory 3, 5 is a serial interface (hereinafter referred to as SIO) of microcomputer 1, 6 is an internal bus of microcomputer 1, and 7 is external. Is the host computer.

다음에 동작에 관해서 설명한다.Next, the operation will be described.

마이크로 컴퓨터1에 있어서의 플래쉬 메모리3의 유저 프로그램영역(도 7참조)에는 유저가 자유롭게 유저 프로그램등의 데이터를 격납할 수 있다.In the user program area (see Fig. 7) of the flash memory 3 in the microcomputer 1, the user can freely store data such as a user program.

이하, 플래쉬 메모리3의 유저 프로그램영역에 유저 프로그램등의 데이터를 격납하는 순서에 관해서 설명한다.Hereinafter, the procedure for storing data such as a user program in the user program area of the flash memory 3 will be described.

우선, 플래쉬 메모리3에 유저 프로그램등의 데이터를 격납하기 위한 부트 프로그램이 플래쉬 메모리3의 부트 프로그램영역에 격납되어 있기 때문에(도 7참조), CPU4는 프로그램 카운터를 부트 프로그램영역의 선두번지에 옮기는 것으로, 부트 프로그램의 실행은 개시된다.First, since a boot program for storing data such as a user program in the flash memory 3 is stored in the boot program area of the flash memory 3 (see Fig. 7), the CPU 4 moves the program counter to the first address of the boot program area. The execution of the boot program is started.

그리고, CPU4는 부트 프로그램의 실행이 개시하면 부트 프로그램에 따라서 외부의 호스트 컴퓨터7로부터 SIO5를 통해서 유저 프로그램등의 데이터를 수신하여 그 유저 프로그램등의 데이터를 플래쉬 메모리3의 유저 프로그램영역에 격납한다.When the execution of the boot program starts, the CPU 4 receives data such as a user program from the external host computer 7 through SIO5 in accordance with the boot program, and stores the data such as the user program in the user program area of the flash memory 3.

종래의 마이크로 컴퓨터는 이상과 같이 구성되어 있기 때문에 플래쉬 메모리 3의 부트 프로그램영역에 격납된 부트 프로그램을 실행함으로 플래쉬 메모리3의 유저 프로그램영역에 유저 프로그램등의 데이터를 격납할 수 있지만 미리 플래쉬 메모리3에 부트 프로그램영역을 확보하여 부트 프로그램을 격납해 두어야만 함으로 플래쉬 메모리3의 전영역을 유저 프로그램영역으로서 해방할 수 없는 등의 과제가 있었다.Since the conventional microcomputer is configured as described above, by executing a boot program stored in the boot program area of the flash memory 3, data such as a user program can be stored in the user program area of the flash memory 3, but in advance in the flash memory 3 There has been a problem such that the entire area of the flash memory 3 cannot be released as the user program area because the boot program area must be secured to store the boot program.

또, 미리 플래쉬 메모리3에는 부트 프로그램을 격납하지 않고 플래쉬 메모리3에 유저 프로그램 등의 데이터를 격납할 때에 CPU4가 외부의 호스트 컴퓨터7로부터 부트 프로그램을 수신하는 기술이 특개평7-49852호공보에 개시되어 있지만, CPU4가 외부의 호스트 컴퓨터7로부터 부트 프로그램을 수신하기 위해서는, 부트 프로그램을 수신하기 위한 로드프로그램을 미리 플래쉬 메모리3에 준비해 두어야 하며 결국, 플래쉬 메모리3의 전영역을 유저 프로그램영역으로서 해방할 수 없는 과제가 있었다.Also, Japanese Patent Application Laid-Open No. 7-49852 discloses a technique in which the CPU 4 receives a boot program from an external host computer 7 when storing data such as a user program in the flash memory 3 without storing the boot program in the flash memory 3 beforehand. However, in order for the CPU 4 to receive a boot program from an external host computer 7, a load program for receiving the boot program must be prepared in advance in the flash memory 3, and eventually, the entire area of the flash memory 3 can be released as the user program area. There was a challenge.

본 발명은 상기와 같은 과제를 해결하기 위해서 이루어진 것으로 플래쉬 메모리의 전영역을 유저 프로그램영역으로서 해방할 수 있는 마이크로 컴퓨터를 얻는것을 목적으로 한다.The present invention has been made to solve the above problems, and an object thereof is to obtain a microcomputer capable of releasing the entire area of the flash memory as a user program area.

청구항1기재의 발명에 관한 마이크로 컴퓨터는 모드결정수단에 의해 칩모드가 RSIF 모드로 결정되면 외부의 호스트 컴퓨터로부터 플래쉬 메모리에 데이터를 격납하기 위한 부트 프로그램을 수신하여 RAM에 격납하는 프로그램 격납수단을 CPU와 별도로 설치한 것이다.The microcomputer according to the present invention of the present invention includes a program storing means for receiving a boot program for storing data in a flash memory from an external host computer and storing it in a RAM when the chip mode is determined to be an RSIF mode by the mode determining means. It is installed separately.

청구항2기재의 발명에 관한 마이크로 컴퓨터는 모드결정수단에 의해 칩모드가 RSIF 모드로 결정되면 외부의 호스트 컴퓨터로부터 송신되는 부트 프로그램을 수신하는 시프트 레지스터와, 시프트 레지스터가 부트 프로그램을 구성하는 1 프레임분의 데이터를 수신하면 그 1프레임분의 데이터를 RAM에 전송하는 데이터 전송부를 설치하여 시프트 레지스터가 부트 프로그램을 구성하는 1 프레임분의 데이터를 수신할때 마다, 어드레스 결정부가 데이터 전송부의 기록 어드레스를 증분하도록 한 것이다.The microcomputer according to the invention of claim 2 includes a shift register for receiving a boot program transmitted from an external host computer when the chip mode is determined to be the RSIF mode by the mode determining means, and one frame for which the shift register constitutes the boot program. A data transfer unit for transferring the data of one frame to RAM is received, and the address determination unit increments the write address of the data transfer unit each time the shift register receives one frame of data constituting the boot program. I did it.

청구항3기재의 발명에 관한 마이크로 컴퓨터는 부트 프로그램의 송신에 앞서서 외부의 호스트 컴퓨터로부터 송신되는 라이트커맨드가 정확하게 수신할 수 없을 때 에러정보를 외부의 호스트 컴퓨터에 출력하도록 한 것이다.The microcomputer according to the invention of claim 3 is configured to output error information to an external host computer when a light command transmitted from an external host computer cannot correctly receive prior to transmission of a boot program.

도 1은 본 발명의 실시의 형태 1에 의한 마이크로 컴퓨터를 표시하는 구성도.BRIEF DESCRIPTION OF THE DRAWINGS The block diagram which shows the microcomputer by Embodiment 1 of this invention.

도 2는 RSIF16를 상세히 표시하는 구성도.2 is a configuration diagram showing RSIF16 in detail.

도 3은 마이크로 컴퓨터의 칩모드 등을 설명하는 표.3 is a table for explaining a chip mode and the like of a microcomputer.

도 4는 데이터의 송신포맷을 설명하는 설명도.4 is an explanatory diagram illustrating a transmission format of data.

도 5는 본 발명의 실시의 형태2에 의한 마이크로 컴퓨터의 주요부를 표시하는 구성도.Fig. 5 is a configuration diagram showing a main part of the microcomputer according to the second embodiment of the present invention.

도 6은 종래의 마이크로 컴퓨터를 표시하는 구성도.6 is a block diagram showing a conventional microcomputer.

도 7은 플래쉬 메모리3의 내부영역을 설명하는 설명도.7 is an explanatory diagram for explaining an internal area of the flash memory 3. FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

2 : RAM5 : SIO(시리얼 인터페이스)2: RAM5: SIO (Serial Interface)

7 : 호스트 컴퓨터11 : 플래쉬 메모리7: host computer 11: flash memory

12 : MOD0(모드단자)13 : MOD1(모드단자)12: MOD0 (mode terminal) 13: MOD1 (mode terminal)

14 : VPP(모드단자)15 : 모드결정회로(모드결정수단)14: VPP (mode terminal) 15: mode determination circuit (mode determination means)

16 : RSIFF(프로그램 격납수단)17 : CPU16: RSIFF (program storage means) 17: CPU

24 : 제어회로24: control circuit

25 : 수신시프트 레지스터(시프트 레지스터)25: Receive Shift Register

26 : 수신버퍼 레지스터(데이터 전송부)26: Receiving buffer register (data transmission unit)

27 : 어드레스 레지스터(어드레스 결정부)27: address register (address determining unit)

28 : 증분기(어드레스 결정부)29 : 래치(어드레스 결정부)28: incrementer (address determining section) 29: latch (address determining section)

31 : 입력단자(외부단자)32 : 출력단자(외부단자)31: Input terminal (external terminal) 32: Output terminal (external terminal)

32 : MUX(멀티플렉서)32: MUX (multiplexer)

＜발명의 실시의 형태＞<Embodiment of invention>

이하, 본 발명의 실시의 하나의 형태를 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, one form of embodiment of this invention is demonstrated.

실시의 형태 1.Embodiment 1.

도 1은 본 발명의 실시의 형태 l에 의한 마이크로 컴퓨터를 표시하는 구성도면이고, 도면에서, 1은 플래쉬 메모리11를 내장하는 마이크로 컴퓨터, 2는 마이크로 컴퓨터1의 RAM, 5는 마이크로 컴퓨터1의SIO(시리얼 인터페이스), 6은 마이크로 컴퓨터 1의 내부버스, 7은 외부의 호스트 컴퓨터이다.1 is a block diagram showing a microcomputer according to an embodiment l of the present invention, in which 1 is a microcomputer with a built-in flash memory 11, 2 is a RAM of a microcomputer 1, 5 is an SIO of a microcomputer 1 (Serial interface), 6 is the internal bus of microcomputer 1, 7 is the external host computer.

또, 11은 유저 프로그램등의 데이터를 격납하는 불휘발성 메모리로서의 플래쉬 메모리, 12는 마이크로 컴퓨터1의 모드단자(이하, MOD0라함)이고, MOD0에는 0V또는 5V의 전위가 인가된다.11 denotes a flash memory as a nonvolatile memory for storing data such as a user program, 12 denotes a mode terminal of the microcomputer 1 (hereinafter referred to as MOD0), and a potential of 0V or 5V is applied to MOD0.

13은 마이크로 컴퓨터1의 모드단자(이하, MOD1라함)이고 MOD1에는 0V,5V 또는 12V의 전위가 인가된다.13 is a mode terminal of the microcomputer 1 (hereinafter referred to as MOD1) and a potential of 0V, 5V, or 12V is applied to MOD1.

14는 마이크로 컴퓨터1의 모드단자(이하, VPP라칭함)이고 VPP에는 0V 또는 12V의 전위가 인가된다.14 is a mode terminal of the microcomputer 1 (hereinafter referred to as VPP) and a potential of 0V or 12V is applied to VPP.

또, 15는 모드단자12∼14인 MOD0, MOD1 및 VPP에 인가되는 전위가 조합에 따라서 칩모드를 결정하는 모드결정회로(모드결정수단), 16은 모드결정회로15에 의해 칩모드가 RSIF 모드로 결정되면 외부의 호스트 컴퓨터7로부터 플래쉬 메모리11에 유저 프로그램등의 데이터를 격납하기 위한 부트 프로그램을 수신하며 그 부트 프로그램을 RAM2에 격납된 RSIF(프로그램 격납수단), 17은 모드결정회로15에 의해 칩모드가 플래쉬모드로 결정되면 RAM2에 격납된 부트 프로그램을 실행함으로서 외부의 호스트 컴퓨터7로부터 SIO5를 통해서 유저 프로그램등의 데이터를 수신하여 그 유저 프로그램등의 데이터를 플래쉬 메모리11에 격납하는 CPU이다.15 is a mode determination circuit (mode determination means) for determining the chip mode according to a combination of potentials applied to MOD0, MOD1 and VPP having the mode terminals 12 to 14, and 16 is the RSIF mode by the mode determination circuit 15. Is determined, the boot program for receiving data such as a user program is stored in the flash memory 11 from an external host computer 7, and RSIF (program storage means) stored in the RAM2 is stored by the mode determining circuit 15. When the chip mode is determined to be the flash mode, the CPU receives the data such as the user program from the external host computer 7 through the SIO5 by executing the boot program stored in the RAM 2 and stores the data such as the user program in the flash memory 11.

도 2는 RSIF16의 상세한 것을 표시하는 구성도면이고 도면에서, 21,22는 호스트 컴퓨터7과 RSIF16을 접속하는 외부단자, 23은 클럭신호를 발생하는 클럭발생회로, 24는 모드결정회로15에 의해 칩모드가 RSIF 모드로 결정되면 수신 시프트 레지스터25와 어드레스 레지스터27등을 제어하는 제어회로, 25는 모드결정회로15에 의해 칩모드가 RSIF 모드로 결정되면 호스트 컴퓨터7로부터 송신되는 부트 프로그램을 수신하는 수신 시프트 레지스터(시프트 레지스터), 26은 수신 시프트 레지스터25가 부트 프로그램을 구성하는 1 프레임분의 데이터를 수신하면 그 1 프레임분의 데이터를 RAM2에 전송하는 수신버퍼 레지스터(데이터 전송부)이다.Fig. 2 is a schematic diagram showing the details of RSIF16. In the drawing, 21 and 22 are external terminals for connecting the host computer 7 and RSIF16, 23 is a clock generation circuit for generating a clock signal, and 24 is a chip by the mode decision circuit 15. A control circuit for controlling the reception shift register 25, the address register 27, etc., when the mode is determined to be the RSIF mode, and 25 is a reception circuit for receiving a boot program transmitted from the host computer 7 when the chip mode is determined to be the RSIF mode by the mode determination circuit 15; The shift register 26 is a receiving buffer register (data transfer section) which transfers the data for one frame to the RAM2 when the receiving shift register 25 receives the data for one frame constituting the boot program.

또, 27은 수신버퍼 레지스터26의 기록 어드레스를 출력하는 어드레스 레지스터(어드레스 결정부), 28은 수신 프트레지스터25이 부트 프로그램을 구성하는 1 프레임분의 데이터를 수신할때 마다, 수신버퍼 레지스터26의 기록 어드레스를 증분하는 증분기(어드레스 결정부), 29는 증분기28의 출력에 따라서 어드레스 레지스터27의 어드레스치를 고쳐쓰는 래치(어드레스 결정부)이다.27 denotes an address register (address determination unit) outputting a write address of the receive buffer register 26, and 28 denotes a receive buffer register 26 each time the receive register 25 receives one frame of data constituting the boot program. An incrementer (address determination section) that increments the write address, 29 is a latch (address determination section) which rewrites the address value of the address register 27 in accordance with the output of the incrementer 28.

다음에 동작에 관해서 설명한다.Next, the operation will be described.

마이크로 컴퓨터 1의 플래쉬 메모리11에는 유저가 자유롭게 유저 프로그램등의 데이터를 격납할 수 있다.In the flash memory 11 of the microcomputer 1, a user can freely store data such as a user program.

이하, 플래쉬 메모리11에 유저 프로그램등의 데이터를 격납하는 순서에 관해서 설명한다.Hereinafter, the procedure for storing data such as a user program in the flash memory 11 will be described.

마이크로 컴퓨터1은 모드단자12∼14인 MOD0, MOD1 및 VPP에 인가되는 전위가 조합에 따라서 칩모드가 결정되기 때문에 플래쉬 메모리11에 유저 프로그램등의 데이터를 격납하기 위해서는 우선 유저는 도 3에 도시한 바와 같이, MOD0에 0V, MOD1및VPP에 12V의 전위를 인가하여 칩모드를 RSIF 모드로 설정할 필요가 있다.In the microcomputer 1, the chip mode is determined according to the combination of the potentials applied to the MOD0, MOD1, and VPP of the mode terminals 12 to 14, so that in order to store data such as a user program in the flash memory 11, first, the user is shown in FIG. As described above, it is necessary to set the chip mode to the RSIF mode by applying potentials of 0 V to MOD0 and 12 V to MOD1 and VPP.

여기서, 마이크로 컴퓨터1의 칩모드로서는 하기의 4종류가 있고, 그 기능은 다음과 같다.Here, there are four types of chip modes of the microcomputer 1, and the functions thereof are as follows.

·RSIF 모드 → 부트 프로그램을 호스트 컴퓨터7로부터 RAM2에 전송하기 위한 모드RSIF mode → mode for transferring the boot program from host computer 7 to RAM2

·플래쉬모드 → CPU17이 유저 프로그램등의 데이터를 플래쉬 메모리11에 기록하는 모드Flash mode → A mode in which the CPU17 writes data such as user programs to the flash memory 11.

·싱글칩모드 → 유저해방모드이고, CPU17이 플래쉬 메모리11에 액세스 할 수 있지만, 외부부착의 메모리에는 액세스할 수 없는 모드Single chip mode → user release mode. CPU17 can access flash memory 11, but not external memory.

·메모리확장모드 → 유저해방모드이고, CPU17이 플래쉬 메모리11에도 외부부착의 메모리에도 액세스 할 수 있는 모드Memory expansion mode → User release mode, where CPU17 can access both flash memory 11 and external memory

그리고, 유저가 MOD0에 0V, MOD1 및 VPP에 12V의 전위를 인가하면, 모드결정회로15가, 칩모드가 RSIF 모드로 설정된 것으로 판단하고 그 취지를 RSIF16 및 CPU17로 출력한다.When the user applies a potential of 0 V to MOD0 and 12 V to MOD1 and VPP, the mode determination circuit 15 determines that the chip mode is set to the RSIF mode and outputs the result to RSIF16 and CPU17.

이에 따라, CPU17은 정지 상태태에 이행하지만, RSIF 16은 부트 프로그램을 호스트 컴퓨터7로부터 RAM2에 전송하기 위한 처리를 개시한다.As a result, the CPU 17 enters the stopped state, but RSIF 16 starts processing for transferring the boot program from the host computer 7 to the RAM 2.

즉, 유저가 칩모드를 RSIF 모드에 설정한 후 외부의 호스트 컴퓨터7로부터 선두에 라이트커맨드를 부가한 부트 프로그램(도 4를 참조)을 마이크로 컴퓨터1에 송신하면 RSIF 16의 수신 시프트 레지스터25가 선두에 라이트커맨드가 부가된 부트 프로그램을 수신한다.That is, when the user sets the chip mode to the RSIF mode and sends a boot program (see Fig. 4) to the microcomputer 1 with the light command at the beginning from the external host computer 7, the reception shift register 25 of the RSIF 16 is first. Receive a boot program to which a light command is added.

구체적으로는 우선, 제어회로24가 선두에 부가된 라이트커맨드를 수신 시프트 레지스터25가 정확하게 수신했느냐 아닌가를 판별하여 정확하게 수신했을 경우에는 수신 시프트 레지스터25에 대하여 부트 프로그램의 수신처리를 계속시킨다.Specifically, first, when the reception shift register 25 correctly determines whether or not the right command added to the beginning has been correctly received, the control circuit 24 continues the reception process of the boot program with respect to the reception shift register 25.

한편, 정확하게 수신할 수 없는 경우에는 에러정보를 호스트 컴퓨터7에 송신하여 그 취지를 유저에 인식시키는 처리를 실행한다.On the other hand, if it cannot be received correctly, the error information is sent to the host computer 7 to execute the process of recognizing the effect to the user.

그리고, 라이트커맨드를 정확하게 수신했을 경우에는 수신 시프트 레지스터25는 부트 프로그램의 수신처리를 계속하지만 부트 프로그램을 구성하는 1 프레임분의 데이터를 수신할때 마다, 그 1 프레임분의 데이터를 수신버퍼 레지스터26에 전송한다.When the right command is received correctly, the reception shift register 25 continues the boot program reception process, but each time one frame of data constituting the boot program is received, the reception shift register 25 receives the data for that frame. To transmit.

그리고, 수신버퍼 레지스터26은 1 프레임분의 데이터를 수신할때 마다, 그 1 프레임분의 데이터를 내부버스6를 통해 RAM2로 전송한다.Each time the receiving buffer register 26 receives one frame of data, the receiving buffer register 26 transfers the one frame of data to the RAM2 via the internal bus 6.

단, 상기한 바와 같이 해서 칩모드가 RSIF 모드로 설정된 경우 리셋트 벡터는 도 3에 도시한 바와 같이 RAM2의 선두번지로 설정되기 때문에 부트 프로그램을 구성하는 최초의 1 프레임분의 데이터는 RAM2의 선두번지에서 격납되어 다음 1 프레임의 데이터는 차례로 어드레스 레지스터27이 출력하는 기록 어드레스에 따라서 RAM2에 격납되는 것으로 된다.However, when the chip mode is set to the RSIF mode as described above, the reset vector is set to the head address of the RAM2 as shown in Fig. 3, so that the data of the first one frame constituting the boot program is the head of the RAM2. The data of the next one frame stored at the address is stored in RAM2 in accordance with the write address output from the address register 27 in order.

또한, 수신 시프트 레지스터25가 부트 프로그램을 구성하는 1 프레임분의 데이터를 수신할때 마다, 증분기28 및 래치29가 어드레스 레지스터27의 어드레스치를 증분하여 바꾸어 기록함에 의해 수신 버퍼 레지스터26의 기록 어드레스를 증분하므로서 부트 프로그램은 단락없이 RAM2로 격납된다.Whenever the receive shift register 25 receives one frame of data constituting the boot program, the incrementer 28 and the latch 29 incrementally change the address value of the address register 27 to write the address of the receive buffer register 26. Incrementally, the boot program is stored in RAM2 without a short circuit.

이와 같이 해서 RAM2에 부트 프로그램이 격납되면 이번에는 CPU17이 부트 프로그램을 실행하여 유저 프로그램등의 데이터를 플래쉬 메모리11에 격납하는 처리를 개시하기 때문에 유저는 도 3에 도시한 바와 같이, MOD0에 0V, MOD1에 5V, VPP에 12V의 전위를 인가하면 칩모드를 플래쉬모드로 설정할 필요가 있다.In this way, when the boot program is stored in the RAM2, the CPU17 executes the boot program and starts the process of storing data such as the user program in the flash memory 11, so that the user selects 0V, MOD0, as shown in FIG. If a potential of 5V is applied to MOD1 and 12V to VPP, the chip mode needs to be set to flash mode.

그리고, 유저가 MOD0에 0V, MOD1에 5V, VPP에 12V의 전위를 인가하면 모드결정회로15가, 칩모드가 플래쉬모드로 설정된 것으로 판단하여 그 취지를 RSIF16 및 CPU17로 출력한다.When the user applies a potential of 0 V to MOD0, 5 V to MOD1, and 12 V to VPP, the mode determination circuit 15 determines that the chip mode is set to flash mode and outputs the result to RSIF16 and CPU17.

이에 따라, RSIF 16은 정지상태로 이행하지만 CPU17은 RAM2에 격납되어 있는 부트 프로그램을 실행함으로 SIO5을 통해 호스트 컴퓨터7로부터 유저 프로그램등의 데이터를 수신하여 플래쉬 메모리11에 기록하기 위한 처리를 실행한다.Accordingly, RSIF 16 shifts to the stopped state, but CPU17 executes the boot program stored in RAM2, and executes processing for receiving data such as a user program from host computer 7 and writing it to flash memory 11 via SIO5.

이와 관련하여 CPU17이 부트 프로그램을 실행하는 이유는 유저가 상기한 바와 같이해서 칩모드를 플래쉬모드로 설정한 경우 리셋트벡터가 도 3에 도시한 바와 같이, RAM2의 선두번지로 설정되기 때문이다.In this connection, the reason why the CPU17 executes the boot program is that when the user sets the chip mode to the flash mode as described above, the reset vector is set to the head address of the RAM2 as shown in FIG.

이상으로 분명한 바와 같이, 이 실시의 형태 1에 의하면 모드결정회로15에 의해 칩모드가 RSIF 모드로 결정되면 외부의 호스트 컴퓨터7로부터 플래쉬 메모리11에 유저 프로그램등의 데이터를 격납하기 위한 부트 프로그램을 수신하여 RAM2에 격납하는 RSIF13을 CPU17과 별도로 설치하였기 때문에 미리 플래쉬 메모리11에 부트 프로그램영역을 확보하여 부트 프로그램을 격납해 둘 필요가 없어져 플래쉬 메모리11의 전영역을 유저 프로그램영역으로서 해방할 수 있는 효과를 나타낸다.As apparent from the above, according to the first embodiment, when the chip mode is determined to be the RSIF mode by the mode determination circuit 15, a boot program for storing data such as a user program in the flash memory 11 is received from an external host computer 7. RSIF13, which is stored in RAM2, is installed separately from CPU17, so it is not necessary to secure the boot program area in flash memory 11 beforehand, so that the entire area of flash memory 11 can be released as a user program area. Indicates.

실시의 형태2.Embodiment 2.

도 5는 본 발명의 실시의 형태 2에 의한 마이크로 컴퓨터의 주요부를 표시하는 구성도면이고 도면에서, 도 1의 것과 동일한 부호는 동일 또는 상당부분을 표시하기 때문에 설명을 생략한다.FIG. 5 is a configuration diagram showing the main part of the microcomputer according to the second embodiment of the present invention. In the drawings, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and thus description thereof is omitted.

31은 RSIF16 또는 SIO5을 외부의 호스트 컴퓨터7에 접속하는 마이크로 컴퓨터1의 입력단자(외부단자), 32는 RSIF 16 또는 SIO5을 외부의 호스트 컴퓨터7에 접속하는 마이크로 컴퓨터1의 출력단자(외부단자), 33는 모드결정회로15에 의해 결정된 칩모드에 따라서 RSIF16 또는 SIO5의 어느 한편을 출력단자32를 통해 외부의 호스트 컴퓨터7과 접속하는 MUX(멀티플렉서)이다.31 is an input terminal (external terminal) of microcomputer 1 connecting RSIF16 or SIO5 to an external host computer 7, and 32 is an output terminal (external terminal) of microcomputer 1 connecting RSIF 16 or SIO5 to an external host computer 7. And 33 are MUXs (multiplexers) for connecting either one of RSIF16 or SIO5 to an external host computer 7 via an output terminal 32 in accordance with the chip mode determined by the mode determination circuit 15.

다음에 동작에 관해서 설명한다.Next, the operation will be described.

상기 실시의 형태 1로서는, RSIF16 및 SIO5와 호스트 컴퓨터7과의 접속관계에 관해서는 특히 언급하지 않았지만, 도 5에 도시한 바와 같이 MUX33이 칩모드에 따라서 호스트 컴퓨터7과의 접속선(接續先)을 적당히 변경하도록 하면 마이크로 컴퓨터1의 외부단자를 RSIF16 및 SIO5의 사이에서 공통화할 수 있다.As the first embodiment, no particular connection has been mentioned with respect to the connection relationship between RSIF16 and SIO5 and the host computer 7, but as shown in Fig. 5, the MUX33 connects to the host computer 7 in accordance with the chip mode. Can be made common between RSIF16 and SIO5.

즉, 모드결정회로15가 칩모드가 RSIF 모드로 설정된 것으로 판단했을 경우에는 MUX33은 RSIF16을 호스트 컴퓨터7과 접속하여 칩모드가 플래쉬모드로 설정된 것으로 판단했을 경우에는 MUX33은 SIO5을 호스트 컴퓨터7과 접속한다.That is, when the mode determining circuit 15 determines that the chip mode is set to the RSIF mode, the MUX33 connects RSIF16 to the host computer 7, and determines that the chip mode is set to the flash mode, the MUX33 connects the SIO5 to the host computer 7. do.

이상과같이 청구항1기재의 발명에 의하면 모드결정수단에 의해 칩모드가 RSIF 모드에 결정되면 외부의 호스트 컴퓨터로부터 플래쉬 메모리에 데이터를 격납하기 위한 부트 프로그램을 수신하여 RAM에 격납하는 프로그램 격납수단을 CPU와 별도로 설치하도록 구성하였기 때문에 미리 플래쉬 메모리에 부트 프로그램 영역을 확보하여 부트 프로그램을 격납해둘 필요가 없어져 그 결과, 플래쉬 메모리의 전영역을 유저 프로그램영역으로서 해방할 수 있다는 효과가 있다.As described above, according to the invention of claim 1, when the chip mode is determined to be the RSIF mode by the mode determining means, a program storing means for receiving a boot program for storing data in a flash memory from an external host computer and storing it in a RAM is provided. Since it is configured so as to be installed separately, it is not necessary to secure the boot program area in the flash memory in advance and store the boot program. As a result, the entire area of the flash memory can be released as the user program area.

청구항2기재의 발명에 의하면, 모드결정수단에 의해 칩모드가 RSIF 모드에 결정되면 외부의 호스트 컴퓨터로부터 송신되는 부트 프로그램을 수신하는 시프트 레지스터와, 시프트 레지스터가 부트 프로그램을 구성하는 1 프레임분의 데이터를 수신하면, 그 1 프레임분의 데이터를 RAM에 전송하는 데이터 전송부를 설치하여 시프트 레지스터가 부트 프로그램을 구성하는 1 프레임분의 데이터를 수신할 때마다, 어드레스 결정부가 데이터 전송부의 기록 어드레스를 증분하도록 구성하였기 때문에, 대단히 조밀한 하드웨어구성으로 프로그램 격납수단을 실현할 수 있는 효과가 있다.According to the invention of claim 2, when the chip mode is determined to the RSIF mode by the mode determining means, a shift register for receiving a boot program transmitted from an external host computer, and data for one frame in which the shift register constitutes the boot program. Receiving a frame, a data transfer section for transferring the data for one frame to the RAM is provided so that the address determination unit increments the write address of the data transfer section whenever the shift register receives the data for one frame constituting the boot program. Because of the configuration, the program storage means can be realized with a very compact hardware configuration.

청구항3기재의 발명에 의하면, 부트 프로그램의 송신에 앞서서 외부의 호스트 컴퓨터로부터 송신되는 라이트커맨드가 정확하게 수신할 수 없을 때, 에러정보를 외부의 호스트 컴퓨터에 출력하도록 구성하였기 때문에 유저는 통신에러등이 생겨서 플래쉬 메모리에 유저 프로그램등의 데이터를 격납할 수 없었던 것을 인식할 수 있는 효과가 있다.According to the invention of claim 3, when the light command transmitted from the external host computer cannot correctly receive the boot program before transmission, the user is configured to output error information to the external host computer. There is an effect that it is possible to recognize that the data such as a user program could not be stored in the flash memory.

Claims (3)

복수의 모드단자에 인가되는 전위가 조합에 따라서 칩모드를 결정하는 모드결정수단과,Mode determination means for determining the chip mode in accordance with the combination of the potentials applied to the plurality of mode terminals; 상기 모드결정수단에 의해 칩모드가 RSIF 모드로 결정되면 외부의 호스트 컴퓨터로부터 플래쉬 메모리에 데이터를 격납하기 위한 부트 프로그램을 수신하며 그 부트 프로그램을 RAM에 격납하는 프로그램 격납수단과,Program storage means for receiving a boot program for storing data in a flash memory from an external host computer when the chip mode is determined to be an RSIF mode by the mode determining means, and storing the boot program in RAM; 상기 모드결정수단에 의해 칩모드가 플래쉬모드로 결정되면 상기 RAM에 격납된 부트 프로그램을 실행함으로서 외부의 호스트 컴퓨터로부터 시리얼 인터페이스를 통해서 데이터를 수신하고 그 데이터를 상기 플래쉬 메모리에 격납하는 CPU를 구비한 것을 특징으로 하는 마이크로 컴퓨터.And a CPU for receiving data through a serial interface from an external host computer and storing the data in the flash memory by executing a boot program stored in the RAM when the mode is determined by the mode determining means. Micro computer, characterized in that. 제 1 항에 있어서,The method of claim 1, 프로그램 격납수단은 모드결정수단에 의해 칩모드가 RSIF모드로 결정되면 외부의 호스트 컴퓨터로부터 송신되는 부트 프로그램을 수신하는 시프트 레지스터와,The program storing means includes a shift register for receiving a boot program transmitted from an external host computer when the chip mode is determined to be the RSIF mode by the mode determining means; 상기 시프트 레지스터가 부트 프로그램을 구성하는 1 프레임분의 데이터를 수신하면 그 1 프레임분의 데이터를 RAM에 전송하는 데이터 전송부와,A data transfer unit for transmitting the data of one frame to the RAM when the shift register receives the data of one frame constituting the boot program; 상기 시프트 레지스터가 부트 프로그램을 구성하는 1 프레임분의 데이터를 수신할 때 마다, 상기 데이터 전송부의 기록 어드레스를 증가하는 어드레스 결정부를 가지는 것을 특징으로 하는 마이크로 컴퓨터.And each time the shift register receives data for one frame constituting a boot program, an address determination section for incrementing a write address of the data transfer section. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 프로그램 격납수단은 부트 프로그램의 송신에 앞서서 외부의 호스트 컴퓨터로부터 송신되는 라이트커맨드가 정확 하게 수신할 수 없을 때, 에러정보를 외부의 호스트 컴퓨터에 출력하는 제어회로를 가지는 것을 특징으로 하는 마이크로 컴퓨터.And the program storing means has a control circuit which outputs error information to an external host computer when the light command transmitted from the external host computer cannot correctly receive prior to transmission of the boot program.
KR1019970009887A 1996-10-11 1997-03-21 Microcomputer KR100241514B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP270332 1996-10-11
JP8270332A JPH10116187A (en) 1996-10-11 1996-10-11 Microcomputer

Publications (2)

Publication Number Publication Date
KR19980032064A KR19980032064A (en) 1998-07-25
KR100241514B1 true KR100241514B1 (en) 2000-02-01

Family

ID=17484790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970009887A KR100241514B1 (en) 1996-10-11 1997-03-21 Microcomputer

Country Status (5)

Country Link
US (1) US5884074A (en)
JP (1) JPH10116187A (en)
KR (1) KR100241514B1 (en)
DE (1) DE19709730C2 (en)
TW (1) TW460808B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413227B1 (en) * 1999-04-02 2003-12-31 샤프 가부시키가이샤 Microcomputer having built-in nonvolatile memory

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185623B1 (en) * 1997-11-07 2001-02-06 International Business Machines Corporation Method and system for trivial file transfer protocol (TFTP) subnet broadcast
JPH11296263A (en) * 1998-04-13 1999-10-29 Fujitsu Ltd Initialization control device for processor
US6272627B1 (en) * 1998-10-30 2001-08-07 Ati International Srl Method and apparatus for booting up a computing system with enhanced graphics
US7120143B1 (en) * 1999-09-15 2006-10-10 8X8, Inc. Voice-over Internet protocol processor
JP2002287994A (en) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd Microcontroller
DE10306102A1 (en) * 2003-02-14 2004-09-02 Audi Ag Microcontroller control unit with a flash memory, especially for use in a motor vehicle control bus, has a separate faster interface for upgrading software in the flash memory
US7409538B2 (en) * 2003-12-18 2008-08-05 International Business Machines Corporation Update in-use flash memory without external interfaces
JP4404625B2 (en) * 2003-12-25 2010-01-27 パナソニック株式会社 Information processing apparatus and ROM image generation apparatus for the apparatus
JP2006277395A (en) * 2005-03-29 2006-10-12 Matsushita Electric Ind Co Ltd Information processor and information processing method
DE102005017298B4 (en) * 2005-04-14 2010-06-24 Continental Automotive Gmbh Method and device for writing a sequence program in a memory device of a program-controlled control device
US7640424B2 (en) * 2005-10-13 2009-12-29 Sandisk Corporation Initialization of flash storage via an embedded controller
JP2008134736A (en) * 2006-11-27 2008-06-12 Fujifilm Corp Electronic equipment

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63101949A (en) * 1986-10-17 1988-05-06 Fujitsu Ltd Program loading system
DE4223398C2 (en) * 1992-07-16 1996-03-14 Bosch Gmbh Robert Method and device for programming non-volatile memories
JPH0644064A (en) * 1992-07-22 1994-02-18 Nec Corp Firmware reloading system
JPH0749852A (en) * 1993-08-06 1995-02-21 Hitachi Ltd Microcomputer
JP3670041B2 (en) * 1993-12-10 2005-07-13 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Nonvolatile memory chip enable encoding method, computer system, and memory controller
JPH08101794A (en) * 1994-09-30 1996-04-16 Nec Corp Rewriting system for firmware program
US5568641A (en) * 1995-01-18 1996-10-22 Hewlett-Packard Company Powerfail durable flash EEPROM upgrade
US5664194A (en) * 1995-12-04 1997-09-02 Metricom, Inc. Method for autonomously transferring code to a computer without accessing local memory by the central processing unit
US5805882A (en) * 1996-07-19 1998-09-08 Compaq Computer Corporation Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413227B1 (en) * 1999-04-02 2003-12-31 샤프 가부시키가이샤 Microcomputer having built-in nonvolatile memory

Also Published As

Publication number Publication date
KR19980032064A (en) 1998-07-25
DE19709730A1 (en) 1998-04-16
US5884074A (en) 1999-03-16
DE19709730C2 (en) 2002-07-11
JPH10116187A (en) 1998-05-06
TW460808B (en) 2001-10-21

Similar Documents

Publication Publication Date Title
US7233541B2 (en) Storage device
US7100086B1 (en) Microcomputer, electronic equipment and debugging system
US5495593A (en) Microcontroller device having remotely programmable EPROM and method for programming
KR100241514B1 (en) Microcomputer
US5778195A (en) PC card
US5968156A (en) Programmable peripheral component interconnect (PCI) bridge for interfacing a PCI bus and a local bus having reconstructable interface logic circuit therein
US6076160A (en) Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal
KR100291409B1 (en) Method and apparatus for supporting two secondary decode agents on the same bus in a computer system
US5506995A (en) Bus master for selectively disconnecting/connecting a first bus to and from a second bus in response to an acquisition request
KR20080080799A (en) Method and device for memory of serial interface
US6145044A (en) PCI bus bridge with transaction forwarding controller for avoiding data transfer errors
US7203781B2 (en) Bus architecture with primary bus and secondary or slave bus wherein transfer via DMA is in single transfer phase engagement of primary bus
US6550015B1 (en) Scalable virtual timer architecture for efficiently implementing multiple hardware timers with minimal silicon overhead
EP0208287B1 (en) Direct memory access controller
US7028237B2 (en) Internal bus testing device and method
US7698494B2 (en) Access control device and access control method
US4888685A (en) Data conflict prevention for processor with input/output device
KR920002830B1 (en) Direct memory access controller
US5561818A (en) Microprocessor and data processing system for data transfer using a register file
CA2157435C (en) Vector data bypass mechanism for vector computer
US11841782B2 (en) Semiconductor device and debugging system
US10977196B2 (en) Communication interface control system
KR100297562B1 (en) Hardware resorce recognition controller and method of control system for communication
US6360286B1 (en) Sequential data transfer with common clock signal for receiver and sequential storage device and with slack register storing overflow item when set-up time is insufficient
JP2000112878A (en) Device and method for controlling timing of transfer request in data processor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031023

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee