KR100238964B1 - Oscillating control circuit for power consumption decrease - Google Patents

Oscillating control circuit for power consumption decrease Download PDF

Info

Publication number
KR100238964B1
KR100238964B1 KR1019970001381A KR19970001381A KR100238964B1 KR 100238964 B1 KR100238964 B1 KR 100238964B1 KR 1019970001381 A KR1019970001381 A KR 1019970001381A KR 19970001381 A KR19970001381 A KR 19970001381A KR 100238964 B1 KR100238964 B1 KR 100238964B1
Authority
KR
South Korea
Prior art keywords
input
circuit
signal
oscillation
output
Prior art date
Application number
KR1019970001381A
Other languages
Korean (ko)
Other versions
KR19980066059A (en
Inventor
형상준
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970001381A priority Critical patent/KR100238964B1/en
Publication of KR19980066059A publication Critical patent/KR19980066059A/en
Application granted granted Critical
Publication of KR100238964B1 publication Critical patent/KR100238964B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 전력 소모를 줄이기 위한 발진 제어 회로에 관한 것으로서, 외부입력 감지부, 입력인에이블부 및 제어부를 포함한다. 상기 외부입력감지부는 외부신호의 입력 유무를 감지하여 입력인에이블부로 감지신호를 출력한다. 입력인에이블부는 상기 감지신호와 발진정지인에이블신호를 받아들여 제어부로 출력한다. 그리고 제어부는 상기 입력인에이블부의 출력 신호를 받아들여 외부 신호가 입력될 경우에는 발진 회로와 시스템 클락 회로를 동작시키고 이와 반대로, 상기 외부 신호가 입력되지 않을 경우에는 발진 회로와 시스템 클락 회로의 동작을 중단시키므로서 외부 신호의 입력에 상관없어 항상 발진하는 발진 회로의 전력 소모를 줄일 수 있다.The present invention relates to an oscillation control circuit for reducing power consumption and includes an external input sensing unit, an input enable unit and a control unit. The external input detector detects the presence or absence of an external signal and outputs a detection signal to the input enable unit. The input enable unit receives the sensed signal and the oscillation stop enable signal and outputs the detected signal to the controller. The control unit receives the output signal of the input enable unit and operates the oscillation circuit and the system clock circuit when an external signal is input. On the contrary, when the external signal is not input, the control unit operates the oscillation circuit and the system clock circuit. This reduces the power consumption of the oscillating circuit, which always oscillates regardless of the input of the external signal.

Description

전력 소모 감소를 위한 발진제어회로(A CIRCUIT OF CONTROLLING OSCILLATOR FOR REDUCING ELECTRIC POWER CONSUMPTION)A CIRCUIT OF CONTROLLING OSCILLATOR FOR REDUCING ELECTRIC POWER CONSUMPTION

본 발명은 전력 소모 감소를 위한 발진제어회로에 관한 것으로서, 구체적으로는 외부 입력이 없는 경우 내부의 발진 회로의 동작을 정지시켜 불필요한 전력의 소모를 방지하는 전력 소모 감소를 위한 발진제어회로에 관한 것이다.The present invention relates to an oscillation control circuit for reducing power consumption. More particularly, the present invention relates to an oscillation control circuit for reducing power consumption by stopping the operation of an internal oscillation circuit in the absence of an external input to prevent unnecessary power consumption. .

현재, VLSI회로(Very Large Scale Integrated circuit)의 설계에 있어서 그 면적과 속도는 항상 중요시되어 반도체 상에 집적화되는 회로의 선폭은 계속해서 줄어들고 있으며 내부 동작을 위한 클락 주파수는 계속 증가되고 있는 추세이다. 종래에 집적 회로의 소비전력은 그 회로의 설계에 있어서 중요한 변수로 고려되지는 않았다. 왜냐하면, 종래의 집적 회로는 주로 연속적으로 전원을 공급받는 세트에 사용이 되었기 때문이다.At present, the area and speed are always important in the design of the VLSI circuit (VLSI circuit), and the line width of the circuit integrated on the semiconductor is continuously decreasing and the clock frequency for the internal operation is continuously increasing. Conventionally, the power consumption of integrated circuits has not been considered as an important variable in the design of such circuits. This is because conventional integrated circuits are mainly used in continuously powered sets.

그러나 현재는 휴대용 전자제품 등의 급속한 등장에 따라 전력의 소모가 중요한 설계의 변수로 고려되고 있다. 특히, 전자제품의 전원으로 배터리를 사용하는 경우에 그 배터리의 사용 시간을 길게 하기 위하여 소비되는 전력을 최대한 줄이려는 노력이 계속되고 있다.However, with the rapid emergence of portable electronic products, power consumption is now considered as an important design variable. In particular, when a battery is used as a power source for an electronic product, efforts are being made to reduce power consumption as much as possible in order to prolong the use time of the battery.

그런데 현재의 집적 회로는 외부의 입력이 없는 경우도 내부 발진 회로가 동작하게 되므로 그에 따른 불필요한 전력 소모를 유발시키는 문제점을 가지고 있었다.However, current integrated circuits have a problem of causing unnecessary power consumption since internal oscillation circuits operate even when there is no external input.

본 발명의 목적은 상술한 문제점을 해결하기 위해 제안된 것으로서, 발진 회로를 구비한 회로에 있어서 외부의 입력이 없는 경우 내부 발진 동작을 중지시켜 회로의 동작을 멈추게 하므로 불필요한 전력 소모를 줄일 수 있는 발진제어회로를 제공하는데 있다.An object of the present invention has been proposed to solve the above problems, in the circuit having an oscillation circuit, when there is no external input stops the internal oscillation operation to stop the operation of the circuit to reduce unnecessary power consumption oscillation To provide a control circuit.

제1도는 본 발명의 바람직한 실시예에 따른 전력 소모 감소를 위한 발진제어회로의 상세 회로도.1 is a detailed circuit diagram of an oscillation control circuit for reducing power consumption according to a preferred embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10 : 외부입력감지부 12, 14 : NOR 게이트10: external input sensing unit 12, 14: NOR gate

20 : 입력인에이블부 22, 34 : NAND 게이트20: input enable part 22, 34: NAND gate

30 : 제어부 32 : 인버터30 control unit 32 inverter

36 : 래치부 40 : 발진회로36: latch portion 40: oscillation circuit

50 : 시스템클락회로50: system clock circuit

[구성][Configuration]

상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 발진 회로와 시스템 클락 회로의 동작을 제어하는 발진 제어 회로에 있어서, 외부 신호(A, B)의 입력 유무를 감지하여 감지 신호를 출력하는 외부입력감지부(10)와 상기 감지 신호와 발진 정지인에이블 신호를 받아들여 인에이블 신호를 출력하는 입력인에이블부(20) 및 상기 인에이블 신호를 받아들여 상기 외부 신호가 입력될 때 상기 발진 회로와 시스템 클락 회로를 동작시키고, 상기 외부 신호가 입력되지 않을 때 상기 발진 회로와 시스템 클락 회로의 동작을 중단시키는 제어 신호(HLTOSC, HLT)를 출력하는 제어부(30)를 포함한다. 상기 제어부(30)는 제1논리회로, 제2논리회로 및 래치부를 포함한다. 상기 제1논리회로는 상기 입력인에이블부(20)의 출력을 입력받아 제1정지신호(HLTOSC)를 상기 발진 회로로 출력한다. 상기 제2논리회로는 상기 입력인에이블부(20)의 출력을 입력받아 제2정지신호(HLT)를 상기 시스템 클락 회로로 출력한다. 상기 래치부는 상기 제2논리회로(34) 및 상기 제2정지신호(HLT)을 클락단자(G)로 입력받고, 외부로부터 입력되는 정지릴리즈신호(hltrel)를 입력단자(D)로 입력받고, 반전단자(Qn)의 출력을 상기 제2논리회로(34)로 제공하는 래치부(36)를 포함한다.According to a feature of the present invention for achieving the above object, in the oscillation control circuit for controlling the operation of the oscillation circuit and the system clock circuit, an external for sensing the presence or absence of the input of the external signals (A, B) and outputs a detection signal The oscillation circuit when the external signal is input by receiving an input sensing unit 10, an input enable unit 20 that receives the detection signal and the oscillation stop enable signal and outputs an enable signal; And a controller 30 for operating the system clock circuit and outputting control signals HLTOSC and HLT to stop the operation of the oscillation circuit and the system clock circuit when the external signal is not input. The controller 30 includes a first logic circuit, a second logic circuit, and a latch unit. The first logic circuit receives an output of the input enable unit 20 and outputs a first stop signal HLTOSC to the oscillation circuit. The second logic circuit receives the output of the input enable unit 20 and outputs a second stop signal HLT to the system clock circuit. The latch unit receives the second logic circuit 34 and the second stop signal HLT as the clock terminal G, and receives the stop release signal hltrel input from the outside as the input terminal D. And a latch unit 36 which provides an output of the inverting terminal Qn to the second logic circuit 34.

바람직한 실시예에 있어서, 상기 외부입력감지부(10)는 상기 외부 신호를 받아들여 상기 감지신호를 출력하는 복수의 노어게이트들을 포함하는 것을 특징으로 하는 발진제어회로.In the preferred embodiment, the external input sensing unit (10) comprises a plurality of NOR gates for receiving the external signal and outputs the detection signal.

바람직한 실시예에 있어서, 상기 입력인에이블부(20)는 상기 정지인에이블 신호와 상기 노어 게이트들의 출력을 받아들이는 낸드 게이트를 포함한다.In the preferred embodiment, the input enable unit 20 includes a NAND gate that accepts the stop enable signal and the output of the NOR gates.

바람직한 실시예에 있어서, 상기 제1논리회로(32)는 인버터를 포함한다.In a preferred embodiment, the first logic circuit 32 comprises an inverter.

바람직한 실시예에 있어서, 상기 제2논리회로(34)는 낸드 게이트를 포함한다.In a preferred embodiment, the second logic circuit 34 includes a NAND gate.

[작용][Action]

이상과 같은 본 발명에 의하면, 제어부는 외부 신호가 입력될 경우에만 발진 회로와 시스템 클락 회로를 동작시켜 전력 소모가 줄어들게 된다.According to the present invention as described above, the controller operates the oscillation circuit and the system clock circuit only when an external signal is input, thereby reducing power consumption.

[실시예]EXAMPLE

이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 실시예에 따른 전력 소모 감소를 위한 발진제어회로의 상세 회로도이다.1 is a detailed circuit diagram of an oscillation control circuit for reducing power consumption according to a preferred embodiment of the present invention.

도 1을 참조하여, 본 발명의 실시예에 따른 전력 소모 감소를 위한 발진제어회로는 외부입력감지부(10)와, 입력인에이블부(20), 제어부(30)를 포함한다.Referring to FIG. 1, an oscillation control circuit for reducing power consumption according to an exemplary embodiment of the present invention includes an external input sensing unit 10, an input enable unit 20, and a controller 30.

이상과 같은 구성을 갖는 발진제어회로는 발진회로를 갖는 집적 회로에 탑재되어 발진 회로의 동작을 제어하게 된다. 계속해서, 각 부분의 동작을 첨부도면 도 1을 참조하여 상세히 설명한다.The oscillation control circuit having the above configuration is mounted in an integrated circuit having an oscillation circuit to control the operation of the oscillation circuit. Subsequently, the operation of each part will be described in detail with reference to FIG.

도 1을 참조하여, 상기 외부입력감지부(10)는 외부 신호(A, B)를 입력으로 받아들이는 제1 및 제2노어 게이트(12, 14)로 구성된다. 상기 제1 및 제2노어게이트(12, 14)는 외부로부터 상기 신호(A, B)가 입력되면 하이레벨, 외부로부터 신호(A, B)가 입력되지 않으면 로우레벨이 입력되도록 설정된다. 상기 제1 및 제2노어게이트(12, 14)는 외부 신호가 입력될 경우 하이레벨의 감지 신호를 출력한다. 상기 감지 신호는 상기 입력인에이블부(20)로 제공된다. 단, 상기 외부 입력 A, B는 입력시에 하이레벨, 입력이 없는 경우는 소정의 로우레벨신호(low level, 논리 '0')가 입력 되도록 설정한다.Referring to FIG. 1, the external input sensing unit 10 includes first and second NOR gates 12 and 14 that receive external signals A and B as inputs. The first and second knock gates 12 and 14 are set to have a high level when the signals A and B are input from the outside and a low level when the signals A and B are not input from the outside. The first and second knock gates 12 and 14 output high sensing signals when an external signal is input. The sensing signal is provided to the input enable unit 20. However, the external inputs A and B are set such that a high level is input at the time of input, and a predetermined low level signal ('0') is input when there is no input.

상기 입력인에이블부(20)는 상기 노어 게이트들(12, 14)의 출력단에 연결되는 입력단 외부정지인에이블 신호를 받아들이는 입력단을 갖는 낸드 게이트(22)로 구성된다. 상기 낸드 게이트(22)는 상기 제1 및 제2노어게이트 게이트(12, 14)의 출력 및 상기 정지인에이블신호(hlten)를 입력으로 받아들인다. 외부 신호가 없는 경우, 제1 및 제2노어 게이트(12, 14)로부터 출력되는 하이레벨의 출력 신호가 상기 낸드 게이트(22)로 제공된다. 이때, 하이레벨의 상기 정지인에이블신호(hlten)가 입력되면 상기 낸드 게이트(22)는 로우레벨신호를 상기 발진정지신호출력부(30)로 출력한다.The input enable unit 20 includes a NAND gate 22 having an input terminal for receiving an input external stop enable signal connected to an output terminal of the NOR gates 12 and 14. The NAND gate 22 receives outputs of the first and second NOR gate gates 12 and 14 and the stop enable signal hlten as inputs. If there is no external signal, a high level output signal output from the first and second NOR gates 12 and 14 is provided to the NAND gate 22. At this time, when the stop enable signal hlten of the high level is input, the NAND gate 22 outputs a low level signal to the oscillation stop signal output unit 30.

상기 발진정지신호출력부(30)는 복수개의 논리회로와 래치부(36)로 구성된다. 상기 논리회로는 상기 입력인에이블부(20)와 발진회로(40) 사이에 연결되어 발진제어신호(HLTOSC)를 상기 발진회로(40)에 출력하는 인버터(32)와, 상기 입력인에이블부(20)의 출력과 상기 래치부(36)의 출력을 입력받아 상기 시스템클락회로(50)로 시스템클락제어신호(HLT)를 출력하는 낸드 게이트(34)를 포함한다. 또한 상기 시스템클락제어신호(HLT)는 상기 래치부(36)의 클락단자(G)로 제공된다. 상기 발진 회로(40)는 회로의 내부 동작에 필요한 소정의 클락을 발생하는 발진회로이다. 상기 시스템클락회로(50)는 시스템의 동작에 필요로 하는 각종 클락을 제공하는 회로이다.The oscillation stop signal output section 30 includes a plurality of logic circuits and a latch section 36. The logic circuit is connected between the input enable unit 20 and the oscillation circuit 40 to output an oscillation control signal HLTOSC to the oscillation circuit 40, and the input enable unit ( And a NAND gate 34 that receives the output of 20 and the output of the latch unit 36 and outputs a system clock control signal HLT to the system clock circuit 50. In addition, the system clock control signal HLT is provided to the clock terminal G of the latch unit 36. The oscillation circuit 40 is an oscillation circuit for generating a predetermined clock necessary for the internal operation of the circuit. The system clock circuit 50 is a circuit that provides various clocks required for the operation of the system.

외부로부터 어떠한 입력도 없는 경우, 상기 입력인에이블부(20)는 로우레벨의 신호를 출력하고, 이는 상기 인버터(32)에 의해 반전되어 하이레벨의 발진제어신호(HLTOSC)가 상기 발진회로(40)의 인이에블단자에 제공되어 발진 동작이 정지된다. 또한 상기 입력인에이블부(20)의 로우레벨신호 출력은 상기 낸드 게이트(34)로 제공되어 상기 시스템클락회로(50)의 인에이블단자로 로우레벨의 시스템클락제어신호(HLT)가 출력되어 그 동작이 정지된다.When there is no input from the outside, the input enable unit 20 outputs a low level signal, which is inverted by the inverter 32 so that the high level oscillation control signal HLTOSC is generated in the oscillation circuit 40. Oscillation operation is stopped. In addition, the low level signal output of the input enable unit 20 is provided to the NAND gate 34 so that the low level system clock control signal HLT is output to the enable terminal of the system clock circuit 50. The operation is stopped.

이상과 같이 외부로부터 어떠한 입력도 없는 경우 상기 발진회로(40) 및 시스템클락회로(50)의 동작이 정지되어 불필요한 전력의 소모가 감소된다.If there is no input from the outside as described above, the operation of the oscillation circuit 40 and the system clock circuit 50 is stopped to reduce the consumption of unnecessary power.

한편, 외부로부터 입력이 발생되는 경우에는 상기 발진회로(40) 및 상기 시스템클락회로(50)는 정상상태로 복귀되며 그 동작은 다음과 같다.On the other hand, when an input is generated from the outside, the oscillation circuit 40 and the system clock circuit 50 are returned to the normal state, the operation is as follows.

먼저, 외부로부터 입력이 발생되면, 상기 외부입력감지부(10)는 로우레벨신호를 출력하고, 상기 입력인에이블부(20)는 이에 응답하여 하이레벨신호를 상기 제어부(30)로 제공한다. 상기 인버터(32)는 이를 반전하여 로우레벨신호를 상기 발진회로(40)의 인에이블 단자로 출력하여 상기 발진회로(40)는 동작을 개시한다. 그리고 상기 제어부(30)의 낸드 게이트(34)로도 하이레벨신호가 입력된다. 이때, 상기 정지릴리즈신호(hltrel)가 하이레벨에서 로우레벨로 천이되면 상기 래치부(36)의 반전출력단(Qn)의 출력은 로우레벨에서 하이레벨로 천이 된다. 따라서 상기 낸드게이트(34)는 이에 응답하여 로우레벨신호를 상기 시스템클락회로(50)의 인에이블 단자로 제공한다. 상기 시스템클락회로(50)는 이에 응답하여 시스템 클락의 공급동작을 개시한다.First, when an input is generated from the outside, the external input sensing unit 10 outputs a low level signal, and the input enable unit 20 provides the high level signal to the controller 30 in response. The inverter 32 inverts this and outputs a low level signal to the enable terminal of the oscillation circuit 40 so that the oscillation circuit 40 starts operation. A high level signal is also input to the NAND gate 34 of the controller 30. At this time, when the stop release signal hltrel transitions from the high level to the low level, the output of the inverting output terminal Qn of the latch unit 36 transitions from the low level to the high level. Accordingly, the NAND gate 34 provides a low level signal to the enable terminal of the system clock circuit 50 in response. The system clock circuit 50 starts to supply the system clock in response thereto.

상기와 같이 전력 소모 감소를 위한 발진제어회로가 탑재된 집적 회로는 외부로부터 입력이 발생되지 않는 경우 내부 발진회로 및 시스템클락회로의 동작이 정지되므로 이에 따른 불필요한 전력 소모를 감소할 수 있게 된다.As described above, an integrated circuit equipped with an oscillation control circuit for reducing power consumption stops operation of an internal oscillation circuit and a system clock circuit when an input is not generated from the outside, thereby reducing unnecessary power consumption.

이러한 전력 소모 감소를 위한 발진제어회로는 별도의 파워 온/오프 제어장치가 구비되지 않는 장치에 적용할 수도 있다. 예를 들면, 배터리로 작동되는 리모트 컨트롤 회로 등에 적용하여 키입력이 발생되지 않는 경우 발진회로 및 시스템클락 회로의 동작이 정지되도록 하여 장착된 배터리의 전력 소모를 감소시킬 수 있게 된다.The oscillation control circuit for reducing power consumption may be applied to a device that does not have a separate power on / off control device. For example, when a key input is not applied to a battery operated remote control circuit or the like, the operation of the oscillation circuit and the system clock circuit may be stopped to reduce power consumption of the mounted battery.

이상과 같은 본 발명에 의하면, 외부 입력이 없는 경우 불필요한 발진회로 및 시스템클락회로의 동작이 정지되므로 종래에 발생되던 불필요한 전력 소모를 감소시킬 수 있는 효과가 있다.According to the present invention as described above, when there is no external input, the operation of the unnecessary oscillation circuit and the system clock circuit is stopped, there is an effect that can reduce the unnecessary power consumption conventionally generated.

Claims (5)

발진 회로(40)와 시스템 클락 회로(50)의 동작을 제어하는 발진 제어 회로에 있어서, 외부 신호(A, B)의 입력 유무를 감지하여 적어도 하나 이상의 감지 신호를 출력하는 외부입력감지부(10)와; 상기 감지 신호와 발진정지인에이블 신호(hlten)를 받아들이는 입력인에이블부(20)와; 그리고 상기 입력인에이블부의 출력에 응답하여 상기 외부 신호가 입력될 때 상기 발진 회로(40)와 시스템 클락 회로(50)를 동작시키고, 상기 외부 신호가 입력되지 않을 때 상기 발진 회로(40)와 시스템 클락 회로(50)의 동작을 중지시키는 발진 제어 신호(HLTOSC, HLT)를 출력하는 제어부(30)를 포함하되, 상기 제어부(30)는 상기 입력인에이블부(20)의 출력을 입력받아 제1정지신호(HLTOSC)를 상기 발진 회로로 출력하는 제1논리회로(32)와; 상기 입력인에이블부(20)의 출력을 입력받아 제2정지신호(HLT)를 상기 시스템 클락 회로로 출력하는 제2논리회로(34)와; 그리고 상기 제2정지신호(HLT)을 클락단자(G)로 입력받고, 외부로부터 입력되는 정지릴리즈신호(hltrel)를 입력단자(D)로 입력받고, 반전단자(Qn)의 출력을 상기 제2논리회로(34)로 제공하는 래치부(36)를 포함하는 것을 특징으로 하는 발진제어회로.In the oscillation control circuit for controlling the operation of the oscillation circuit 40 and the system clock circuit 50, the external input sensing unit 10 for detecting the presence or absence of the external signal (A, B) to output at least one detection signal (10) )Wow; An input enable unit 20 which receives the detection signal and the oscillation stop enable signal hlten; And operate the oscillation circuit 40 and the system clock circuit 50 when the external signal is input in response to the output of the input enable unit, and when the external signal is not input, the oscillation circuit 40 and the system. And a controller 30 for outputting oscillation control signals HLTOSC and HLT for stopping the operation of the clock circuit 50, wherein the controller 30 receives an output of the input enable unit 20 and receives a first output. A first logic circuit 32 for outputting a stop signal HLTOSC to the oscillation circuit; A second logic circuit 34 which receives the output of the input enable unit 20 and outputs a second stop signal HLT to the system clock circuit; The second stop signal HLT is input to the clock terminal G, the stop release signal hltrel input from the outside is input to the input terminal D, and the output of the inverting terminal Qn is output to the second terminal. Oscillation control circuit comprising a latch portion (36) provided to a logic circuit (34). 제1항에 있어서, 상기 외부입력감지부(10)는 상기 외부 신호를 받아들여 상기 감지신호를 출력하는 복수의 노어게이트들을 포함하는 것을 특징으로 하는 발진제어회로.The oscillation control circuit according to claim 1, wherein the external input sensing unit (10) includes a plurality of NOR gates which receive the external signal and output the sensing signal. 제1항 또는 제2항에 있어서, 상기 입력인에이블부(20)는 상기 정지인에이블 신호와 상기 노어 게이트들의 출력을 받아들이는 낸드 게이트를 포함하는 것을 특징으로 하는 발진제어회로.The oscillation control circuit according to claim 1 or 2, wherein the input enable section (20) includes a NAND gate that receives the stop enable signal and the output of the NOR gates. 제1항에 있어서, 상기 제1논리회로(32)는 인버터를 포함하는 것을 특징으로 하는 발진제어회로.An oscillation control circuit according to claim 1, wherein said first logic circuit (32) comprises an inverter. 제1항에 있어서, 상기 제2논리회로(34)는 낸드 게이트를 포함하는 것을 특징으로 하는 발진제어회로.2. The oscillation control circuit according to claim 1, wherein said second logic circuit (34) comprises a NAND gate.
KR1019970001381A 1997-01-18 1997-01-18 Oscillating control circuit for power consumption decrease KR100238964B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970001381A KR100238964B1 (en) 1997-01-18 1997-01-18 Oscillating control circuit for power consumption decrease

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970001381A KR100238964B1 (en) 1997-01-18 1997-01-18 Oscillating control circuit for power consumption decrease

Publications (2)

Publication Number Publication Date
KR19980066059A KR19980066059A (en) 1998-10-15
KR100238964B1 true KR100238964B1 (en) 2000-01-15

Family

ID=19495021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001381A KR100238964B1 (en) 1997-01-18 1997-01-18 Oscillating control circuit for power consumption decrease

Country Status (1)

Country Link
KR (1) KR100238964B1 (en)

Also Published As

Publication number Publication date
KR19980066059A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US5623234A (en) Clock system
KR101136036B1 (en) Processor system and method for reducing power consumption in idle mode
US7409573B2 (en) Micro-controller having USB control unit, MC unit and oscillating circuit commonly used by the USB control unit and the MC unit
KR910002135A (en) Phase difference detection circuit
KR100295042B1 (en) Synchronous DRAM semiconductor device with stand-by current reduction function
US5867718A (en) Method and apparatus for waking up a computer system via a parallel port
KR100416374B1 (en) Low-power reset circuit for microcontroller
KR100238964B1 (en) Oscillating control circuit for power consumption decrease
US5568100A (en) Synchronous power down clock oscillator device
US5418472A (en) Input level detection circuit
KR950007286A (en) Low Power Consumption Clock Pulse Generator with Optional Use of Two Clock Sources
US5799177A (en) Automatic external clock detect and source select circuit
US6606713B1 (en) Microcomputer including circuitry for detecting an unauthorized stoppage of the system clock signal
US6138246A (en) Dual clock signal generating circuit
KR100316520B1 (en) Microcontroller with Malfunction Protection
KR100248153B1 (en) Reset signal control circuit of one-chip micro computer
KR100278272B1 (en) A system for controlling power
JP2669360B2 (en) Clock generator
KR100407569B1 (en) Oscillator circuit with oscillation control function
KR940007811B1 (en) Electronic calculator
JPH03165617A (en) Initial state clock generating circuit
KR200147013Y1 (en) Power saving circuit
KR0174500B1 (en) Clock control circuit of semiconductor chip
KR970033880A (en) Printer automatic control circuit
KR19990015394A (en) Power-down circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee