KR100237746B1 - Mis-action thwart apparatus for latch type sense amp. - Google Patents
Mis-action thwart apparatus for latch type sense amp. Download PDFInfo
- Publication number
- KR100237746B1 KR100237746B1 KR1019960073678A KR19960073678A KR100237746B1 KR 100237746 B1 KR100237746 B1 KR 100237746B1 KR 1019960073678 A KR1019960073678 A KR 1019960073678A KR 19960073678 A KR19960073678 A KR 19960073678A KR 100237746 B1 KR100237746 B1 KR 100237746B1
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- signals
- output
- signal
- sense
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명은 메모리셀로부터 출력되는 신호를 일정시간 지연시킨 뒤에 원래의 신호와 비교하여 두신호가 동일한 경우에는 이를 전송시키고 두신호가 동일하지 않은 경우에는 신호를 반전시켜 출력하는 래치타입 센스앰프의 오동작 방지장치에 관한 것이다.The present invention compares the original signal after delaying the signal output from the memory cell for a predetermined time and transmits the two signals if they are identical and inverts the signals if the two signals are not the same. It relates to a prevention device.
본 발명의 구성은, 센스인에이블신호에 의해 인에이블됨으로써 메모리셀로부터 인가되는 셀데이터를 증폭하여 출력하는 제1센스앰프와, 일정시간 지연된 센스인에이블신호에 의해 인에이블됨으로써 메모리셀로부터 인가되는 셀데이터를 증폭하여 출력하는 제2센스앰프와, 상기 제1센스앰프 및 제2센스앰프의 출력신호를 비교하여, 두 신호가 서로 동일한 경우에는 상기 제1센스앰프의 출력신호가 출력버퍼로 전송되도록 하고, 두 신호가 서로 동일하지 않은 경우에는 상기 제1센스앰프의 출력신호가 반전되어 출력버퍼로 전송되도록 하는 제어수단을 구비한다.The configuration of the present invention includes a first sense amplifier for amplifying and outputting cell data applied from a memory cell by being enabled by a sense enable signal, and being applied from the memory cell by being enabled by a sense enable signal delayed for a predetermined time. Comparing the second sense amplifier for amplifying and outputting cell data and the output signals of the first sense amplifier and the second sense amplifier, and when the two signals are the same, the output signal of the first sense amplifier is transmitted to the output buffer. And control means for inverting the output signal of the first sense amplifier to be transmitted to the output buffer when the two signals are not identical to each other.
Description
본 발명은 래치타입 센스앰프의 오동작 방지장치에 관한 것으로, 특히 메모리셀로부터 출력되는 신호를 일정시간 지연시킨 뒤에 원래의 신호와 비교하여 두신호가 동일한 경우에는 이를 전송시키고 두 신호가 동일하지 않은 경우에는 신호를 반전시켜 출력하는 래치타입 센스앰프의 오동작 방지장치에 관한 것이다.The present invention relates to a malfunction prevention device of a latch type sense amplifier. In particular, when a signal output from a memory cell is delayed for a predetermined time and compared with the original signal, the two signals are the same and the two signals are not the same. The present invention relates to a malfunction prevention device of a latch type sense amplifier for inverting and outputting a signal.
일반적으로 메모리는 메모리 셀(memory cell)과, 상기한 메모리셀로부터 출력되는 비트라인의 신호를 증폭하여 전송하는 센스앰프(sense amplifier)를 포함하는 구성으로 이루어진다. 래치타입(latch type)의 센스앰프는 저전력, 고속동작을 동시에 해결하여 주는 고성능의 센스앰프이다. 제1도는 종래의 래치타입 센스앰프의 회로 구성도로서, 제1도에 도시되어 있는 바와 같이 종래의 래치타입 센스앰프(2)는, 센스앰프 인에이블 신호(SAE)에 의해서 턴온되는 트랜지스터에 동작에 의해 신호가 입력되면 메모리셀(1)로부터 입력되는 신호를 증폭하여 출력하는 연결구성으로 이루어진다.In general, a memory includes a memory cell and a sense amplifier configured to amplify and transmit a signal of a bit line output from the memory cell. The latch type sense amplifier is a high performance sense amplifier that simultaneously solves low power and high speed operation. FIG. 1 is a circuit diagram of a conventional latch type sense amplifier. As shown in FIG. 1, a conventional latch type sense amplifier 2 operates on a transistor turned on by a sense amplifier enable signal SAE. When the signal is input by the amplification signal output from the memory cell (1) consists of a connection configuration for outputting.
그러나, 상기한 바와 같은 래치타입의 센스앰프는, 고이득 특성으로 인한 입력전압 오프셋(offset) 문제, 작은 잡음성 신호의 증폭 문제, 한번 증폭된 신호는 외부에서 리세트시키기 전까지는 바뀌지 않는 문제 등을 가지고 있다.However, the latch-type sense amplifier as described above has a problem of input voltage offset due to high gain characteristics, amplification of a small noise signal, a problem that the amplified signal does not change until it is externally reset, etc. Have
이러한 문제점들 때문에, 종래에는 비트라인의 전개가 충분하게 될때까지 센스앰프 인에이블 신호(SAE)를 지연시키는 방법을 사용함으로써 오동작을 예방하였다.Due to these problems, conventionally, a malfunction is prevented by using a method of delaying the sense amplifier enable signal SAE until the development of the bit line is sufficient.
그러나 이와 같은 종래의 래치타입의 센스앰프는, 센스앰프 인에이블 신호(SAE)가 상대적으로 오래 지연됨으로써 래치타입 센스앰프의 장점인 고속 동작특성을 무용지물로 만드는 문제점이 있다.However, such a conventional latch-type sense amplifier has a problem that makes the high-speed operation characteristic of the latch-type sense amplifier useless by delaying the sense amplifier enable signal SAE relatively long.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 메모리셀로부터 출력되는 신호를 일정시간 지연시킨 뒤에 원래의 신호와 비교하여 두 신호가 동일한 경우에는 이를 전송시키고 두 신호가 동일하지 않은 경우에는 신호를 반전시켜 출력함으로써 오동작을 방지할 수 있는 기능을 갖는 래치타입 센스앰프의 오동작을 방지장치를 제공하는데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, if the two signals are the same compared to the original signal after delaying the signal output from the memory cell for a certain time, the two signals are not the same In this case, an object of the present invention is to provide a device for preventing a malfunction of a latch type sense amplifier having a function of preventing a malfunction by inverting and outputting a signal.
제1도는 종래의 래치타입 센스앰프의 회로 구성도.1 is a circuit diagram of a conventional latch type sense amplifier.
제2도는 본 발명의 실시예에 따른 래치타입 센스앰프의 오동작 방지장치의 회로 구성도.2 is a circuit diagram of a malfunction prevention device of a latch type sense amplifier according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 메모리셀기 2,3 : 센스앰프1: Memory Cell 2,3: Sense Amplifier
4 : 지연부 TR1,TR2 : 트랜지스터4: delay unit TR1, TR2: transistor
I1~I5 : 인버터 G1 : XOR 게이트I1 ~ I5: Inverter G1: XOR Gate
G2 : 낸드 게이트 TN1,TN2 : 트랜스미션 게이트G2: NAND gate TN1, TN2: Transmission gate
상기 목적을 달설하기 위한 본 발명은, 센스인에이블신호헤 의해 인에이블됨으로써 메모리셀로부터 인가되는 셀데이터를 증폭하여 출력하는 제1센스앰프와, 일정시간 지연된 센스인에이블신호에 의해 인에이블됨으로써 메모리셀로부터 인가되는 셀데이터를 증폭하여 출력하는 제2센스앰프와, 상기 제1센스앰프 및 제2센스앰프의 출력신호를 비교하여, 두 신호가 서로 동일한 경우에는 상기 제1센스앰프의 출력신호가 출력버퍼로 전송되도록 하고, 두 신호가 서로 동일하지 않은 경우에는 상기 제1센스앰프의 출력신호가 반전되어 출력버퍼로 전송되도록 하는 제어수단을 구비한 것을 특징으로 한다.According to the present invention for achieving the above object, a first sense amplifier for amplifying and outputting cell data applied from a memory cell by being enabled by a sense enable signal and a memory by being enabled by a sense enable signal delayed for a predetermined time. A second sense amplifier for amplifying and outputting cell data applied from a cell and an output signal of the first sense amplifier and the second sense amplifier are compared. When the two signals are the same, the output signal of the first sense amplifier is It is characterized in that it comprises a control means for transmitting to the output buffer, and if the two signals are not the same, the output signal of the first sense amplifier is inverted and transmitted to the output buffer.
또한, 본 발명은, 상기 제어수단은 제1 및 제2센스앰프의 출력을 배타적 논리합 비교하여 출력하는 XOR 게이트와, 지연된 센스앰프 인에이블 신호를 상기 XOR 게이트의 출력신호와 부정논리곱하여 출력하는 낸드 게이트와, 상기한 낸드 게이트의 출력신호에 의해서 상호 교차로 턴온/턴오프되는 제1 및 제2트랜스미션 게이트를 구비하며, 상기 센스 인에이블 신호는 지연수단에 의해서 지연입력되어 제2센스앰프를 인에이블시키고, 상기 제어수단은 제1 및 제2센스앰프의 출력신호를 인버터를 이용하여 각각 반전시킨 뒤에, 이와 같이 반전된 신호를 서로 비교하는 것을 특징으로 한다.The present invention also provides a control unit comprising: an XOR gate for outputting an exclusive OR comparison of the outputs of the first and second sense amplifiers, and a NAND for negative logic multiplication of the delayed sense amplifier enable signal with the output signal of the XOR gate. A gate and first and second transmission gates which are turned on / off by intersection with the output signal of the NAND gate, wherein the sense enable signal is delayed input by a delay means to enable the second sense amplifier. The control means inverts the output signals of the first and second sense amplifiers by using an inverter, and then compares the inverted signals with each other.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명의 실시예에 따른 래치타입 센스앰프의 오동작 방지장치의 회로 구성도이다. 본 발명의 실시예에서는 제1도에 도시되어 있는 종래의 회로 구성요소와 기능 및 구성이 동일한 부분은 동일한 부호를 사용하여 표현하였다. 제2도에 도시되어 있는 바와 같이, 본 발명의 실시예에 따른 래치타입 센스앰프의 오동작 방지장치에서는 비트라인을 통해서 전달되는 셀 데이터를 제1센스앰프(1)가 증폭을 하여 트랜스미션 게이트(TN1)를 거쳐서 출력버퍼로 전달하며, 방금 읽은 셀 데이터를 약간의 지연후에 인에이블된 또다른 센스앰프(3)를 통해 증폭한 뒤에, 최초에 증폭된 신호의 로직 레벨과 지연된 후에 증폭된 신호의 로직레벨을 XOR 게이트(G1)를 이용하여 서로 비교하여, 두 값이 서로 같으면 먼저 읽은 값을 정상으로 판단하여 이미 전송된 신호가 그대로 전송되도록 하고, 두 값이 서로 같지 않으면 먼저 증폭한 값을 오동작에 의해 결과값으로 판단하여 이미 전송된 신호를 인버팅하여 디지틀적으로 반전신호를 전송하는 구조로 이루어진다.2 is a circuit diagram illustrating a malfunction prevention device of a latch type sense amplifier according to an exemplary embodiment of the present invention. In the exemplary embodiment of the present invention, parts having the same functions and configurations as those of the conventional circuit components shown in FIG. 1 are represented by the same reference numerals. As shown in FIG. 2, in the malfunction preventing device of the latch type sense amplifier according to the embodiment of the present invention, the first sense amplifier 1 amplifies the cell data transferred through the bit line and transmits the transmission gate TN1. Pass the data to the output buffer, amplify the cell data just read through another sense amplifier (3) enabled after a slight delay, and then the logic level of the first amplified signal and the logic of the amplified signal after the delay. The levels are compared with each other using the XOR gate (G1). If the two values are the same, the first read value is judged to be normal, so that the already transmitted signal is transmitted as it is. In this case, the inverted signal is transmitted digitally by inverting the already transmitted signal.
이렇게 함으로써 센스앰프 인에이블 신호흘 필요이상으로 느리게 하여 생기는 동작속도상의 불이익을 없애면서, 또한 혹시 한두개의 셀이나 센스앰프에 의해서 발생되는 오동작을 수정가능하게 할 수 있다.By doing so, it is possible to eliminate the disadvantages in operating speed caused by slowing the sense amplifier enable signal more than necessary, and to correct the malfunction caused by one or two cells or the sense amplifier.
상기한 구성에 의한, 본 발명의 실시예에 따른 래치타입 센스앰프의 오동작 방지장치의 동작 및 작용을 상세히 설명하면 다음과 같다.The operation and operation of the malfunction prevention device of the latch type sense amplifier according to the embodiment of the present invention by the above configuration will be described in detail as follows.
센스앰프 인에이블(SAE)가 입력되면 트랜지스터(TR1)가 턴온됨에 따라 제1센스앰스(2)가 동작하게 됨으로써 메모리셀(1)로부터 출력되는 셀데이터가 제1센스앰프(2)에 의해 증폭되어 인버터(I1,I2)를 거쳐 트랜스미션 게이트(TN1)로 인가된다.When the sense amplifier enable SAE is input, the first sense amplifier 2 is operated as the transistor TR1 is turned on so that the cell data output from the memory cell 1 is amplified by the first sense amplifier 2. And is applied to the transmission gate TN1 via inverters I1 and I2.
이때, 센스앰프 인에이블 신호(SAE)는 지연부(4)에 의해서 지연되어 트랜지스터(TR2)를 턴온시킴으로써 제2센스앰프(3)가 동작하게 되고, 이에따라 메모리셀(1)로부터 출력되는 셀데이터가 제2센스앰프(3)에 의해 증폭된 뒤에 인버터(I4)를 거쳐서 XOR 게이트(G1)로 인가된다. XOR 게이트(G1)는 제1 및 제2센스앰프(2,3)로부터 출력된 신호를 비교하여, 두 신호가 서로 같으면 낸드 게이트(G2)를 디스에이블시킴으로써 낸드 게이트(G2)로부터 하이신호가 출력되도록 하여 제1트랜지스미션 게이트(TN1)가 열리도록 하여 제1센스앰프(1)의 출력신호가 제1트랜스미션 게이트(TN1)를 거쳐서 출력버퍼로 전송되도록 하고, 두 신호가 서로 같지 않으면 낸드 게이트(G2)를 인에이블시킴으로써 낸드 게이트(G2)로부터 로우신호가 출력되도록 하여 제2트랜스미션 게이트(TN2)가 열리도록 하여 제1센스앰프(1)로부터 출력되어 인버터(I3)에 의해서 반전된 출력신호가 제2트랜스미션 게이트(TN1)를 거쳐서 출력버퍼로 전송되도록 한다.At this time, the sense amplifier enable signal SAE is delayed by the delay unit 4 so that the second sense amplifier 3 is operated by turning on the transistor TR2, and accordingly, the cell data output from the memory cell 1 is output. Is amplified by the second sense amplifier 3 and then applied to the XOR gate G1 via the inverter I4. The XOR gate G1 compares the signals output from the first and second sense amplifiers 2 and 3, and if the two signals are the same, the high signal is output from the NAND gate G2 by disabling the NAND gate G2. The first transition gate TN1 is opened so that the output signal of the first sense amplifier 1 is transmitted to the output buffer through the first transmission gate TN1, and if the two signals are not equal to each other, the NAND gate By enabling (G2), the low signal is output from the NAND gate (G2) to open the second transmission gate (TN2), the output signal output from the first sense amplifier (1) and inverted by the inverter (I3) Is transmitted to the output buffer via the second transmission gate (TN1).
이상에서와 같이 본 발명의 실시예에서, 메모리셀로부터 출력되는 신호를 일정시간 지연시킨 뒤에 원래의 신호와 비교하여 두 신호가 동일한 경우에는 이를 전송시키고 두 신호가 동일하지 않은 경우에는 신호를 반전시켜 출력함으로써 너무 오랫동안 지연이 되지 않으면서도 오동작을 방지할 수 있는 효과를 가진 래치타입 센스앰프의 오동작 방지장치를 제공할 수가 있다.As described above, in the embodiment of the present invention, the signal output from the memory cell is delayed for a predetermined time and then compared with the original signal, when the two signals are identical, and the signals are inverted when the two signals are not identical. By outputting it, it is possible to provide a malfunction prevention device of a latch type sense amplifier having an effect of preventing a malfunction without delay for too long.
이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에서 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것이 아니다.The present invention described above is possible to those skilled in the art to which the present invention pertains, various substitutions, modifications and changes can be made within the scope without departing from the spirit of the present invention, limited to the embodiments and drawings described above It is not.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960073678A KR100237746B1 (en) | 1996-12-27 | 1996-12-27 | Mis-action thwart apparatus for latch type sense amp. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960073678A KR100237746B1 (en) | 1996-12-27 | 1996-12-27 | Mis-action thwart apparatus for latch type sense amp. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980054515A KR19980054515A (en) | 1998-09-25 |
| KR100237746B1 true KR100237746B1 (en) | 2000-03-02 |
Family
ID=19491421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960073678A KR100237746B1 (en) | 1996-12-27 | 1996-12-27 | Mis-action thwart apparatus for latch type sense amp. |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100237746B1 (en) |
-
1996
- 1996-12-27 KR KR1019960073678A patent/KR100237746B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980054515A (en) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7269075B2 (en) | Method and apparatus for simultaneous differential data sensing and capture in a high speed memory | |
| US5502681A (en) | Column start signal generation circuit for memory device | |
| JP3867218B2 (en) | Sense amplifier enable signal generation circuit for semiconductor memory device | |
| JPH09274795A (en) | Memory control circuit | |
| US20080048727A1 (en) | Sense amplifier-based latch | |
| KR100237746B1 (en) | Mis-action thwart apparatus for latch type sense amp. | |
| US6603684B2 (en) | Semiconductor memory device having noise tolerant input buffer | |
| JP3814381B2 (en) | Semiconductor memory device | |
| US6594190B2 (en) | Semiconductor device with output latch circuit outputting complementary data at high speed | |
| US5648932A (en) | Output control circuit for semiconductor memory | |
| US5661688A (en) | Semiconductor memory device with an extended data output mode | |
| JP3168581B2 (en) | Semiconductor storage device | |
| KR100337205B1 (en) | Data sense amplifier driver | |
| KR100436064B1 (en) | Latch circuit of semiconductor memory device, especially latching both sense amplifying signal and inverted-sense amplifying signal | |
| KR100265330B1 (en) | A sense amplifier for high speed operation and current reduction | |
| KR100341156B1 (en) | semiconductor memory | |
| KR100213802B1 (en) | Clock edge control register | |
| KR100449263B1 (en) | semiconductor memory device | |
| KR100290475B1 (en) | Noise Attenuation Circuit of Sense Amplifier | |
| JPH05274885A (en) | Semiconductor memory | |
| KR100336767B1 (en) | Sense amplifier output control circuit | |
| KR940006073Y1 (en) | Data reading circit | |
| KR100743621B1 (en) | Sense amplifier using low power | |
| KR20000000993A (en) | Data input buffer | |
| KR100202643B1 (en) | Fast input and output circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |