KR100236965B1 - 비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치 및그 방법 - Google Patents

비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치 및그 방법 Download PDF

Info

Publication number
KR100236965B1
KR100236965B1 KR1019970064083A KR19970064083A KR100236965B1 KR 100236965 B1 KR100236965 B1 KR 100236965B1 KR 1019970064083 A KR1019970064083 A KR 1019970064083A KR 19970064083 A KR19970064083 A KR 19970064083A KR 100236965 B1 KR100236965 B1 KR 100236965B1
Authority
KR
South Korea
Prior art keywords
header
delivery mode
asynchronous
asynchronous delivery
cell
Prior art date
Application number
KR1019970064083A
Other languages
English (en)
Other versions
KR19990043097A (ko
Inventor
권오형
채종석
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970064083A priority Critical patent/KR100236965B1/ko
Priority to US09/136,479 priority patent/US6594262B1/en
Publication of KR19990043097A publication Critical patent/KR19990043097A/ko
Application granted granted Critical
Publication of KR100236965B1 publication Critical patent/KR100236965B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 기존 ATM 셀 구조의 변경없이 리드-솔로몬(Reed-Solomon) 오류 정정 부호를 이용하여 잡음이 연집 오류 특성을 나타내는 채널에서의 비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치 및 그 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 비동기전달모드 셀의 카운터값을 초기화시키는 제 1 단계; 입력된 비동기전달모드 셀을 분리하고, 헤더 오류 정정 바이트를 이용하여 비동기전달모드 헤더의 오류수에 따라 셀을 폐기하거나 비동기전달모드 헤더를 정정한 후, 오류 정정 코드를 부호화하는 제 2 단계; 및 재배열된 물리계층 수렴 프로토콜 프레임을 출력하는 제 3 단계를 포함한다
4. 발명의 중요한 용도
본 발명은 ATM 헤더를 보호하기 위한 시스템 등에 이용됨.

Description

비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치 및 그 방법
본 발명은 비동기전달모드(ATM : Asynchronous Transfer Mode) 링크상에서 ATM 셀의 손실을 보상하기 위해 리드-솔로몬(RS : Reed Solomon) 오류 정정 부호를 이용하여 ATM 셀의 헤더 부분을 연집 오류로부터 보호하고, ATM 헤더의 헤더 오류 정정(HEC : Header Error Correction) 바이트를 순방향 오류 정정 코드(FEC : Forword Error Correction Code)에 적용하여 오버헤드가 증가하지 않도록 하는 비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치 및 그 방법에 관한 것이다.
종래에는 ATM 셀의 헤더를 보호하는 방법으로 인터리버/디인터리버(Interleaver/Deinterleaver) 기법을 이용하는 방법과 순방향 오류 정정(FEC) 기법을 이용하는 방법이 사용되었다.
인터리버/디인터리버 기법을 이용하는 방법은 ATM 헤더에 인터리버/디인터리버 기법을 적용하여 연집 오류를 분산시켜 랜덤 오류화한 후, ATM 헤더에 있는 HEC 바이트를 이용하여 5바이트의 ATM 헤더에 발생한 1비트의 오류를 정정하는 것이다.
그러나, 이러한 방법은 ATM 헤더에 발생하는 연집 오류를 처리하기 위하여 많은 양의 메모리가 필요하며, 처리 시간이 지연되는 문제점이 있었다.
한편, 기존의 순방향 오류 정정 기법을 이용한 방법은 추가로 오버헤드 바이트가 필요하며, 이에따른 주파수 사용 효율을 떨어뜨리는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 기존 ATM 셀 구조의 변경없이 리드-솔로몬(Reed-Solomon) 오류 정정 부호를 이용하여 잡음이 연집 오류 특성을 나타내는 채널에서의 비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치 및 그 방법을 제공하는데 그 목적이 있다.
도 1 은 본 발명에 이용되는 비동기전달모드(ATM) 셀의 구조도.
도 2 는 본 발명에 이용되는 물리계층 수렴 프로토콜(PLCP)의 구조도.
도 3 은 본 발명에 따른 연집 오류 처리 장치의 일실시예 블록 구성도.
도 4 는 본 발명에 따른 연집 오류 처리 장치의 인코딩 절차에 대한 일실시예 흐름도.
도 5 는 본 발명에 따른 연집 오류 처리 장치의 디코딩 절차에 대한 일실시예 흐름도.
*도면의 주요 부분에 대한 부호의 설명
30 : ATM 교환부 31, 38 : PLCP 디프레밍부
32, 39 : 역다중화부 33 : 리드-솔로몬(RS) 인코딩부
34, 41 : ATM 헤더 재배열부
35, 42 : 물리계층 수렴 프로토콜(PLCP) 프레밍부
36,43 : 다중화부 37 : 변복조부
40 : 리드-솔로몬(RS) 디코딩부
상기 목적을 달성하기 위한 본 발명의 장치는, 비동기전달모드 셀을 발생시키는 비동기전달모드 교환 수단; 비동기전달모드 셀을 디프레밍한 후 역다중화하여 비동기전달모드 헤더 및 페이로드로 분리하고, 리드-솔로몬 오류 정정 부호를 이용하여 비동기전달모드 셀의 헤더 부분을 기존 셀 구조의 변경없이 오버헤드 바이트를 인코딩하여 발생한 헤더 에러 정정 바이트에 삽입하여 다중화하는 인코딩 수단; 상기 인코딩 수단으로부터 입력된 비동기전달모드 헤더 및 페이로드를 물리계층 수렴 프로토콜로 프레임한 후 변조하는 변조 수단; 상기 변조 수단의 변조 데이터를 복조하는 복조 수단; 및 상기 복조 수단의 복조 데이터를 물리계층 수렴 프로토콜을 디프레밍한 후 비동기전달모드 셀을 역다중화하여 비동기전달모드 헤더 및 페이로드로 분리하고, 비동기전달모드 헤더에 발생된 연집 오류를 디코딩하여 정정한 후 재배열된 비동기전달모드 헤더를 다중화하여 상기 비동기전달모드 교환 수단으로 전송하는 디코딩 수단을 포함한다.
본 발명의 방법은, 잡음이 연집 오류 특성을 나타내는 인코딩 채널에서의 비동기전달모드 헤더 보호방법에 있어서, 비동기전달모드 셀의 카운터값을 초기화시키는 제 1 단계; 입력된 비동기전달모드 셀로부터 비동기전달모드 헤더 및 페이로드를 분리하고, 헤더 오류 정정(HEC) 바이트를 이용하여 비동기전달모드 헤더의 오류수에 따라 셀을 폐기하거나 비동기전달모드 헤더를 정정한 후, 비동기전달모드 셀의 카운터값 및 물리계층 수렴 프로토콜 프레임의 카운터값을 비교하여 오류 정정 코드를 부호화하는 제 2 단계; 및 비동기전달모드 헤더 및 페이로드를 재배열하여 재배열된 물리계층 수렴 프로토콜 프레임을 출력하는 제 3 단계를 포함한다.
또한, 잡음이 연집 오류 특성을 나타내는 디코딩 채널에서의 비동기전달모드 헤더 보호방법에 있어서, 비동기전달모드 셀의 카운터값을 초기화시키는 제 1 단계; 입력된 비동기전달모드 셀로부터 비동기전달모드 헤더 및 페이로드를 분리하고, 비동기전달모드 헤더를 버퍼링한 후 비동기전달모드 셀의 카운터값 및 물리계층 수렴 프로토콜 프레임의 카운터값을 비교하여 오류 정정 코드를 복호화하여 발생된 오류를 정정하는 제 2 단계; 및 비동기전달모드 헤더 및 페이로드를 재배열하여 헤더 오류 정정 바이트를 생성하고, 재배열된 비동기전달모드 셀을 물리계층 수렴 프로토콜 프레임으로 출력하는 제 3 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.
도 1 은 본 발명에 이용되는 비동기전달모드(ATM) 셀의 일실시예 구조도이다.
ATM 셀은 5바이트의 ATM 헤더와 48바이트의 ATM 페이로드(Payload)로 구성된다.
ATM 헤더는 가상경로식별자(VPI : Virtual Path Identifier), 가상채널식별자(VCI : Virtual Channel Identifier), 페이로드타입식별자(PTI : Payload Type Identifier), 셀손실우선순위(CLP : Cell Loss Priority), 및 헤더에러정정(HEC : Header Error Correction) 바이트로 구성된다.
도 2 는 본 발명에 이용되는 물리계층 수렴 프로토콜(PLCP)의 구조도이다.
물리계층 수렴 프로토콜(PLCP : Physical Layer Convergence Protocal)은 A1 및 A2 2바이트의 PLCP 프레임 바이트와, 1바이트의 경로 오버헤드 지시자(POI : Path Overhead Indicator)와, 1바이트의 경로 오버헤드(POH : Path Overhead)와, 상기 도1의 ATM 셀이 맵핑된 53바이트의 PLCP 페이로드와, 12번째 PLCP 페이로드 다음에 동기화를 위한 13 또는 14 트레일러 니블(Trailer Nibble)로 구성된다.
도 3 은 본 발명에 따른 연집 오류 처리 장치의 일실시예 블록 구성도이다.
본 발명의 바람직한 실시예에 따른 연집 오류 처리 장치는 입력된 ATM 셀로부터 ATM 헤더 및 페이로드로 분리하고, 이를 리드-솔로몬(RS) 오류 정정 부호를 이용하여 인코딩 및 디코딩하여 ATM 셀의 헤더 부분을 연집 오류로부터 보호한다.
먼저, RS 오류 정정 부호를 이용한 인코딩 장치에 대해 살펴보면 다음과 같다.
물리계층 수렴 프로토콜(PLCP) 디플레밍부(31)는 ATM 교환부(30)로부터 PLCP 프레임으로 수신된 ATM 셀이 입력되면 PLCP 헤더 및 트레일러를 처리한 후 이를 역다중화부(32)로 전송한다.
역다중화부(32)는 물리계층 수렴 프로토콜 디플레밍부(31)로부터 수신된 헤더 및 트레일러를 ATM 헤더 및 페이로드로 분리한다. 이때, 5바이트의 ATM 헤더중 HEC 바이트를 제외한 나머지 4바이트를 리드-솔로몬(RS) 인코딩부(33)로 전송하고, ATM 페이로드는 다중화부(36)로 전송한다.
리드-솔로몬(RS) 인코딩부(33)는 헤더에러정정(HEC) 바이트를 제외한 나머지 4바이트의 ATM 헤더에 대하여 순방향 오류 정정 부호(FEC)를 생성한다. 이는 1개의 PLCP 프레임에 대하여 행하는 경우에, 12개의 ATM 헤더에 대해 48 바이트의 헤더 바이트를 입력으로 하여 12바이트의 오버헤드 바이트를 생성하여 총 60 바이트를 ATM 헤더 재배열부(34)로 전송한다. 이때, 오류 정정 부호로는 (48, 60)의 단문화된(Shortened) 리드-솔로몬 인코더를 사용한다.
ATM 헤더 재배열부(34)는 리드-솔로몬(RS) 인코딩부(33)로부터 입력된 60 바이트중 새로 추가된 12 바이트의 오버헤드를 1바이트씩 ATM 헤더의 HEC 바이트에 삽입하여 다중화부(36)로 전송한다.
물리계층 수렴 프로토콜(PLCP) 프레밍부(35)는 순방향 오류 정정된 ATM 셀이 변조부(37)로 송신되기 전에 동기화를 위해 다시 PLCP 프레임을 생성하는 기능을 한다.
다중화부(36)는 ATM 셀을 변조부(37)로 송신하기 전에 이에 해당하는 ATM 셀을 스위칭하고, ATM 헤더 재배열부(34) 및 역다중화부(32)로부터 수신된 ATM 헤더 및 ATM 페이로드를 변조부(37)로 전송한다. 여기서, 다중화부(36)는 12번째 ATM 페이로드를 스위칭한 후 물리계층 수렴 프로토콜(PLCP) 프레머(35)로부터 PLCP 트레일러를 스위칭한다.
다음으로, RS 오류 정정 부호를 이용한 디코딩 장치에 대해 살펴보면 다음과 같다.
물리계층 수렴 프로토콜(PLCP) 디플레밍부(38)는 복조부(37)로부터 PLCP 프레임을 수신하여 ATM 신호를 동기화한 후 ATM 셀만 역다중화부(39)로 전송한다.
역다중화부(39)는 물리계층 수렴 프로토콜(PLCP) 디플레밍부(38)로부터 수신된 ATM 셀을 역다중화하여 5바이트의 ATM 헤더를 리드-솔로몬(RS) 디코딩부(40)로 전송한다.
리드-솔로몬(RS) 디코딩부(40)는 역다중화부(39)로부터 수신된 60바이트를 디코딩하여 ATM 헤더에서 발생된 연집 오류를 정정하고, 정정된 ATM 헤더를 ATM 헤더 재배열부(41)로 전송한다.
ATM 헤더 재배열부(41)는 리드-솔로몬(RS) 디코딩부(40)로부터 입력된 정정 ATM 헤더를 재배열하여 다중화부(43)로 전송하고, 물리계층 수렴 프로토콜(PLCP) 프레밍부(42)는 ATM 셀을 ATM 교환부(30)로 전송하기 전에 동기화를 위해 다시 PLCP 프레임을 생성한다.
다중화부(43)는 물리계층 수렴 프로토콜(PLCP) 프레밍부(42)로부터 PLCP 헤더 및 트레일러를 수신하고, ATM 헤더 재배열부(41)로부터 수신된 ATM 셀과 역다중화부(39)로부터 수신된 ATM 셀 페이로드를 스위칭하여 ATM 교환부(30)로 전송한다.
도 4 는 본 발명에 따른 연집 오류 처리 장치의 인코딩 절차에 대한 일실시예 흐름도이다.
먼저, 역다중화부(32)에서 PLCP 프레임으로 수신된 ATM 셀을 ATM 헤더 및 페이로드로 분리하기 위해 ATM 셀 카운터값(N)을 0으로 셋팅한다(401). 여기서, N값은 PLCP 프레임당 12개의 ATM 셀이 포함되므로 루프의 동작 제어에 사용된다.
한편, 초기화 절차가 완료되면, 역다중화부(32)에서 ATM 셀을 입력받아 버퍼에 저장하고 N값을 하나 증가시킨다(402).
다음으로, 입력된 ATM 셀로부터 ATM 셀 헤더 및 페이로드로 분리하고(403), 헤더 오류 정정(HEC) 바이트를 검색한 후(404) 검색된 HEC 바이트를 이용하여 ATM 헤더의 오류수를 판단한다(405).
만일, ATM 헤더에 발생된 오류가 둘 이상이면 셀의 폐기를 명령하고(406), 새로운 ATM 셀을 입력받는다(402). 이때, N은 증가되지 않는다.
한편, ATM 헤더에 발생된 오류가 하나이면 ATM 헤더를 정정하고(407), N이 12인지를 판단한다(408).
판단결과, N이 12가 아니면 새로운 ATM 셀을 입력받고(403), N이 12이면 리드-솔로몬(RS) 인코딩부(33)에서 RS를 부호화한다(409).
이후, 다중화부(36)에서 ATM 헤더 재배열부(34)로부터 재배열된 ATM 헤더를 입력하여 ATM 셀의 헤더 부분을 재배치한다(410). 여기서, RS 인코딩부(33)에서 헤더 오류 정정(HEC) 바이트의 부호화시 생성된 오버헤드 바이트는 PLCP 프레임 구조내의 HEC 바이트의 위치에 삽입된다.
마지막으로, 다중화부(36)에서 변조부(37)로 재배열된 PLCP 프레임을 출력하고(411), 다시 초기화 절차를 수행하는 과정으로 궤환된다(401).
도 5 는 본 발명에 따른 연집 오류 처리 장치의 디코딩 절차에 대한 일실시예 흐름도이다.
먼저, 역다중화부(39)에서 복조부(37)로부터 수신된 ATM 셀을 ATM 헤더 및 페이로드로 분리하기 위해 ATM 셀 카운터값(N)을 0으로 셋팅한다(501). 여기서, N값은 PLCP 프레임당 12개의 ATM 셀이 포함되므로 루프의 동작 제어에 사용된다.
한편, 초기화 절차가 완료되면, 역다중화부(39)에서 ATM 셀을 입력받아(502) ATM 셀 헤더, 및 페이로드를 분리한다(503).
다음으로, ATM 헤더를 버퍼에 버퍼링한 후(504), N이 12인지를 판단한다(505). 즉, 12개의 ATM 셀이 수신되었는지를 판단한다(505).
판단결과, N이 12가 아니면 N을 하나 증가시키고 새로운 ATM 셀을 입력하고(502), N이 12이면 리드-솔로몬(RS) 인코딩부(33)에서 RS를 복호화하여 오류를 정정한다(506).
이후, 다중화부(43)에서 ATM 헤더 및 페이로드를 재배치한다(507). 이때, 발생된 오류가 RS 디코딩부(40)의 능력을 벗어나면 12개의 ATM 셀이 손실되었음을 알려준다.
마지막으로, 다중화부(43)에서 ATM 셀내의 헤더 오류 정정(HEC) 바이트를 생성한 후(508), 재조정된 ATM 셀을 PLCP 프레임으로 출력하고(509), 다시 초기화 절차를 수행하는 과정으로 궤환된다(501).
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
상기와 같은 본 발명은, 리드-솔로몬(RS) 오류 정정 부호를 이용하여 ATM 셀의 헤더 부분을 연집 오류로인한 셀 손실을 줄여 지상 광 섬유망에서와 유사한 성능을 갖고, 기존 ATM 셀 구조의 변경없이 순방향 오류 정정 부호화시 발생하는 오버헤드 바이트를 ATM 헤더내의 HEC 바이트에 삽입시키므로써 전송 효율을 향상시키며, ATM 신호 처리 시간을 단축하고, 메모리 면적을 축소시키는 효과가 있다.

Claims (12)

  1. 비동기전달모드 셀을 발생시키는 비동기전달모드 교환 수단;
    비동기전달모드 셀을 디프레밍한 후 역다중화하여 비동기전달모드 헤더 및 페이로드로 분리하고, 리드-솔로몬 오류 정정 부호를 이용하여 비동기전달모드 셀의 헤더 부분을 기존 셀 구조의 변경없이 오버헤드 바이트를 인코딩하여 발생한 헤더 에러 정정 바이트에 삽입하여 다중화하는 인코딩 수단;
    상기 인코딩 수단으로부터 입력된 비동기전달모드 헤더 및 페이로드를 물리계층 수렴 프로토콜로 프레임한 후 변조하는 변조 수단;
    상기 변조 수단의 변조 데이터를 복조하는 복조 수단; 및
    상기 복조 수단의 복조 데이터를 물리계층 수렴 프로토콜을 디프레밍한 후 비동기전달모드 셀을 역다중화하여 비동기전달모드 헤더 및 페이로드로 분리하고, 비동기전달모드 헤더에 발생된 연집 오류를 디코딩하여 정정한 후 재배열된 비동기전달모드 헤더를 다중화하여 상기 비동기전달모드 교환 수단으로 전송하는 디코딩 수단
    을 포함하여 이루어진 비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치.
  2. 제 1 항에 있어서,
    상기 인코딩 수단은,
    상기 비동기전달모드 교환 수단으로부터 입력된 비동기전달모드 셀에서 물리계층 수렴 프로토콜 헤더 및 트레일러를 처리하는 제1 디프레밍 수단;
    상기 제1 디프레밍 수단의 출력 데이터를 역다중화하여 비동기전달모드 헤더 및 페이로드로 분리하는 제1 역다중화 수단;
    상기 제1 역다중화 수단로부터 입력된 비동기전달모드 헤더중 헤더 에러 정정 바이트를 제외한 나머지 바이트에서 오버헤드 바이트를 생성하는 오버헤드 바이트 생성 수단;
    상기 오버헤드 바이트 생성 수단로부터 입력된 오버헤드 바이트를 에러 정정 바이트에 삽입하여 비동기전달모드 헤더를 재배열하는 제1 헤더 재배열 수단;
    순방향 오류 정정된 비동기전달모드 셀을 동기화시키는 제1 프레밍 수단; 및
    물리계층 수렴 프로토콜 헤더와, 상기 제1 헤더 재배열 수단 및 상기 제1 역다중화 수단으로부터 입력된 비동기전달모드 헤더 및 페이로드와, 상기 제1 프레밍 수단으로부터 물리계층 수렴 프로토콜 트레일러를 스위칭한 후 다중화하여 상기 변조 수단으로 전송하는 다중화 수단
    을 포함하여 이루어진 비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 디코딩 수단은,
    상기 복조 수단으로부터 입력된 물리계층 수렴 프로토콜 프레임을 동기화하여 비동기전달모드 셀만 출력하는 제2 디프레밍 수단;
    상기 제2 디프레밍 수단으로부터 입력된 비동기전달모드 셀을 역다중화하여 비동기전달모드 헤더 및 페이로드로 분리하는 제2 역다중화 수단;
    상기 제2 디프레밍 수단 및 상기 제2 역다중화 수단의 출력 데이터를 디코딩하여 비동기전달모드 헤더에서 발생된 연집 오류를 정정하고, 정정된 비동기전달모드 헤더를 출력하는 헤더 출력 수단;
    상기 헤더 출력 수단으로부터 입력된 정정 비동기전달모드 헤더를 재배열하는 제2 헤더 재배열 수단;
    순방향 오류 정정된 비동기전달모드 셀을 동기화시키는 제2 프레밍 수단; 및
    상기 제2 프레밍 수단으로부터 물리계층 수렴 프로토콜 헤더 및 트레일러와, 상기 제2 헤더 재배열 수단으로부터 입력된 비동기전달모드 셀과, 상기 제2 역다중화 수단으로부터 입력된 비동기전달모드 셀 페이로드를 스위칭한 후 다중화하여 상기 비동기전달모드 교환 수단으로 전송하는 제2 다중화 수단
    을 포함하여 이루어진 비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치.
  4. 제 3 항에 있어서,
    상기 인코딩 수단은,
    리드-솔로몬(RS : Reed-Solomon) 인코더를 포함하고, 헤더 에러 정정(HEC) 바이트를 제외한 나머지 4바이트의 비동기전달모드 헤더에 대하여 순방향 오류 정정 부호(FEC)를 생성하는 것을 특징으로 하는 비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치.
  5. 잡음이 연집 오류 특성을 나타내는 인코딩 채널에서의 비동기전달모드 헤더 보호방법에 있어서,
    비동기전달모드 셀의 카운터값을 초기화시키는 제 1 단계;
    입력된 비동기전달모드 셀로부터 비동기전달모드 헤더 및 페이로드를 분리하고, 헤더 오류 정정(HEC) 바이트를 이용하여 비동기전달모드 헤더의 오류수에 따라 셀을 폐기하거나 비동기전달모드 헤더를 정정한 후, 비동기전달모드 셀의 카운터값을 비교하여 오류 정정 코드를 부호화하는 제 2 단계; 및
    비동기전달모드 헤더 및 페이로드를 재배열하여 재배열된 물리계층 수렴 프로토콜 프레임을 출력하는 제 3 단계
    를 포함하여 이루어진 비동기전달모드 헤더 보호 방법.
  6. 제 5 항에 있어서,
    상기 제 2 단계는,
    비동기전달모드 셀을 입력받아 버퍼에 저장하고 비동기전달모드 카운터값을 하나 증가시키는 제 4 단계;
    입력된 비동기전달모드 셀로부터 비동기전달모드 셀 헤더 및 페이로드로 분리하는 제 5 단계;
    검색된 헤더 오류 정정(HEC) 바이트를 이용하여 비동기전달모드 헤더의 오류수가 하나 이상인지를 판정하는 제 6 단계;
    비동기전달모드 헤더에 발생된 오류수가 둘 이상이면 셀의 폐기를 명령하고, 새로운 비동기전달모드 셀을 입력받는 제 7 단계;
    비동기전달모드 헤더에 발생된 오류수가 하나이면 비동기전달모드 헤더를 정정하고, 비동기전달모드 셀의 카운터값이 소정의 값인지를 판단하는 제 8 단계;
    비동기전달모드 셀의 카운터값이 소정의 값이 아니면 새로운 비동기저달모드 셀을 입력받는 제 9 단계; 및
    비동기전달모드 셀의 카운터값이 소정의 값이면 오류 정정 코드를 부호화하는 제 10 단계
    를 포함하여 이루어진 비동기전달모드 헤더 보호 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제 3 단계는,
    물리계층 수렴 프로토콜의 경로 오버헤드(POH) 및 비동기전달모드 셀의 헤더 부분을 재배열하는 11 단계; 및
    재배열된 물리계층 수렴 프로토콜 프레임을 출력하는 제 12 단계
    를 포함하여 이루어진 비동기전달모드 헤더 보호 방법.
  8. 제 7 항에 있어서,
    상기 제 8 단계의 상기 소정의 값은,
    12개의 비동기전달모드 셀인 것을 특징으로 하는 비동기전달모드 헤더 보호 방법.
  9. 잡음이 연집 오류 특성을 나타내는 디코딩 채널에서의 비동기전달모드 헤더 보호방법에 있어서,
    비동기전달모드 셀의 카운터값을 초기화시키는 제 1 단계;
    입력된 비동기전달모드 셀로부터 비동기전달모드 헤더 및 페이로드를 분리하고, 비동기전달모드 헤더를 버퍼링한 후 비동기전달모드 셀의 카운터값을 비교하여 오류 정정 코드를 복호화하여 발생된 오류를 정정하는 제 2 단계; 및
    비동기전달모드 헤더 및 페이로드를 재배열하여 헤더 오류 정정 바이트를 생성하고, 재배열된 비동기전달모드 셀을 물리계층 수렴 프로토콜 프레임으로 출력하는 제 3 단계
    를 포함하여 이루어진 비동기전달모드 헤더 보호 방법.
  10. 제 9 항에 있어서,
    상기 제 2 단계는,
    비동기전달모드 셀을 입력받아 버퍼에 저장하고 비동기전달모드 카운터값을 하나 증가시키는 제 4 단계;
    입력된 비동기전달모드 셀로부터 비동기전달모드 셀 헤더 및 페이로드로 분리하는 제 5 단계;
    비동기전달모드 헤더를 버퍼링한 후 비동기전달모드 셀의 카운터값이 소정의 값인지를 판단하는 제 6 단계;
    비동기전달모드 셀의 카운터값이 소정의 값이 아니면 새로운 비동기저달모드 셀을 입력받는 제 7 단계; 및
    비동기전달모드 셀의 카운터값이 소정의값과 같으면 오류 정정 코드를 복호화하여 발생된 오류를 정정하는 제 8 단계
    를 포함하여 이루어진 비동기전달모드 헤더 보호 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 제 3 단계는,
    비동기전달모드 헤더 및 페이로드를 재배열하는 제 9 단계;
    비동기전달모드 셀내의 헤더 오류 정정(HEC) 바이트를 생성하는 제 10 단계;
    재배열된 비동기전달모드 셀을 물리계층 수렴 프로토콜 프레임으로 출력하고, 초기화 절차를 수행한 후 새로운 비동기전달모드 셀을 입력받는 제 11 단계
    를 포함하여 이루어진 비동기전달모드 헤더 보호 방법.
  12. 제 11 항에 있어서,
    상기 제 6 단계의 상기 소정의 값은,
    12개의 비동기전달모드 셀인 것을 특징으로 하는 비동기전달모드 헤더 보호 방법.
KR1019970064083A 1997-11-28 1997-11-28 비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치 및그 방법 KR100236965B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970064083A KR100236965B1 (ko) 1997-11-28 1997-11-28 비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치 및그 방법
US09/136,479 US6594262B1 (en) 1997-11-28 1998-08-19 Apparatus and method for protecting ATM header from the burst error

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970064083A KR100236965B1 (ko) 1997-11-28 1997-11-28 비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치 및그 방법

Publications (2)

Publication Number Publication Date
KR19990043097A KR19990043097A (ko) 1999-06-15
KR100236965B1 true KR100236965B1 (ko) 2000-01-15

Family

ID=19525926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970064083A KR100236965B1 (ko) 1997-11-28 1997-11-28 비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치 및그 방법

Country Status (2)

Country Link
US (1) US6594262B1 (ko)
KR (1) KR100236965B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605813B1 (ko) * 2003-02-28 2006-08-01 삼성전자주식회사 초 광대역 통신시스템에서 헤더정보 전송장치 및 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331884B1 (ko) * 2000-02-01 2002-04-09 서평원 무선 비동기 전송 모드 통신 시스템의 에러 정정 방법 및장치
US20040047347A1 (en) * 2000-11-13 2004-03-11 Michael Worry Method, system and apparatus for reprogramming a digital electronic device via a computer network
US7400627B2 (en) * 2003-06-05 2008-07-15 Brooktree Broadband Holding, Inc. ATM header compression using hash tables
US7751557B2 (en) * 2003-09-26 2010-07-06 Broadcom Corporation Data de-scrambler
US7756273B2 (en) * 2003-09-26 2010-07-13 Broadcom Corporation System and method for bit-reversing and scrambling payload bytes in an asynchronous transfer mode cell
US7903810B2 (en) * 2003-09-26 2011-03-08 Broadcom Corporation Single instruction for data scrambling
US7580412B2 (en) * 2003-09-26 2009-08-25 Broadcom Corporation System and method for generating header error control byte for Asynchronous Transfer Mode cell
US7782805B1 (en) * 2005-02-08 2010-08-24 Med Belhadj High speed packet interface and method
US7694204B2 (en) * 2006-03-09 2010-04-06 Silicon Image, Inc. Error detection in physical interfaces for point-to-point communications between integrated circuits
KR100766604B1 (ko) * 2006-06-14 2007-10-11 주식회사 케이티프리텔 에이티엠 셀 변환 장치 및 그 변환 방법
DE102007035262B4 (de) * 2007-07-27 2018-05-24 Texas Instruments Deutschland Gmbh Empfänger und Verfahren zur Bearbeitung eines Datenpaketstroms bei Auftreten eines Fehlers auf der Bitübertragungsschicht
US8135972B2 (en) 2009-03-10 2012-03-13 Cortina Systems, Inc. Data interface power consumption control
JP5453948B2 (ja) * 2009-06-18 2014-03-26 富士通セミコンダクター株式会社 データ受信処理方法及びデータ受信処理装置
US8499213B2 (en) * 2009-07-10 2013-07-30 Electronics And Telecommunications Research Institute Forward error correction encoding/decoding method and apparatus, digital broadcasting reception appartus, and decoding method thereof
RU2546560C1 (ru) * 2014-06-17 2015-04-10 Государственное казенное образовательное учреждение высшего профессионального образования Академия Федеральной службы охраны Российской Федерации (Академия ФСО России) УСТРОЙСТВО КОНТРОЛЯ ОШИБОК В ЦИФРОВЫХ СИСТЕМАХ ПЕРЕДАЧИ НА БАЗЕ ТЕХНОЛОГИИ Ethernet
GB2535737B (en) * 2015-02-25 2021-08-04 Advanced Risc Mach Ltd Tracing the data processing activities of a data processing apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600653A (en) 1994-09-30 1997-02-04 Comsat Corporation Technique for improving asynchronous transfer mode operation over a communications link with bursty bit errors
US5754941A (en) * 1995-02-06 1998-05-19 Broadband Technologies, Inc. Point-to-multipoint broadband services drop with multiple time slot return channel for customer premises equipment served by fiber optic telecommunication system employing STS-based transmission format containing asynchronous transfer mode cells
US5699369A (en) * 1995-03-29 1997-12-16 Network Systems Corporation Adaptive forward error correction system and method
US5751702A (en) * 1995-12-05 1998-05-12 Stanford Telecommunications, Inc. Network protocol for wireless broadband ISDN using ATM
AU6077196A (en) * 1996-02-01 1997-08-07 Mitsubishi Denki Kabushiki Kaisha Multimedia information processing system
US6151312A (en) * 1996-02-12 2000-11-21 Stanford Telecommunications, Inc. Network protocol for wireless broadband-ISDN using ATM
US6041051A (en) * 1996-06-14 2000-03-21 Lucent Technologies, Inc. Method and apparatus enabling multiple access for multiple services and multiple transmission modes over a broadband communication network utilizing an adaptive digital access protocol
US6028933A (en) * 1997-04-17 2000-02-22 Lucent Technologies Inc. Encrypting method and apparatus enabling multiple access for multiple services and multiple transmission modes over a broadband communication network
US6118777A (en) * 1997-10-27 2000-09-12 Nortel Networks Corporation System and method for providing competing local exchange carriers unbundled access to subscriber access lines

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605813B1 (ko) * 2003-02-28 2006-08-01 삼성전자주식회사 초 광대역 통신시스템에서 헤더정보 전송장치 및 방법

Also Published As

Publication number Publication date
US6594262B1 (en) 2003-07-15
KR19990043097A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100236965B1 (ko) 비동기전달모드 헤더를 보호하기 위한 연집 오류 처리 장치 및그 방법
US6963570B1 (en) Method and apparatus for adaptive loss-less compression of cell/packet headers
EP0996889B1 (en) A frame format and frame assembling/disassembling method for the frame format
CA2159440C (en) Technique for improving asynchronous transfer mode operation over a comunications link with bursty bit errors
US9137089B2 (en) Frame format and frame assembling/disassembling method for the frame format
US6711140B1 (en) Method and apparatus for fast acquisition and synchronization of transmission frames
US6931009B1 (en) Frame format and frame assembling/disassembling method for the frame format
Chitre et al. Asynchronous transfer mode (ATM) operation via satellite: Issues, challenges and resolutions
EP1004218B1 (en) Method for transmitting data across atm networks of different types
WO1997038549A1 (en) Method and apparatus for forward error correction of transmitted digital signals in networks
US6813259B1 (en) Method and apparatus for minimizing delay variance via time divided transmissions
AU782794B1 (en) Improvements in ATM data transmission systems
WO2000036755A1 (en) Method and apparatus for backward-compatible error correction for real time communication link
JP3539556B2 (ja) 共通搬送波上への異種クライアントデータ転送方法及びａｔｍ／フレーム多重化伝送装置及びルータ構成
KR100473119B1 (ko) 위성 에이티엠 연동 장치 및 그 구현 방법
GB2409792A (en) Hardened automatic synchronisation scheme for ATM cells
US6694472B1 (en) Error correction for frames carried over multiple networks
Chitre et al. Broadband ISDN (BISDN) via satellite-Issues, challenges, and resolutions
Killat ATM Adaptation Layer (AAL)
KR0157951B1 (ko) 비동기 전송방식의 셀단위 인터리빙 전송방법
US20050232420A1 (en) ATM cell handling
Clark et al. The ATM Adaptation Layer (AAL)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091228

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee