KR100235306B1 - Silicon fea with sub-micron gate hall and manufacturing method thereof - Google Patents

Silicon fea with sub-micron gate hall and manufacturing method thereof Download PDF

Info

Publication number
KR100235306B1
KR100235306B1 KR1019960050552A KR19960050552A KR100235306B1 KR 100235306 B1 KR100235306 B1 KR 100235306B1 KR 1019960050552 A KR1019960050552 A KR 1019960050552A KR 19960050552 A KR19960050552 A KR 19960050552A KR 100235306 B1 KR100235306 B1 KR 100235306B1
Authority
KR
South Korea
Prior art keywords
oxide film
photoresist
silicon
silicon substrate
nitride film
Prior art date
Application number
KR1019960050552A
Other languages
Korean (ko)
Other versions
KR19980031042A (en
Inventor
정호련
Original Assignee
김영남
오리온전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영남, 오리온전기주식회사 filed Critical 김영남
Priority to KR1019960050552A priority Critical patent/KR100235306B1/en
Publication of KR19980031042A publication Critical patent/KR19980031042A/en
Application granted granted Critical
Publication of KR100235306B1 publication Critical patent/KR100235306B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46—Control electrodes, e.g. grid; Auxiliary electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/46—Arrangements of electrodes and associated parts for generating or controlling the electron beams
    • H01J2329/4604—Control electrodes
    • H01J2329/4608—Gate electrodes
    • H01J2329/4613—Gate electrodes characterised by the form or structure
    • H01J2329/4617—Shapes or dimensions of gate openings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 서브-미크론 게이트 홀을 갖는 실리콘 FEA의 제조방법에 관한 것으로서, 실리콘 기판 (10) 위에 산화막 (11)을 형성한 후 사진식각 공정을 이용하여 디스크 형상으로 패터닝하는 단계; 산화막 (11)을 마스크로 하여 약 1㎛의 깊이로 실리콘 기판 (10)을 비등방성 식각하는 단계; 실리콘 기판 (10)과 산화막 (11)위에 질화막 (12)을 도포한 후 포토 레지스트 에치-백 공정을 이용하여 측벽에만 질화막 (12)을 형성하는 단계; 실리콘 기판 (10)을 등방성 식각하는 단계; 측면부의 질화막 (12)을 제거하고 열산화함으로써 열산화막 (13)과 뾰족한 팁 (14)을 형성하는 단계; 열산화막 (13)위에 다결정 실리콘 (15)을 증착하는 단계; 다결정 실리콘 (15)위에 포토 레지스트 (16)를 도포하는 단계; 포토 레지스트 (16)를 약간 애싱 처리하여 팁보다 높은 부분의 포토 레지스트 만을 선택적으로 제거하는 단계; 노출된 부위의 다결정 실리콘 (15)을 선택적으로 제거한 후에 잔류 포토 레지스트 (16)를 제거하는 단계; 및 리프트-오프 공정에 의해 열산화막 (13)을 제거하여 뾰족한 에미터 팁 (14)을 노출시키는 단계로 이루어진다.The present invention relates to a method of manufacturing a silicon FEA having a sub-micron gate hole, comprising the steps of forming an oxide film 11 on a silicon substrate 10 and then patterning the oxide film 11 into a disk shape using a photolithography process; Anisotropically etching the silicon substrate 10 to a depth of about 1 탆 using the oxide film 11 as a mask; Forming a nitride film 12 only on the sidewalls of the silicon substrate 10 and the oxide film 11 using a photoresist etch-back process after applying the nitride film 12; Isotropically etching the silicon substrate (10); Forming a thermal oxide film (13) and a sharp tip (14) by removing the nitride film (12) of the side portion and thermally oxidizing the nitride film (12); Depositing polysilicon (15) on the thermal oxide film (13); Applying a photoresist (16) over the polycrystalline silicon (15); A little ashing treatment of the photoresist 16 to selectively remove only the photoresist higher than the tip; Removing the exposed photoresist 16 after selectively removing the exposed portions of the polycrystalline silicon 15; And removing the thermal oxide film 13 by a lift-off process to expose the pointed emitter tip 14. [

Description

서브-미크론 게이트 홀을 갖는 실리콘 FEA 및 그의 제조방법Silicon FEA with sub-micron gate holes and method of making same

본 발명은 서브-미크론 게이트 홀을 갖는 실리콘 FEA 및 그의 제조 방법에 관한 것이다.The present invention relates to a silicon FEA having sub-micron gate holes and a method of manufacturing the same.

전계방출형 표시소자 (FED)는 진공중에서 캐소드로부터 방출된 전자가 애노드부의 형광막을 때려 형광체가 발광하는 것을 이용하는 것으로서 후면 기판에 형성된 수십만개의 캐소드에 전기장을 형성하여 전자가 방출되게 하고 이렇게 방출된 전자가 전기장에 의해 가속되어 전면 기판부에 형성된 형광체를 때림으로써 발광하게 된다.The field emission type display device (FED) uses electrons emitted from a cathode in a vacuum to strike a fluorescent film of an anode portion to emit light by phosphors. An electric field is formed in hundreds of thousands of cathodes formed on a rear substrate to emit electrons, Is accelerated by the electric field to strike the phosphor formed on the front substrate portion, thereby emitting light.

일반적으로, 전자의 방출특성은 에미터 팁 및 게이트 홀의 형상과 치수 등에 따라 좌우되는데, 방출특성을 향상시키기 위해서는 게이트 홀의 직경이 감소되어야 한다. 그러나, 지금까지의 에미터 팁 제조공정에 의하면 게이트 홀의 직경을 감소시키는데 한계가 있었다.Generally, the electron emission characteristics depend on the shape and dimensions of the emitter tip and gate hole, etc. In order to improve the emission characteristics, the diameter of the gate hole must be reduced. However, according to the conventional emitter tip manufacturing process, there is a limit in reducing the diameter of the gate hole.

본 발명은 전술한 문제점을 감안하여 이루어진 것으로서, 저전압에서 전계를 방출할 수 있도록 서브-미크론 직경의 게이트홀을 갖는 실리콘 FEA 및 그의 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a silicon FEA having a gate hole having a sub-micron diameter so as to emit an electric field at a low voltage and a method of manufacturing the same.

제1a도 내지 제1j도는 본 발명에 따라 서브-미크론 게이트 홀을 갖는 실리콘 FEA를 제조하는 공정을 단계적으로 나타내는 도면.Figures 1a-j illustrate in step-wise a process for making a silicon FEA having sub-micron gate holes in accordance with the present invention.

* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

10 : 기판 11 : 산화막10: substrate 11: oxide film

12 : 질화막 13 : 열산화막12: nitride film 13: thermal oxide film

14 : 팁 15 : 다결정 실리콘14: Tip 15: Polycrystalline silicon

16 : 포토 레지스트16: Photoresist

전술한 목적을 달성하기 위해 본 발명에 따라 제공되는 서브-미크론 게이트 홀을 갖는 실리콘 FEA의 제조방법은, 실리콘 기판 위에 산화막을 형성한 후 사진식각 공정을 이용하여 디스크 형상으로 패터닝하는 단계; 산화막을 마스크로 하여 약 1 ㎛의 깊이로 실리콘 기판을 비등방성 식각하는 단계; 실리콘 기판과 산화막 위에 질화막을 도포한 후 포토 레지스트 에치-백 공정을 이용하여 측벽에만 질화막을 형성하는 단계; 실리콘 기판을 등방성 식각하는 단계; 측면부의 질화막을 제거하고 열산화함으로써 열산화막과 뾰족한 팁을 형성하는 단계; 열산화막 위에 다결정 실리콘을 증착하는 단계; 다결정 실리콘 위에 포토 레지스트를 도포하는 단계; 포토 레지스트를 약간 애싱 처리하여 팁보다 높은 부분의 포토 레지스트 만을 선택적으로 제거하는 단계; 노출된 부위의 다결정 실리콘을 선택적으로 제거한 후에 잔류 포토 레지스트를 제거하는 단계; 및 리프트-오프 공정에 의해 열산화막을 제거하여 뾰족한 에미터 팁을 노출시키는 단계로 이루어진다. 또한, 본 발명은 상기 제조방법에 의해 제조된 서브-미크론 게이트 홀을 갖는 실리콘 FEA를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a silicon FEA having a sub-micron gate hole, the method comprising: forming an oxide film on a silicon substrate and patterning the oxide film into a disk shape using a photolithography process; Anisotropically etching the silicon substrate to a depth of about 1 占 퐉 using the oxide film as a mask; Applying a nitride film on the silicon substrate and the oxide film, and forming a nitride film only on the sidewall using a photoresist etch-back process; Isotropically etching the silicon substrate; Forming a thermal oxide film and a sharp tip by removing the nitride film on the side portion and thermally oxidizing the nitride film; Depositing polysilicon over the thermally oxidized film; Applying a photoresist over the polycrystalline silicon; Subjecting the photoresist to a slight ashing treatment to selectively remove only the photoresist higher than the tip; Removing the exposed photoresist after selectively removing the exposed polycrystalline silicon; And removing the thermal oxide film by a lift-off process to expose the pointed emitter tip. The present invention also includes a silicon FEA having sub-micron gate holes produced by the above process.

이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

제1도에는 본 발명에 따른 서브-미크론 게이트 홀을 갖는 실리콘 FEA의 제조공정이 단계적으로 도시되어 있는데, 먼저, 실리콘 기판 (10)위에 산화막 (11)을 형성한 후 사진식각 공정을 이용하여 직경 1.2 ∼ 1.5 ㎛의 디스크 형상으로 패터닝하고(제1도a도 참조), 산화막 (11)을 마스크로 하여 약 1 ㎛의 깊이로 실리콘 기판 (10)을 비등방성 식각한다(제1b도 참조). 이러한 비등방성 식각에 의해 실리콘 기판은 제1b도에 도시된 바와같이 소정 깊이만큼 수직으로 깍여 나간다.In FIG. 1, a process for manufacturing a silicon FEA having a sub-micron gate hole according to the present invention is shown in a stepwise manner. First, an oxide film 11 is formed on a silicon substrate 10, The silicon substrate 10 is anisotropically etched to a depth of about 1 탆 using the oxide film 11 as a mask (see also FIG. 1 (b)). By this anisotropic etching, the silicon substrate is vertically shaved by a predetermined depth as shown in FIG. 1 (b).

그후, 실리콘 기판 (10)과 산화막 (11)위에 질화막 (12)을 도포한 후 포토 레지스트 에치-백 (P.R. etch-back) 공정을 이용하여 제1c도에 도시된 바와같이 질화막 (12)이 측벽에만 잔류하도록 에칭한다.Thereafter, a nitride film 12 is coated on the silicon substrate 10 and the oxide film 11, and then a nitride film 12 is formed on the side walls 12 as shown in FIG. 1 (c) using a photoresist etch- .

다음으로, 실리콘 기판 (10)을 RIE (Reactive ion etching) 법을 이용하여 등방성 식각함으로써, 질화막 (12)이 형성된 측면을 제외하고 그 아래부분이 제1d도에 도시된 바와 같이 깍여 나가게하여 1차적인 에미터 팁 형상을 형성한 다음, 측면부의 질화막(12)을 제거하고 열산화함으로써 제1e도에 도시된 바와 같이 열산화막 (13)과 뾰족한 팁 (14)을 형성한다. 이 열산화막은 후술하는 바와 같이 나중에 잔류하는 부분이 게이트 산화막으로 이용된다.Next, the silicon substrate 10 is isotropically etched by RIE (Reactive Ion Etching) so that the lower portion of the silicon substrate 10 except the side on which the nitride film 12 is formed is shaved as shown in Fig. After forming the emitter tip shape, the nitride film 12 on the side portion is removed and thermally oxidized to form the thermal oxide film 13 and the sharp tip 14 as shown in FIG. As will be described later, this thermal oxide film is used as a gate oxide film at the remaining portion.

그후, 열산화막 (13)위에 게이트 전극으로 사용할 다결정 실리콘 (15)을 증착하고(제1f도 참조), 다결정 실리콘 (15)위에 포토 레지스트 (16)를 도포한다(제 1g도 참조).Then, a polycrystalline silicon 15 to be used as a gate electrode is deposited on the thermal oxide film 13 (see also FIG. 1F), and a photoresist 16 is coated on the polycrystalline silicon 15 (see also FIG.

이어서, 포토 레지스트 (16)를 약간 애싱 (ashing)하여 팁보다 높은 부분의 포토 레지스트 만을 선택적으로 제거함으로써, 팁 보다 높은 부분의 다결정 실리콘 (15)이 드러나게 한다(제1h도 참조).Subsequently, the photoresist 16 is slightly ashed to selectively remove only the photoresist higher than the tip, thereby exposing the polycrystalline silicon 15 higher than the tip (see FIG. 1 h).

다음으로, 노출된 부위의 다결정 실리콘 (15)을 선택적으로 제거한 후에 잔류 포토 레지스트 (16)를 제거함으로써 남아 있는 다결정 실리콘 (15)으로 게이트 전극을 형성한다(제1i도 참조).Next, after the polycrystalline silicon 15 in the exposed region is selectively removed, the remaining photoresist 16 is removed to form the gate electrode with the remaining polycrystalline silicon 15 (see FIG.

마지막으로, 제1j도에 도시된 바와 같이 습식 식각을 이용하여 팁 주위의 열산화막 (13)을 제거하는 리프트-오프 공정을 수행함으로써 뾰족한 에미터 팁 (14)을 노출시킴으로써 공정이 완료되는데, 이때 게이트 전극으로서의 다결정 실리콘 (15) 아래쪽의 열산화막 (13)은 잔류하여 게이트 산화막을 형성하게 된다.Finally, the process is completed by exposing the pointed emitter tip 14 by performing a lift-off process to remove the thermally oxidized film 13 around the tip using a wet etch as shown in FIG. 1j, The thermal oxide film 13 under the polycrystalline silicon 15 as a gate electrode remains to form a gate oxide film.

상술한 바와 같은 방법으로 에미터 팁을 형성함으로써, 서브-미크론 크기의 게이트 홀을 형성할 수 있으므로 저전압에서도 전계 방출이 가능한 이점이 있다. 또한, 열산화막을 게이트 산화막으로 이용함으로써 절연특성이 뛰어난 전계 방출 소자를 제조할 수 있다.By forming the emitter tip in the manner as described above, a gate hole having a sub-micron size can be formed, so that there is an advantage that field emission can be performed even at a low voltage. Further, by using the thermal oxide film as a gate oxide film, a field emission device having excellent insulating properties can be manufactured.

Claims (4)

서브-미크론 게이트 홀을 갖는 실리콘 FEA의 제조방법에 있어서, 실리콘 기판 (10)위에 산화막 (11)을 형성한 후 사진식각 공정을 이용하여 디스크 형상으로 패터닝하는 단계; 상기 산화막 (11)을 마스크로 하여 소정 깊이로 실리콘 기판 (10)을 비등방성 식각하는 단계; 상기 실리콘 기판 (10)과 상기 산화막 (11) 위에 질화막 (12)을 도포한후 포토 레지스트 에치-백 공정을 이용하여 측벽에만 질화막 (12)을 형성하는 단계; 상기 실리콘 기판 (10)을 등방성 식각하는 단계; 측면부의 상기 질화막 (12)을 제거하고 열산화함으로써 열산화막 (13)과 뾰족한 팁 (14)을 형성하는 단계; 상기 열산화막 (13)위에 다결정 실리콘 (15)을 증착하는 단계; 상기 다결정 실리콘 (15)위에 포토 레지스트 (16)를 도포하는 단계 : 상기 포토 레지스트 (16)를 약간 애싱 처리하여 팁보다 높은 부분의 포토 레지스트 만을 선택적으로 제거하는 단계; 노출된 부위의 다결정 실리콘 (15)을 선택적으로 제거한 후에 잔류 포토 레지스트 (16)를 제거하는 단계; 및 리프트-오프 공정에 의해 열산화막 (13)을 제거하여 뾰족한 에미터 팁 (14)을 노출시키는 단계로 이루어지는 것을 특징으로 하는 서브-미크론 게이트 홀을 갖는 실리콘 FEA의 제조방법.A method of manufacturing a silicon FEA having a sub-micron gate hole, the method comprising: forming an oxide film (11) on a silicon substrate (10) and patterning the oxide film (11) into a disk shape using a photolithography process; Anisotropically etching the silicon substrate 10 to a predetermined depth using the oxide film 11 as a mask; A nitride film 12 is formed on the silicon substrate 10 and the oxide film 11 and then a nitride film 12 is formed only on the sidewall using a photoresist etch-back process; Isotropically etching the silicon substrate (10); Forming a thermal oxide film (13) and a sharp tip (14) by removing the nitride film (12) on the side surface and thermally oxidizing the nitride film (12); Depositing polycrystalline silicon (15) on the thermal oxide film (13); Applying a photoresist 16 over the polysilicon 15: slightly ashing the photoresist 16 to selectively remove only photoresist higher than the tip; Removing the exposed photoresist 16 after selectively removing the exposed portions of the polycrystalline silicon 15; And removing the thermal oxide film (13) by a lift-off process to expose the pointed emitter tip (14). 제1항에 있어서, 상기 산화막 (11)의 직경이 1.2 ∼ 1.5 ㎛인 것을 특징으로 하는 서브-미크론 게이트 홀을 갖는 실리콘 FEA의 제조방법.The method according to claim 1, wherein the oxide film (11) has a diameter of 1.2 to 1.5 占 퐉. 제1항에 있어서, 상기 산화막 (11)을 마스크로 하여 비등방성 식각되는 실리콘 기판 (10)의 깊이가 약 1㎛인 것을 특징으로 하는 서브-미크론 게이트 홀을 갖는 실리콘 FEA의 제조방법.The method of claim 1, wherein the depth of the silicon substrate (10) that is anisotropically etched using the oxide film (11) as a mask is about 1 占 퐉. 제1항의 방법에 따라 제조된 서브-미크론 게이트 홀을 갖는 실리콘 FEA.A silicon FEA having sub-micron gate holes prepared according to the method of claim 1.
KR1019960050552A 1996-10-31 1996-10-31 Silicon fea with sub-micron gate hall and manufacturing method thereof KR100235306B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960050552A KR100235306B1 (en) 1996-10-31 1996-10-31 Silicon fea with sub-micron gate hall and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960050552A KR100235306B1 (en) 1996-10-31 1996-10-31 Silicon fea with sub-micron gate hall and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR19980031042A KR19980031042A (en) 1998-07-25
KR100235306B1 true KR100235306B1 (en) 1999-12-15

Family

ID=19479996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960050552A KR100235306B1 (en) 1996-10-31 1996-10-31 Silicon fea with sub-micron gate hall and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100235306B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200466293Y1 (en) * 2009-10-27 2013-04-12 현대중공업 주식회사 Interlock device for electromagnetic contactor

Also Published As

Publication number Publication date
KR19980031042A (en) 1998-07-25

Similar Documents

Publication Publication Date Title
US4307507A (en) Method of manufacturing a field-emission cathode structure
KR100205051B1 (en) Manufacturing method of field emission display device
US6069018A (en) Method for manufacturing a cathode tip of electric field emission device
US20090140626A1 (en) Vacuum channel transistor and manufacturing method thereof
KR100235306B1 (en) Silicon fea with sub-micron gate hall and manufacturing method thereof
KR100441751B1 (en) Method for Fabricating field emission devices
KR100235307B1 (en) Silicon fea with focusing gate and manufacturing method thereof
US6731063B2 (en) Field emission arrays to optimize the size of grid openings and to minimize the occurrence of electrical shorts
KR100370414B1 (en) Method for etching hole in electric field effect electron emission device
KR100237178B1 (en) Manufacturing method of field emission device
US6045425A (en) Process for manufacturing arrays of field emission tips
US5924903A (en) Method of fabricating a cold cathode for field emission
KR100307192B1 (en) Method for manufacturing field emission cathode
KR20010058197A (en) Method for manufacturing field emission display device
KR100186253B1 (en) Method of manufacturing silicon fea by locos
KR100257700B1 (en) Method for manufacturing a field emitter of fed
KR100274864B1 (en) Field emission cathode and manufacturing method thereof
KR100235305B1 (en) Volcano type emitter tip of fed and manufacturing method thereof
KR0149106B1 (en) A silicon diamond three pole emitter and manufacturing method thereof
KR100278502B1 (en) Manufacturing method of volcanic metal FEA with double gate
KR960000529B1 (en) Electron emission cathode manufacturing method useing side wall
KR100397616B1 (en) Method for manufacturing field effect electron emitting device
KR100199295B1 (en) Method of manufacturing field emission device
KR100246254B1 (en) Manufacturing method of field emission device having silicide as emitter and gate
KR100266109B1 (en) A method of manufacturing volcano typed field emission device with submicron gate aperture

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee