KR100233372B1 - 박막형 광로 조절 장치의 제조 방법 - Google Patents
박막형 광로 조절 장치의 제조 방법 Download PDFInfo
- Publication number
- KR100233372B1 KR100233372B1 KR1019960080860A KR19960080860A KR100233372B1 KR 100233372 B1 KR100233372 B1 KR 100233372B1 KR 1019960080860 A KR1019960080860 A KR 1019960080860A KR 19960080860 A KR19960080860 A KR 19960080860A KR 100233372 B1 KR100233372 B1 KR 100233372B1
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- forming
- upper electrode
- electrode
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000011159 matrix material Substances 0.000 claims abstract description 42
- 230000003287 optical effect Effects 0.000 claims abstract description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- 238000005520 cutting process Methods 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 122
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000004544 sputter deposition Methods 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 13
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 claims 1
- 230000002902 bimodal effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 23
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910052697 platinum Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000005368 silicate glass Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- -1 Phospho Chemical class 0.000 description 2
- 241000953555 Theama Species 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000004224 protection Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
Abstract
상부전극과 하부전극 사이의 전기적 단락(short)을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법이 개시되어 있다. 상기 방법은 M×N(M, N은 정수)개의 트랜지스터가 매트릭스 형태로 내장되고 일측 상부에 패드가 형성된 액티브 매트릭스를 제공하는 단계, 그리고 I) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 제1에어 갭을 개재하여 상기 액티브 매트릭스와 평행하도록 하부전극을 형성하는 단계, ii) 상기 하부전극을 제1하부전극 및 제2하부전극으로 패터닝함과 동시에 상기 하부전극을 iso-cutting하는 단계, iii) 상기 iso-cutting된 부분을 질화실리콘(Si3N4) 또는 산화물(oxide)을 사용하여 채우는 단계, iv) 상기 패터닝된 하부전극의 상부에 변형층을 형성한 후 이를 제1변형층 및 제2변형층으로 패터닝하는 단계, 및 v) 상기 패터닝된 변형층의 상부에 상부전극을 형성한 후 이를 제1상부전극 및 제2상부전극으로 패터닝하는 단계를 포함하는 2개의 제1액츄에이팅부들 및 제2액츄에이팅부를 형성하는 단계를 포함한다. 상기 방법에 따르면, 하부전극의 신호 단락을 위한 iso-cutting 부분의 단차를 채움으로써, 이후에 적층되는 박막의 평탄도를 향상시킬 수 있으며 상부전극과 하부전극간의 전기적인 단락을 방지할 수 있다.
Description
본 발명은 AMA(Actuated Mirror Arrays)를 이용한 박막형 광로 조절 장치의 제조 방법에 관한 것으로, 보다 상세하게는 스텝 커버리지(step coverage) 저하에 기인하는 상부전극과 하부전극 사이의 전기적 단락(short)을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.
광속을 조정할 수 있는 광로 조절 장치 또는 광 변조기는 광통신, 화상 처리, 그리고 정보 디스플레이 장치 등에 다양하게 응용될 수 있다. 일반적으로 그러한 장치는 광학적 특성에 따라 크게 두 종류로 분류된다.
그 한 종류는 직시형 화상 표시 장치로서 CRT(Cathode Ray Tube)등이 이에 해당하며, 다른 한 종류는 투사형 화상 표시 장치로서 액정 표시 장치(Liquid Crystal Display : LCD), AMA 또는 DMD(Deformable Mirror Device)등이 이에 해당한다. 상기 CRT 장치는 화질은 우수하나 화면의 대형화에 따라 장치의 중량과 용적이 증가하고 제조 비용이 상승하게 되는 문제점이 있다. 이에 비하여, 액정 표시 장치(LCD)는 광학적 구조가 간단하여 얇게 형성함으로서 장치의 중량을 가볍게 할 수 있으며 용적을 줄일 수 있는 이점이 있다. 그러나 액정 표시 장치는 광의 편광으로 인하여 1~2%의 광효율을 가질 정도로 효율이 떨어지고 액정 물질의 응답 속도가 느리며, 그 내부가 과열되기 쉬운 단점이 있다. 따라서, 상기의 문제점을 해결하기 위하여 AMA, 또는 DMD 등의 화상 표시 장치가 개발되었다. 현재, DMD 장치가 5% 정도의 광효율을 가지는 것에 비하여 AMA는 10% 이상의 광효율을 가진다.
상기 AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하며, 상기 반사된 빛은 슬릿(slit)을 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서 그 구조와 동작 원리가 간단하며, 액정 표시 장치나 DMD 등에 비해 높은 광효율을 얻을 수 있다. 또한 콘트라스트(contrast)가 향상되어 밝고 선명한 화상을 얻을 수 있다. AMA에 내장된 거울들은 각기 슬릿에 대응하여 배열되어 발생하는 전계에 의하여 경사지게 된다. 따라서 광원으로부터 입사되는 광속을 소정의 각도로 조절하여, 스크린에 화상을 맺을 수 있도록 한다. 일반적으로 각각의 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 전압에 의하여 발생되는 전계에 따라 변형을 일으킨다.
상기 액츄에이터가 변형을 일으킬 때, 상기 액츄에이터의 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시킬 수 있게 된다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3), 또는 PLZT((Pb, La) (Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한 PMN(Pb(Mg, Nb)O3) 등의 전왜 물질로서 액츄에이터를 구성할 수 있다.
이러한 AMA를 이용한 광로 조절 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는, 예를 들면 미합중국 특허 제5,085,497(issued to Gregory Um, et al.), 제5,159,225호(issued to Gregory Um), 제5,175,465호(issued to Gregory Um, et al.) 등에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼(ceramic wafer)를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후 쏘잉(sawing) 방법으로 가공하고 상부에 거울을 설치하여 이루어진다. 그러나 벌크형 장치는 액츄에이터들을 쏘잉 방법에 의하여 분리하여야 하므로 설계 및 제조에 있어서 높은 정밀도가 요구되며, 변형부의 응답 속도가 느린 단점이 있다. 따라서 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다.
이러한 박막형 광로 조절 장치는 본 출원인이 1996년 12월 27일 대한민국 특허청에 특허 출원한 특허출원 제96-74022호(발명의 명칭; 큰 구동 각도를 갖는 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다.
제1도는 상기 선행 출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이며, 제2도는 제1도에 도시한 장치를 A-A'선으로 자른 단면도를 도시한 것이며, 제3도는 제1도에 도시한 장치를 B-B'선으로 자른 단면도를 도시한 것이다.
제1도를 참조하면, 상기 박막형 광로 조절 장치는 일측 상부에 패드(33)가 형성된 액티브 매트릭스(31)와 액티브 매트릭스(31)의 양측 상부에 형성된 2개의 제1액츄에이팅부들(51a)(51b) 및 액티브 매트릭스(31)의 중앙 상부에 제1액츄에이팅부들(51a)(51b)과 일체로 형성된 제2액츄에이팅부(63)를 포함한다.
제1도 및 제2도를 참조하면, 상기 액티브 매트릭스(31)는 액티브 매트릭스(31)의 일측 상부에 형성된 패드(33), 상기 액티브 매트릭스(31) 및 패드(33)의 상부에 적층된 보호층(35), 상기 보호층(35)의 상부에 적층된 식각 방지층(37), 그리고 식각 방지층(37)중 아래에 패드(33)가 형성되어 있는 부분에 상기 식각 방지층(37)으로부터 패드(33)까지 수직하게 형성된 플러그(41a)(41b)를 포함한다.
상기 제1액츄에이팅부들(51a)(51b)은 각기 일측이 아래에 패드(33)가 형성된 상기 식각 방지층(37) 및 플러그(41a)(41b)와 접촉되며 타측이 제1에어 갭(43)을 개재하여 상기 식각 방지층(37)과 평행하도록 형성된 제1하부전극(45), 상기 제1하부전극(45)의 상부에 적층된 제1변형층(47), 상기 제1변형층(47)의 상부에 적층된 제1상부전극(49)을 포함한다. 또한, 상기 제1액츄에이팅부들(51a)(51b)은 각기 상기 제1액츄에이팅부들(51a)(51b)의 일측 상부에 형성된 제2상부전극(61)의 일부와 제1하부전극(45)을 전기적으로 연결하는 2개의 제1비어 컨택(55a)(55b)을 포함한다.
제3도를 참조하면, 상기 제2액츄에이팅부(63)는 상기 제1액츄에이팅부들(51a)(51b)의 제1하부전극(45)과 일체로 형성된 제2하부전극(57), 상기 제1액츄에이팅부들(51a)(51b)과 제2액츄에이팅부(63)가 연결되는 부분의 일측에서 상기 제1액츄에이팅부들(51a)(51b)의 제1상부전극(49)과 접촉되며 상기 제2하부전극(57)의 상부에 형성된 제2변형층(59), 그리고 상기 제1액츄에이팅부들(51a)(51b)과 제2액츄에이팅부(63)가 연결되는 부분의 타측에서 일측이 상기 제1액츄에이팅부들(51a)(51b)의 제1하부전극(45)과 제1비어 컨택(55a)(55b)을 통하여 접촉되며 상기 제2변형층(59)의 상부에 적층된 제2상부전극(61)을 포함한다. 제2액츄에이팅부(63)의 제2하부전극(57), 제2변형층(59) 및 제2상부전극(61)은 제1액츄에이팅부들(51a)(51b)의 제1하부전극(45), 제1변형층(47) 및 제1상부전극(49)과 일체로 형성된 부재들이다. 또한, 상기 제2액츄에이팅부(63)는 제2액츄에이팅부(63)의 상부에 형성된 제1상부전극(49)과 제2하부전극(57)을 전기적으로 연결하는 2개의 제2비어 컨택(67a)(67b)을 포함한다. 그리고, 상기 제2상부전극(61)의 타측 상부에 지지부가 접촉되며 양측이 제2에어 갭(69)을 개재하여 제2상부전극(61)과 평행하도록 거울(71)이 형성된다.
이하,상기 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.
제4도 내지 제7(b)도는 제2도 및 제3도에 도시한 장치의 제조 공정도이며, 제7(c)도는 제7(a)도 및 제7(b)도에 도시한 장치의 평면도를 도시한 것이다.
제4도를 참조하면, M×N(M, N은 정수)개의 트랜지스터(도시되지 않음)가 내장되고, 일측 상부에 패드(33)가 형성된 액티브 매트릭스(31)의 상부에 인 실리케이트 유리(Phospho-Silicate Glass:PSG)로 구성된 보호층(35)을 적층한다. 상기 보호층(35)은 화학 기상 증착(CVD) 방법을 이용하여 0.1~1.0㎛ 정도의 두께를 가지도록 형성한다. 보호층(35)은 후속되는 공정으로 인하여 상기 액티브 매트릭스(31)가 손상을 입게되는 것을 방지한다.
상기 보호층(35)의 상부에는 질화물로 구성된 식각 방지층(37)이 적층된다. 식각 방지층(37)은 저압화학 기상 증착(Low Pressure CVD)방법을 이용하여 1000~2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(37)은 후속하는 식각 공정 동안 보호층(35) 및 액티브 매트릭스(31)가 식각되는 것을 방지한다. 이어서, 상기 식각 방지층(37)중 아래에 패드(33)가 형성되어 있는 부분을 패터닝한 후, 플러그(41a)(41b)를 형성한다. 플러그(41a)(41b)는 텅스텐, 또는 백금 등을 리프트-오프 방법을 이용하여 상기 식각 방지층(37)으로부터 패드(33)까지 수직하게 형성된다. 따라서 화상 신호는 액티브 매트릭스(31)게 내장된 트랜지스터로부터 패드(33) 및 플러그(41a)(41b)를 통하여 제1액츄에이팅부들(51a)(51b)의 제1하부전극(45)에 각기 전달된다.
상기 식각 방지층(37) 및 플러그(41a)(41b)의 상부에는 희생층(39)이 적층된다. 희생층(39)은 인 실리케이트 유리(PSG), 금속(metal), 산화물(oxide)등을 대기압 화학 기상 증착(Atmospheric Pressure CVD) 방법, 스퍼터링(sputtering) 방법, 증착(evaporation)방법 등을 이용하여 0.5~2.0㎛정도의 두께를 가지도록 형성한다. 이 경우, 희생층(39)은 트랜지스터가 내장된 액티브 매트릭스(31)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(39)의 표면을 스핀 온 글래스(Spin On Glass: SOG)를 사용하는 방법, 또는 CMP(Chemical Mechanical Polishing)방법을 이용하여 평탄화시킨다. 상기 희생층(39)의 표면을 평탄화시킨 후, 상기 희생층(39)의 일부를 식각하여 상기 식각 방지층(37)중 아래에 플러그(41a)(41b)가 형성된 부분을 노출시킨다.
제5(a)도 내지 제5(c)도를 참조하면, 상기 희생층(39)의 상부에 백금, 또는 탄탈륨(Ta)등의 금속을 사용하여 스퍼터링 방법을 이용하여 0.1~1.0㎛정도의 두께를 가지도록 하부전극을 적층한다. 이어서, ‘E’ 자 형상를 갖도록 하부전극을 패터닝하여 제1하부전극(45)과 제2하부전극(57)을 형성한 후, 제5(c)도에 도시한 바와 같이 제1하부전극(45)과 제2하부전극(57)에 인가되는 화상 신호의 단락을 위하여 상기 제1하부전극(45)과 제2하부전극(57)이 연결되는 두 부분을 동일한 폭으로 잘라내어 (iso-cut)(73) 2개의 제1하부전극(45)과 제2하부전극(57)이 서로 나란하게 ‘三’자 형상을 이루도록 형성한다.
제6(a)도 내지 제6(c)도를 참조하면, 상기 제1하부전극(45) 및 제2하부전극(63)의 상부에는 각각 제1변형층(47) 및 제2변형층(59)이 적층된다. 제1변형층(47) 및 제2변형층(59)은 ZnO 또는 PZT 등의 압전 물질을 사용하여 0.1~1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 적층한다. 상기 제1변형층(47) 및 제2변형층(59)은 졸-겔(Sol-gel)법, 화학 기상 증착(CVD) 방법, 또는 스퍼터링(sputtering)방법을 이용하여 형성한 후, 급속 열처리(Rapid Thermal Annealing: RTA)방법을 이용하여 열처리하여 상변이시킨다. 이어서, 제6(c)도에 도시한 바와 같이, 제1액츄에이팅부들(51a)(51b)의 제1변형층(47) 및 제2액츄에이팅부(63)의 제2변형층(59)을 패터닝한다. 제1변형층(47) 및 제2변형층(59)은 일체로 ‘E’자 형상으로 형성된다. 그리고, 상기 제1변형층(47) 및 제2변형층(59)의 상부에 제1상부전극(49) 및 제2상부전극(61)을 형성한다. 제1상부전극(49) 및 제2상부전극(61)은 알루미늄, 또는 은 등의 전기 전도성이 우수한 금속을 스퍼터링 방법을 이용하여 0.1~1.0㎛ 정도의 두께를 가지도록 형성한다. 계속하여, 제6(c)도에 도시한 바와 같이, 상기 제1상부전극(49) 및 제2상부전극(61)을 패터닝한다. 상기 제2액츄에이팅부(63)의 제2상부전극(61)은 일측부가 제1액츄에이팅부들(51a)(51b)과 제2액츄에이팅부(63)가 연결되는 부분을 향하여 ‘T’자 형상으로 팔을 뻗는 형상을 갖도록 패터닝된다. 또한 상기 제1액츄에이팅부들(51a)(51b)의 제1상부전극(49)은 상기 ‘T’자의 중앙부를 중심으로 거울상의 ‘ㄱ’자의 형상으로 상기 ‘T’ 자를 둘러싸는 형상을 갖도록 패터닝된다.
제7(a)도 내지 제7(c)도를 참조하면, 상기 제1액츄에이팅부들(51a)(51b)은 상기 제1액츄에이팅부들(51a)(51b)의 일측 상부에 형성된 제2상부전극(61)으로부터 제1하부전극(45)의 상부까지 제2상부전극(61) 및 제1변형층(47)을 순차적으로 식각하여 2개의 제1비어 홀(via hole)(53a)(53b)을 각기 형성한다. 이어서, 텅스텐 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 제2상부전극(61)과 제1하부전극(45)이 전기적으로 연결되도록 2개의 제1비어 컨택(via contact)(55a)(55b)을 각기 형성한다.
상기 제2액츄에이팅부(63)는 제2액츄에이팅부(63)의 상부에 형성된 제1상부전극(49)으로부터 제2하부전극(57)의 상부까지 제1상부전극(49) 및 제2변형층(59)을 순차적으로 식각하여 제2비어 홀(65a)(65b)을 형성한다. 이어서, 텅스텐 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 제1상부전극(49)과 제2하부전극(57)이 전기적으로 연결되도록 제2비어 컨택(67a)(67b)을 형성한다. 따라서, 제1액츄에이팅부들(51a)(51b)의 제1하부전극(45)은 제1비어컨택 (55a)(55b)을 통하여 제2액츄에이팅부(63)의 제2상부전극(61)과 연결되며, 제1액츄에이팅부들(51a)(51b)의 제1상부전극(49)은 제2비어 컨택(67a)(67b)을 통하여 제2액츄에이팅부(63)의 제2하부전극(57)과 연결된다. 이에 의하여, 화상 신호는 액티브 매트릭스(31)에 내장된 트랜지스터로부터 제1하부전극(45)과 제2상부전극(61)에 인가되고, 바이어스 전압은 제1상부전극(49) 및 제2하부전극(57)에 인가된다. 따라서, 제1상부전극(49)과 제1하부전극(45)사이에 발생하는 전계와 제2상부전극(61)과 제2하부전극(57) 사이에는 서로 반대 방향의 전계가 발생한다.
이어서, 상기 제2액츄에이팅부(63)의 제2상부전극(61)의 상부에 거울(71)을 형성한다. 상기 거울(71)은 알루미늄, 또는 백금 등의 금속을 통상의 포토리쏘그래피(photolithography)방법, 스퍼터링 방법, 증착 방법 등을 이용하여 0.1~1.0㎛ 정도의 두께를 가지도록 형성한다. 상기 거울(71)은 상기 제2상부전극(61)의 일측 상부에 중앙부가 접촉되며 양측이 제2에어 갭(69) 개재하여 상기 제2상부전극(61)과 평행하게 형성된다. 상기 거울(71)은 그 중앙부가 상기 제2상부전극(61)의 일측 상부에 접하는 평판의 형상이며, 일측이 상기 제2상부전극(61)을 덮고, 타측이 인접한 액츄에이팅부의 일부를 덮도록 형성된다. 그리고, 상기 희생층(39)을 플루오르화 수소(HF) 증기로 식각하여 제1에어 갭(43)을 형성함으로서 제1액츄에이팅부들(51a)(51b) 및 제2액츄에이팅부(63)를 완성한다.
상술한 박막형 광로 조절 장치에 있어서, 제1하부전극(45)에는 화상 신호가 액티브 매트릭스(31)에 내장된 트랜지스터로부터 인가되며, 제1상부전극(49)에는 바이어스 전압이 인가된다. 따라서 제1상부전극(49)과 제1하부전극(45)사이에 전계가 발생한다. 이 전계에 의하여 제1상부전극(49)과 제1하부전극(45)사이의 제1변형층(47)이 변형을 일으킨다. 제1변형층(47)은 전계와 수직한 방향으로 수축하며, 이에 따라 제1액츄에이팅부들(51a)(51b) 각각이 θ 크기의 구동 각도를 가지고 휘어진다. 동시에 제2액츄에이팅부(63)의 제2하부전극(57)에는 제1액츄에이팅부들(51a)(51b)의 제1상부전극(49)으로부터 바이어스 전압이 인가된다. 또한, 제2액츄에이팅부(63)의 제2상부전극(61)에는 제1액츄에이팅부들(51a)(51b)의 제1하부전극(45)으로부터 화상 신호가 인가된다. 그러므로, 제2액츄에이팅부(63)의 제2상부전극(61)과 제2하부전극(57)사이에는 제1상부전극(49)과 제1하부전극(45)사이에 발생하는 전계에 대하여 역전계가 발생한다. 따라서 제2변형층(59)이 전계에 대하여 수직한 방향으로 수축하여 제2액츄에이팅부(63)는 θ크기의 구동 각도를 가지고 제1액츄에이팅부들(51a)(51b)과 반대 방향으로 휘어진다. 즉, 제1액츄에이팅부들(51a)(51b)과 제2액츄에이팅부(63)의 구동 각도의 합은 2θ가 된다. 광속을 반사하는 거울(71)은 제2액츄에이팅부(63)의 상부에 설치되어 있으므로 2θ의 구동 각도를 가지고 경사지게 된다.
그러나, 상기 박막형 광로 조절 장치에 있어서, 신호 전극을 단락시키기 위하여 제1액츄에이팅부들과 제2액츄에이팅부의 하부전극을 등간격으로 자르는 경우(iso-cut), 이러한 iso-cut 부분에서 후속 공정에 의해 적층되는 변형층의 스텝 커버리지(step coverage)가 불량하게 되어 상부전극과 하부전극 사이에 전기적인 단락이 발생함으로써 소자의 오동작을 유방하는 문제점이 있다.
따라서, 본 발명의 목적은 하부전극을 iso-cutting 함으로써 형성되는, 하부전극의 iso-cut 부위에서의 스텝 커버리지 저하에 기인하는 상부전극과 하부전극 사이의 전기적인 신호 단락을 방지할 수 있는 박막형 광로 조절 장치의 제조방법을 제공함에 있다.
제1도는 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 평면도이다.
제2도는 제1도에 도시한 장치를 A-A'선으로 자른 단면도이다.
제3도는 제1도에 도시한 장치를 B-B'선으로 자른 단면도이다.
제4도 내지 제7(b)도는 제2도 및 제3도에 도시한 장치의 제조 공정도이다.
제7(c)도는 제7(a)도 및 제7(b)도에 도시한 평면도이다.
제8도는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.
제9도는 제8도에 도시한 장치를 C-C'선으로 자른 단면도이다.
제10도는 제8도에 도시한 장치를 D-D'선으로 자른 단면도이다.
제11도 내지 제14(b)도는 제9도 및 제10도에 도시한 장치의 제조 공정도이다.
제14(c)도는 제14(a)도 및 제14(b)도에 도시한 장치의 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
131 : 액티브 매트릭스 133 : 패드
135 : 보호층 137 : 식각 방지층
139 : 희생층 141a,141b : 플러그
143 : 제1에어 갭 145 : 제1하부전극
147 : 제1변형층 149 : 제1상부전극
151a,151b : 제1액츄에이팅부 153a,153b : 제1비어홀
155a,155b : 제1비어 컨택 157 : 제2하부전극
159 : 제2변형층 161 : 제2상부전극
163 : 제2액츄에이팅부 165 : 제2비어홀
167a,167b : 제2비어 컨택 169 : 제2에어 갭
171 : 거울 173 : iso-cut
상기의 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수)개의 트랜지스터가 매트릭스 형태로 내장되고 일측 상부에 패드가 형성된 액티브 매트릭스를 제공하는 단계; 그리고 i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 제1에어 갭을 개재하여 상기 액티브 매트릭스와 평행하도록 하부전극을 형성하는 단계, ii) 상기 하부전극을 제1하부전극 및 제2하부전극으로 패터닝함과 동시에 상기 하부전극을 iso-cutting하는 단계, iii) 상기 iso-cutting된 부분을 질화실리콘(Si3N4:Nitride) 또는 산화물(oxide)을 사용하여 채우는 단계, iv) 상기 패터닝된 하부전극의 상부에 변형층을 형성한 후 이를 제1변형층 및 제2변형층으로 패터닝하는 단계, 및 v) 상기 패터닝된 변형층의 상부에 상부전극을 형성한 후 이를 제1상부전극 및 제2상부전극으로 패터닝하는 단계를 포함하는 2개의 제1액츄에이팅부들 및 제2액츄에이팅부를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 제1액츄에이팅부들 각각의 제1하부전극에는 액티브 매트릭스에 내장된 트랜지스터로부터 발생한 화상 신호가 인가되며, 제1상부전극에는 바이어스 전압이 인가된다. 따라서 제1상부전극과 제1하부전극 사이에 전계가 발생한다. 이 전계에 의하여 제1상부전극과 제1하부전극 사이에 적층되어 있는 제1변형층이 변형을 일으킨다. 제1변형층은 전계와 수직한 방향으로 수축하며, 이에 따라 제1액츄에이팅부들 각각이 θ크기의 구동 각도를 가지고 휘어진다. 동시에 제2액츄에이팅부의 제2하부전극에는 제1액츄에이팅부들의 제1상부전극으로부터 바이어스 전압이 인가된다. 또한, 제2액츄에이팅부의 제2상부전극에는 제1액츄에이팅부들의 제1하부전극으로부터 화상 신호가 인가된다. 그러므로, 제2액츄에이팅부의 제2상부전극과 제2하부전극 사이에는 제1액츄에이팅부들의 전계의 방향과 반대인 역전계가 발생한다. 따라서 제2변형층이 수축하여 제2액츄에이팅부는 θ 크기의 구동 각도를 가지고 제1액츄에이팅부들과 반대 방향으로 휘어진다. 즉, 제1액츄에이팅부들과 제2액츄에이팅부의 구동 각도의 합은 2θ가 된다. 광속을 반사하는 거울은 제2액츄에이팅부의 상부에 설치되어 있으므로 2θ의 구동 각도를 가지고 경사지게 된다.
그러므로, 본 발명에 따른 박막형 광로 조절 장치는, 상기 하부전극을 iso-cutting 함으로써 형성되는 하부전극의 iso-cut 부위에서의 단차를 보상함으로써, 스텝 커버리지 저하에 기인하는 상부전극과 하부전극 사이의 전기적인 신호단락을 방지할 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
제8도는 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 제9도는 제8도에 도시한 장치를 C-C'선으로 자른 단면도를 도시한 것이며, 제10도는 제8도에 도시한 장치를 D-D'선으로 자른 단면도를 도시한 것이다.
제8도를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 일측 상부에 패드(133)가 형성된 액티브 매트릭스(131)와 액티브 매트릭스(131)의 양측 상부에 형성된 2개의 제1액츄에이팅부들(151a)(151b) 및 액티브 매트릭스(131)의 중앙 상부에 제1액츄에이팅부들(151a)(151b)과 일체로 형성된 제2액츄에이팅부(163)를 포함한다. 제9도 및 제10도에 있어서, 제8도와 동일한 부재들에 대해서는 동일한 참조번호를 사용한다.
제8도 및 제9도를 참조하면, 상기 액티브 매트릭스(131)는 액티브 매트릭스(131)의 일측 상부에 형성된 패드(pad)(133), 상기 액티브 매트릭스(131) 및 패드(133)의 상부에 적층된 보호층(passivation layer)(135), 상기 보호층(135)의 상부에 적층된 식각 방지층(etch stop layer)(137), 그리고 식각 방지층(137)중 아래에 패드(133)가 형성되어 있는 부분에 상기 식각 방지층(137)으로부터 패드(133)까지 수직하게 형성된 플러그(plug)(141a)(141b)를 포함한다.
상기 제1액츄에이팅부들(151a)(151b)은 각기 일측이 아래에 패드(133)가 형성된 상기 식각 방지층(137) 및 플러그(141a)(141b)가 접촉되며 타측이 제1에어 갭(143)을 개재하여 상기 식각 방지층(137)과 평행하도록 형성된 제1하부전극(bottom electrode)(145), 상기 제1하부전극(145)의 상부에 적층된 제1변형층(active layer)(147), 상기 제1변형층(147)의 상부에 적층된 제1상부전극(top electrode)(149)을 포함한다. 또한, 상기 제1액츄에이팅부들(151a)(151b)은 각기 상기 제1액츄에이팅부들(151a)(151b)의 일측 상부에 형성된 제2상부전극(161)의 일부와 제1하부전극(145)을 전기적으로 연결하는 2개의 제1비어 컨택(via contact)(155a)(155b)을 포함한다.
제10도를 참조하면, 상기 제2액츄에이팅부(163)는 상기 제1액츄에이팅부들(151a)(151b)의 제1하부전극(145)과 일체로 형성된 제2하부전극(157), 상기 제1액츄에이팅부들(151a)(151b)과 제2액츄에이팅부(163)가 연결되는 부분의 일측에서 상기 제1액츄에이팅부들(151a)(151b)의 제1상부전극(149)과 접촉되며 상기 제2하부전극(157)의 상부에 형성된 제2변형층(159), 그리고 상기 제1액츄에이팅부들(151a)(151b)과 제2액츄에이팅부(163)가 연결되는 부분의 타측에서 일측이 상기 제1액츄에이팅부들(151a)(151b)의 제1하부전극(145)과 제1비어 컨택(155a)(155b)을 통하여 접촉되며 상기 제2변형층(159)의 상부에 적층된 제2상부전극(161)을 포함한다. 제2액츄에이팅부(163)의 제2하부전극(157), 제2변형층(159) 및 제2상부전극(161)은 제1액츄에이팅부들(151a)(151b)의 제1하부전극(145), 제1변형층(147) 및 제1상부전극(149)과 일체로 형성된 부재들이다. 또한, 상기 제2액츄에이팅부(163)는 제2액츄에이팅부(163)의 상부에 형성된 제1상부전극(149)과 제2하부전극(157)을 전기적으로 연결하는 2개의 제2비어 컨택(167a)(167b)을 포함한다. 그리고, 상기 제2상부전극(161)의 타측 상부에 지지부가 접촉되며 양측이 제2에어 갭(169)을 개재하여 제2상부전극(161)과 평행하도록 거울(171)이 형성된다.
이하, 본 발명의 일실시예에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
제11도 내지 제14(b)도는 제9도 및 제10도에 도시한 장치의 제조 공정도이며, 제14(c)도는 제14(a)도 및 제14(b)도에 도시한 장치의 평면도를 도시한 것이다.
제11도를 참조하면, M×N(M, N은 정수)개의 트랜지스터(도시되지 않음)가 내장되고, 일측 상부에 패드(133)가 형성된 액티브 매트릭스(131)의 상부에 인 실리케이트 유리(Phospho-Silicate Glass: PSG)로 구성된 보호층(135)을 적층한다. 상기 보호층(135)은 화학 기상 증착(CVD)방법을 이용하여 0.1~1.0㎛ 정도의 두께를 가지도록 형성한다. 보호층(135)은 후속되는 공정으로 인하여 상기 액티브 매트릭스(131)가 손상을 입게되는 것을 방지한다.
상기 보호층(135)의 상부에는 질화물로 구성된 식각 방지층(137)이 적층된다. 식각 방지층(137)은 저압 화학 기상 증착(Low Pressure CVD)방법을 이용하여 1000~2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(137)은 후속하는 식각 공정 동안 보호층(135) 및 액티브 매트릭스(131)가 식각되는 것을 방지한다. 이어서, 상기 식각 방지층(137) 중 아래에 패드(133)가 형성되어 있는 부분을 패터닝한 후, 플러그(141a)(141b)를 형성한다. 플러그(141a)(141b)는 텅스텐, 또는 백금등을 리프트-오프 방법을 이용하여 상기 식각 방지층(137)으로부터 패드(133)까지 수직하게 형성된다. 따라서 화상 신호는 액티브 매트릭스(131)에 내장된 트랜지스터로부터 패드(133) 및 플러그(141a)(141b)를 통하여 제1액츄에이팅부들(151a)(151b)의 제1하부전극(145)에 각기 전달된다.
상기 식각 방지층(137) 및 플러그(141a)(141b)의 상부에는 희생층(139)이 적층된다. 희생층(139)은 인 실리케이트 유리(PSG), 금속(metal), 산화물(oxide) 등을 대기압 화학 기상 증착(Atmospheric Pressure CVD)방법, 스퍼터링(sputtering)방법, 증착(evaporation)방법 등을 이용하여 0.5~2.0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(139)은 트랜지스터가 내장된 액티브 매트릭스(131)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(139)의 표면을 스핀 온 글래스(Spin On Glass : SOG)를 사용하는 방법, 또는 CMP(Chemical Mechanical Polishing)방법을 이용하여 평탄화시킨다. 상기 희생층(139)의 표면을 평탄화시킨 후, 상기 희생층(139)의 일부를 식각하여 상기 식각 방지층(137)중 아래에 플러그(141a)(141b)가 형성된 부분을 노출시킨다.
제12(a)도 내지 제12(c)도를 참조하면, 상기 희생층(139)의 상부에 백금, 또는 탄탈륨(Ta)등의 금속을 사용하여 스퍼터링 방법을 이용하여 0.1~1.0㎛ 정도의 두께를 가지도록 하부전극을 적층한다. 이어서, ‘E’ 자 형상을 갖도록 하부전극을 패터닝하여 제1하부전극(145)과 제2하부전극(157)을 형성함과 동시에 제12(c)도에 도시한 바와 같이 제1하부전극(145)과 제2하부전극(157)에 인가되는 화상 신호의 단락을 위하여 상기 제1하부전극(145)과 제2하부전극(157)이 연결되는 두 부분을 동일한 폭으로 잘라내어(iso-cutting)(173) 2개의 제1하부전극(145)과 제2하부전극(157)이 서로 나란하게 ‘三’ 자 형상을 이루도록 형성한다.
그러나, 상기와 같이 iso-cutting을 실시한 경우, 이후에 적층되는 변형층은 상기 iso-cutting된 부분에서 스텝 커버리지(step coverage)가 불량하게 되며, 그 결과 이후에 적층되어 형성되는 상부전극과 하부전극 사이에 전기적인 단락이 발생할 수 있다. 따라서, 제12(d)도에 도시한 바와 같이, 상기와 같이 iso-cutting을 실시한 후 상기 하부전극의 전면에 질화실리콘(Si3N4: Nitride) 또는 산화물(oxide)을 적층한다. 상기 질화실리콘 또는 산화물은 저기압 화학 기상 증착(Low Pressure CVD : LPCVD)방법 또는 PECVD(Plasma Enhanced CVD)방법을 이용하여 4,000~5,000Å정도의 두께로 적층한다.
이어서, 상기와 같이 적층된 질화실리콘 또는 산화물을 CMP(Chemical Mechanical Polishing)방법을 이용하여 평탄화시키거나 또는 건식 식각 방법을 이용하여 상기 하부전극이 노출될 때까지 식각한다. 상기와 같이 iso-cutting 부위에 질화실리콘 또는 산화물을 채우는 경우, 스텝 커버리지가 우수하므로 후속하여 적층되는 변형층 및 상부전극이 평탄하게 적층될 수 있다. 따라서, 상부전극과 하부전극 사이에 전기적인 단락이 발생하는 것을 방지할 수 있다.
제13(a)도 내지 제13(c)도를 참조하면, 상기 제1하부전극(145) 및 제2하부전극(163)의 상부에는 각각 제1변형층(147) 및 제2변형층(159)이 적층된다. 제1변형층(147) 및 제2변형층(159)은 ZnO 또는 PZT 등의 압전 물질을 사용하여 0.1~1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 적층한다. 상기 제1변형층(147) 및 제2변형층(159)은 졸-겔(Sol-gel)법, 화학 기상 증착(CVD)방법, 또는 스퍼터링(sputtering) 방법을 이용하여 형성한 후, 급속 열처리(Rapid Thermal Annealing : RTA)방법을 이용하여 열처리하여 상변이시킨다. 이어서, 제13(c)도에 도시한 바와 같이, 제1액츄에이팅부들(151a)(151b)의 제1변형층(147) 및 제2액츄에이팅부(163)의 제2변형층(159)을 패터닝한다. 제1변형층(147) 및 제2변형층(159)은 일체로 ‘E’ 자 형상으로 형성된다. 그리고, 상기 제1변형층(147) 및 제2변형층(159)의 상부에 제1상부전극(149) 및 제2상부전극(161)을 형성한다. 제1상부전극(149) 및 제2상부전극(161)은 알루미늄, 또는 은 등의 전기 전도성이 우수한 금속을 스퍼터링 방법을 이용하여 0.1~1.0㎛ 정도의 두께를 가지도록 형성한다. 계속하여, 제13(c)도에 도시한 바와 같이, 상기 제1상부전극(149) 및 제2상부전극(161)을 패터닝한다. 상기 제2액츄에이팅부(163)의 제2상부전극(161)은 일측부가 제1액츄에이팅부들(151a)(151b)과 제2액츄에이팅부(163)가 연결되는 부분을 항하여 ‘T’ 자 형상으로 팔을 뻗는 형상을 갖도록 패터닝된다. 또한 상기 제1액츄에이팅부들(151a)(151b)의 제1상부전극(149)은 상기 ‘T’ 자의 중앙부를 중심으로 거울상의 ‘ㄱ’자의 형상으로 상기 ‘T’자를 둘러싸는 형상을 갖도록 패터닝된다.
제14(a)도 내지 제14(c)도를 참조하면, 상기 제1액츄에이팅부들(151a)(151b)은 상기 제1액츄에이팅부들(151a)(151b)의 일측 상부에 형성된 제2상부전극(161)으로부터 제1하부전극(145)의 상부까지 제2상부전극(161) 및 제1변형층(147)을 순차적으로 식각하여 2개의 제1비어 홀(via hole)(153a)(153b)을 각기 형성한다. 이어서, 텅스텐 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 제2상부전극(161)과 제1하부전극(145)이 전기적으로 연결되도록 2개의 제1비어 컨택(via contact)(155a)(155b)을 각기 형성한다.
상기 제2액츄에이팅부(163)는 제2액츄에이팅부(163)의 상부에 형성된 제1상부전극(149)으로부터 제2하부전극(157)의 상부까지 제1상부전극(149) 및 제2변형층(159)을 순차적으로 식각하여 제2비어 홀(165a)(165b)을 형성한다. 이어서, 텅스텐 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 제1상부전극(149)과 제2하부전극(157)이 전기적으로 연결되도록 제2비어 컨택(167a)(167b)을 형성한다. 따라서, 제1액츄에이팅부들(151a)(151b)의 제1하부전극(145)은 제1비어 컨택(155a)(155b)을 통하여 제2액츄에이팅부(163)의 제2상부전극(161)과 연결되며, 제1액츄에이팅부들(151a)(151b)의 제1상부전극(149)은 제2비어 컨택(167a)(167b)을 통하여 제2액츄에이팅부(163)의 제2하부전극(157)과 연결된다. 이에 의하여, 화상 신호는 액티브 매트릭스(131)에 내장된 트랜지스터로부터 제1하부전극(145)과 제2상부전극(161)에 인가되고, 바이어스 전압은 제1상부전극(149) 및 제2하부전극(157)에 인가된다. 따라서, 제1상부전극(149)과 제1하부전극(145)사이에 발생하는 전계와 제2상부전극(161)과 제2하부전극(157)사이에는 서로 반대 방향의 전계가 발생한다.
이어서, 상기 제2액츄에이팅부(163)의 제2상부전극(161)의 상부에 거울(171)을 형성한다. 상기 거울(171)은 알루미늄, 또는 백금 등의 금속을 통상의 포토리쏘그래피(photolithography) 방법, 스퍼터링 방법, 증착 방법 등을 이용하여 0.1~1.0㎛ 정도의 두께를 가지도록 형성한다. 상기 거울(171)은 상기 제2상부전극(161)의 일측 상부에 중앙부가 접촉되며 양측이 제2에어 갭(169)을 개재하여 상기 제2상부전극(161)과 평행하게 형성된다. 상기 저울(171)은 그 중량부가 상기 제2상부전극(161)의 일측 상부에 접하는 평판의 형상이며, 일측이 상기 제2상부전극(161)을 덮고, 타측이 인접한 액츄에이팅부의 일부를 덮도록 형성된다. 그리고, 상기 희생층(139)을 플루오르화 수소(HF) 증기로 식각하여 제1에어 갭(143)을 형성함으로서 제1액츄에이팅부들(151a)(151b) 및 제2액츄에이팅부(163)를 완성한다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 제1하부전극(145)에는 화상 신호가 액티브 매트릭스(131)에 내장된 트랜지스터로부터 인가되며, 제1상부전극(149)에는 바이어스 전압이 인가된다. 따라서 제1상부전극(149)과 제1하부전극(145) 사이에 전계가 발생한다. 이 전계에 의하여 제1상부전극(149)과 제1하부전극(145)사이의 제1변형층(147)이 변형을 일으킨다. 제1변형층(147)은 전계와 수직한 방향으로 수축하며, 이에 따라 제1액츄에이팅부들(151a)(151b) 각각이 θ 크기의 구동 각도를 가지고 휘어진다. 동시에 제2액츄에이팅부(163)의 제2하부전극(157)에는 제1액츄에이팅부들(151a)(151b)의 제1상부전극(149)으로부터 바이어스 전압이 인가된다. 또한, 제2액츄에이팅부(163)의 제2상부전극(161)에는 제1액츄에이팅부들(151a)(151b)의 제1하부전극(145)으로부터 화상 신호가 인가된다. 그러므로, 제2액츄에이팅부(163)의 제2상부전극(161)과 제2하부전극(157)사이에는 제1상부전극(149)과 제1하부전극(145)사이에 발생하는 전계에 대하여 역전계가 발생한다. 따라서 제2변형층(159)이 전계에 대하여 수직한 방향으로 수축하여 제2액츄에이팅부(163)는 θ 크기의 구동각도를 가지고 제1액츄에이팅부들(151a)(151b)과 반대 방향으로 휘어진다. 즉, 제1액츄에이팅부들(151a)(151b)과 제2액츄에이팅부(163)의 구동 각도의 합은 2θ가 된다. 광속을 반사하는 거울(171)은 제2액츄에이팅부(163)의 상부에 설치되어 있으므로 2θ의 구동 각도를 가지고 경사지게 된다.
그러므로, 상술한 본 발명에 따른 박막형 광로 조절 장치는, 하부전극의 신호 단락을 위한 iso-cutting 부분의 단차를 채움으로써, 스텝 커버리지를 향상시킬 수 있어서, 이후에 적층되는 박막의 평탄도를 향상시킬 수 있다. 따라서, 상부전극과 하부전극간의 전기적인 단락을 방지할 수 있으며, 이에 따라 액츄에이터의 기계적 내구성도 증가시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당기술분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (8)
- M×N(M, N은 정수)개의 트랜지스터가 매트릭스 형태로 내장되고 일측 상부에 패드가 형성된 액티브 매트릭스를 제공하는 단계; 그리고 i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 제1에어 갭을 개재하여 상기 액티브 매트릭스와 평행하도록 하부전극을 형성하는 단계, ii) 상기 하부전극을 제1하부전극 및 제2하부전극으로 패터닝함과 동시에 상기 하부전극을 iso-cutting하는 단계, iii) 상기 iso-cutting된 부분을 질화실리콘(Si3N4: Nitride) 또는 산화물(oxide)을 사용하여 채우는 단계, iv) 상기 패터닝된 하부전극의 상부에 변형층을 형성한 후 이를 제1변형층 및 제2변형층으로 패터닝하는 단계, 및 v) 상기 패터닝된 변형층의 상부에 상부전극을 형성한 후 이를 제1상부전극 및 제2상부전극으로 패터닝하는 단계를 포함하는 2개의 제1액츄에이팅부들 및 제2액츄에이팅부를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.
- 제1항에 있어서, 상기 액티브 매트릭스를 제공하는 단계는, i) 상기 패드 및 상기 액티브 매트릭스의 상부에 보호층을 형성하는 단계, ii) 상기 보호층의 상부에 식각 방지층을 형성하는 단계, iii) 상기 식각 방지층 및 상기 보호층을 통하여 상기 패드까지 수직하게 플러그를 형성하는 단계 및 iv) 상기 식각 방지층 및 상기 플러그의 상부에 희생층을 형성하고, 상기 식각 방지층의 일부 및 상기 플러그가 노출되도록 상기 희생층을 식각하여 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
- 제1항에 있어서, 상기 iso-cutting 된 부분을 질화실리콘(Si3N4) 또는 산화물(oxide)을 사용하여 채우는 단계는 i) 상기 하부전극의 전면에 질화실리콘(Si3N4: Nitride) 또는 산화물(oxide)을 적층하는 단계 및 ii) 상기 질화실리콘을 CMP(Chemical Mechanical Polishing)방법 또는 건식 식각 방법을 이용하여 상기 하부전극이 노출될 때까지 평탄화시키는 단계를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
- 제3항에 있어서, 상기 질화실리콘 또는 산화물을 적층하는 단계는 저기압 화학 기상 증착(Low Pressure CVD : LPCVD)방법 또는 PECVD(Plasma Enhanced CVD)방법을 이용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
- 제4항에 있어서, 상기 질화실리콘 또는 산화물을 적층하는 단계는 상기 질화실리콘 또는 산화물을 4,000~5,000Å 정도의 두께로 적층하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
- 제1항에 있어서, 상기 제1액츄에이팅부들을 형성하는 단계는 각기 상기 제1액츄에이팅부들의 상부에 형성된 제2상부전극으로부터 제1하부전극의 상부까지 제2상부전극 및 제1변형층을 순차적으로 식각하여 2개의 제1비어 홀들을 형성하는 단계를 더 포함하며, 상기 제2액츄에이팅부를 형성하는 단계는 제2액츄에이팅부의 상부에 형성된 제1상부전극으로부터 제2하부전극의 상부까지 제1상부전극 및 제2변형층을 순차적으로 식각하여 제2비어 홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
- 제1항에 있어서, 상기 제1액츄에이팅부들을 형성하는 단계는 상기 2개의 제1비어 홀 내에 텅스텐 또는 티타늄 금속을 스퍼터링 방법을 이용하여 상기 제2상부전극과 제1하부전극이 전기적으로 연결되도록 2개의 제1비어 컨택을 형성하는 단계를 더 포함하고, 상기 제2액츄에이팅부를 형성하는 단계는 상기 제2비어 홀내에 텅스텐 또는 티타늄 금속을 스퍼터링 방법을 이용하여 상기 제1상부전극과 제2하부전극이 전기적으로 연결되도록 제2비어 컨택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
- 제1항에 있어서, 상기 제2상부전극은 중앙부가 하부로 돌출되어 상기 제2상부전극의 일측 상부에 접하며, 양측이 제2에어 갭을 개재하여 상기 제2상부전극과 평행하게 평판 형상으로 거울을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960080860A KR100233372B1 (ko) | 1996-12-31 | 1996-12-31 | 박막형 광로 조절 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960080860A KR100233372B1 (ko) | 1996-12-31 | 1996-12-31 | 박막형 광로 조절 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980061489A KR19980061489A (ko) | 1998-10-07 |
| KR100233372B1 true KR100233372B1 (ko) | 1999-12-01 |
Family
ID=19493733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960080860A KR100233372B1 (ko) | 1996-12-31 | 1996-12-31 | 박막형 광로 조절 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100233372B1 (ko) |
-
1996
- 1996-12-31 KR KR1019960080860A patent/KR100233372B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980061489A (ko) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100233372B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
| KR100208673B1 (ko) | 큰 구동각도를 갖는 박막형 광로 조절장치 및 그 제조 방법 | |
| KR100201826B1 (ko) | 큰 구동 각도를 갖는 박막형 광로 조절장치 및 그 제조 방법 | |
| KR100225585B1 (ko) | 큰 구동각도를 가지는 박막형 광로 조절 장치 | |
| KR100244518B1 (ko) | 박막형 광로 조절장치의 제조 방법 | |
| KR100209945B1 (ko) | 큰 변위를 가지는 박막형 광로 조절장치 | |
| KR100276666B1 (ko) | 박막형 광로조절 장치 | |
| KR100251107B1 (ko) | 박막형광로조절장치및그제조방법 | |
| KR0154923B1 (ko) | 광로 조절 장치의 제조방법 | |
| KR100208688B1 (ko) | 광효율을 향상시킬 수 있는 박막형 광로 조절장치 | |
| KR0154925B1 (ko) | 광로 조절 장치의 제조방법 | |
| KR100209941B1 (ko) | 큰 구동 각도를 가지는 박막형 광로 조절 장치 | |
| KR100233370B1 (ko) | 큰 구동 각도를 갖는 박막형 광로 조절 장치 및 그 제조 방법 | |
| KR100244513B1 (ko) | 박막형 광로 조절장치 및 이의 제조 방법 | |
| KR100233371B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
| KR100270998B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
| KR100276664B1 (ko) | 박막형 광로조절 장치 및 그 제조 방법 | |
| KR100207371B1 (ko) | 광로조절장치의 제조방법 | |
| KR19980034587A (ko) | 박막형 광로 조절 장치 | |
| KR19980034588A (ko) | 박막형 광로 조절 장치의 제조 방법 | |
| KR20000031506A (ko) | 박막형 광로조절 장치의 제조방법 | |
| KR19980046148A (ko) | 박막형 광로 조절장치의 제조 방법 | |
| KR20000032306A (ko) | 박막형 광로조절 장치의 제조 방법 | |
| KR19980077658A (ko) | 광전류를 차단할 수 있는 박막형 광로 조절 장치의 제조 방법 | |
| KR19980061491A (ko) | 박막형 광로 조절 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040825 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |