KR100233106B1

KR100233106B1 - Apparatus of triplet in communication system

Info

Publication number: KR100233106B1
Application number: KR1019970042729A
Authority: KR
Inventors: 김철수
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-08-29
Filing date: 1997-08-29
Publication date: 1999-12-01
Also published as: KR19990019350A

Abstract

본 발명은 3개의 차동증폭기 중 가운데 결합된 차동증폭기를 구성하는 2개의 트렌지스터의 에미터단에 각각 저항을 추가하거나 상기 가운데 결합된 차동증폭기를 제외한 양측에 결합된 2개의 차동증폭기를 구성하는 각 2개의 트렌지스터의 에미터단에 각각 저항을 추가한 구성을 가지는 통신시스템의 트리플랫 장치를 구현하였다.The present invention adds a resistor to the emitter stages of two transistors constituting a differential amplifier coupled among the three differential amplifiers, or each two constituting two differential amplifiers coupled to both sides except for the differential coupled amplifier. Triple-lattice devices in communication systems have been implemented that have resistors added to the emitters of the transistors.

Description

Triple Rat Device of Communication System

본 발명은 통신시스템에 관한 것으로, 특히 자동이득제어의 다이나믹 레인지(Dynamic Range)를 넓히는 트리플랫(Triplet) 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to communication systems, and more particularly, to a triplet apparatus for widening the dynamic range of automatic gain control.

통상적으로 통신시스템에서 무선 신호(RF Signal) 수신시 항상 저전류 넓은 입력 다이나믹 레인지(Dynamic Range)를 많이 요구한다. 물론 에미터 디제너레이션(Emitter Degeneration)방식을 이용하게 되면 높은 입력에 관하여는 많은 전류를 사용하게 되면 아무 문제 없이 동작이 가능하다. 하지만 통상적으로 잡음 계수(Noise Figure)를 이용하여 비교한 낮은 입력에 대해서는 넓은 다이나믹 레인지(Dynamic Range)를 만족하기가 힘들고 특히 저전류를 요구하는 경우에는 더욱 힘들어 지게 된다. 이런 경우 "Barrie Gilbert"는 "Triplet"라는 구조를 제시하여 상기한 문제를 해결하고자 하였다.In general, when receiving a radio signal (RF signal) in a communication system, a large amount of low current wide input dynamic range is always required. Of course, with emitter degeneration, using a lot of current for a high input will work without any problems. However, for low inputs, which are usually compared using noise figures, it is difficult to meet a wide dynamic range, especially when low current is required. In this case, "Barrie Gilbert" proposed a structure called "Triplet" to solve the above problem.

상기 "Triplet"의 주요 동작을 도 1에 도시된 회로를 참조하여 설명하면 다음과 같다.The main operation of the "Triplet" will be described with reference to the circuit shown in FIG.

"Triplet"란 차동증폭기(DA; Differential Amplifier)의 구조를 병렬로 나열하여 제시한 회로인데 도 1에 도시한 바와 같이 트렌지스터 Q1, Q2, Q3, Q4, Q5, Q6을 연결하여 구성한 것이다. 상기와 같은 명칭이 붙여지게 된 이유는 3개의 차동증폭기를 사용함에 의해 말 그대로 "Triplet"라 붙여지게 된 것이다."Triplet" is a circuit in which the structure of a differential amplifier (DA) is arranged in parallel, and as shown in FIG. 1, transistors Q1, Q2, Q3, Q4, Q5, and Q6 are connected to each other. The reason why such a name is given is that it is literally labeled as "Triplet" by using three differential amplifiers.

상기 도 1에 도시된 구조는 입력과 출력이 병렬 구조를 가지는 3개의 차동증폭기를 가지고 각기 다른 에미터 에어리어(Emitter Area)를 가진다. 양쪽 바깥 구조의 에미터 에어리어는 서로 A배의 다른 에미터 에어리어를 가지게 되고 가운데 구조는 서로 같은 비율의 영역을 가지게 된다. 즉, 양쪽 바깥 구조는 13개의 트랜지스터가 병렬로 연결된 구조를 가지며, 가운데 구조는 각각 1개의 트랜지스터로 구성된 구조를 가진다. 이하 상기 13개의 트랜지스터로 구성된 양쪽 트랜지스터의 구조는 Q1과 Q6로 통칭한다.The structure shown in FIG. 1 has three differential amplifiers in which the input and the output have a parallel structure and have different emitter areas. The emitter areas of both outer structures will have a different emitter area A times that of each other, while the middle structures will have the same proportional area. That is, both outer structures have a structure in which 13 transistors are connected in parallel, and the middle structure has a structure each consisting of one transistor. Hereinafter, the structure of both transistors composed of the thirteen transistors will be referred to collectively as Q1 and Q6.

따라서 각 트렌지스터의 에미터 에어리어를 보면, 13개의 트랜지스터가 병렬로 연결된 구조를 가지는 Q1과 Q6의 에미터 에어리어는 "A×e"이고, Q2,Q3,Q4,Q5의 에미터 에어리어는 "e"를 가지게 된다. 상기 Q1, Q3, Q5는 베이스단으로 인가되는 포지티브 입력전압(V_inp)에 의해 구동하며, 상기 Q2, Q4, Q6는 베이스단으로 인가되는 네거티브 입력전압(V_inn)에 의해 구동한다.Therefore, when looking at the emitter area of each transistor, the emitter area of Q1 and Q6 having a structure in which 13 transistors are connected in parallel is “A × e”, and the emitter area of Q2, Q3, Q4, Q5 is “e”. Will have The Q1, Q3, and Q5 are driven by the positive input voltage V _inp applied to the base terminal, and the Q2, Q4 and Q6 are driven by the negative input voltage V _inn applied to the base terminal.

또한 에미터 전류 역시 가운데 차동증폭기로부터 출력되는 전류 I₂는 바깥쪽 차동증폭기로부터 출력되는 전류 I₁이나 I₃보다 K 배 흐르게 된다.Also, the emitter current flows from the middle differential amplifier, I _2, to K times the current I ₁ or I ₃ from the outer differential amplifier.

즉, 수학식으로 표시하면,That is, when expressed as an equation,

로 나타낼 수 있다.It can be represented as.

여기에서는 결국 2가지의 변수(factor)를 가지게 되는데 그중 하나가 에미터 에어리어의 비율(A)이고, 다른 하나가 바깥 양쪽 전류에 대비한 가운데 구조의 전류비인 K 이다. "Barrie Gilbert"는 시뮬레이션을 통해서 상기 두 개 변수의 값들을 최적화 하여 놓은 것이 있는데 A는 "13", K는 "3/4(0.75)"이라는 값이다.Here we have two factors, one of which is the ratio of the emitter area (A), and the other is the current ratio of the structure, K, to the current on both sides. "Barrie Gilbert" optimizes the values of these two variables through simulation, where A is "13" and K is "3/4 (0.75)".

상기한 구조의 핵심은 좌우 구조, 즉 Q1,Q2로 구성된 차동증폭기와 Q5,Q6로 구성된 차동증폭기에서 입력 직류 전압(DC Voltage)에 프러스(Plus), 마이너스(Minus) 옵셋을 주어 그 입력의 폭을 넓히고자 한 것이다.The core of the structure is the left and right structure, that is, the differential width consisting of Q1 and Q2 and the differential width consisting of Q5 and Q6, giving the input DC voltage to the plus and minus offsets to give the positive and negative offsets. To broaden it.

이에 따라 넓어지는 폭을 수학식으로 표시하면,If the width is increased according to the equation,

로 나타낼 수 있다.It can be represented as.

만약, 상기 2개의 변수 값으로 "A=13", "K=3/4"라는 값을 상기 <수학식 1>에 대입하면 이론적으로 "±26mV×Ln(13)"의 입력 레인지를 가지게 된다.If the values of "A = 13" and "K = 3/4" are substituted into Equation 1 as the two variable values, the theoretical range has an input range of "± 26mV x Ln (13)". .

여기서 흐르게 되는 전류는 전류원으로 n형 모스 트렌지스터를 사용할 경우 상기 n형 모스 트렌지스터가 동작하는데 크게 영향을 주지 않는 정도의 전류만 흐르면 가능하며, 이득의 계산에 필요로 하는 전류 두가지 중 크게 필요로 하는 전류만 흘리면 된다.In this case, when the n-type MOS transistor is used as the current source, only the current that does not significantly affect the operation of the n-type MOS transistor is allowed to flow, and the current which is the most necessary of the two currents required for the calculation of the gain. You just need to spill it.

예를 들면, 차동증폭기를 설계할 경우 셀(cell)에 흐르는 전류, 즉 I_ee는 두가지 경우의 계산식을 통해서 정하게 되는데, 먼저 첫 번째의 경우가 인터그레이티드 회로(Intergrated Circuit) 설계에서 안정적인 전류원을 설계할 경우 "100μA" 정도의 전류를 흘리면 된다. 또한 두 번째의 경우는 트리플렛의 이득 계산시 요구되는 전류가 "200μA"라 한다면 이중 가장 큰 전류, 즉 "200μA"의 전류만 사용하면 된다.For example, when designing a differential amplifier, the current flowing through a cell, i.e., I _ee , is determined by two equations. The first case is a stable current source in an integrated circuit design. In the design, a current of "100μA" is required. In the second case, if the current required to calculate the gain of the triplet is "200μA", only the largest current, that is, "200μA", needs to be used.

상기한 바와 같이 "Barrie Gilbert" 역시 입력의 다이나믹 레인지를 넓히고자 "Triplet"라는 구조를 제시하였으나 상기 구조를 사용하게 되면 전혀 전류와는 무관하게 입력 다이나믹 레인지가 일정하게 정해지게 된다. 상기 시뮬레이션 결과와 논문을 참조해 보면 상기의 경우 "약 ±100mVrms" 정도의 입력 레인지를 가지게 된다.As described above, "Barrie Gilbert" has also proposed a structure called "Triplet" to widen the dynamic range of the input. However, when the structure is used, the input dynamic range is fixed regardless of the current. Referring to the simulation results and thesis, the above case has an input range of about ± 100mVrms.

이는 통신시스템에서 저전류를 요구면서 상기 ±100mVrms 정도의 결과치 보다 높은 입력치로 설계할 경우 트리플랫의 구조로는 입력 다이나믹 레인지를 만족하지 못하게 된다.This means that if the communication system requires low current and the input value is higher than the result of ± 100mVrms, the structure of the triplet does not satisfy the input dynamic range.

따라서 상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 수신시 필요로 하는 전류와 넓은 입력 다이나믹 레인지를 동시에 만족 시키기 위한 통신시스템의 트리플랫 구조를 가지는 자동이득 조정 증폭기를 제공함에 있다.Accordingly, an object of the present invention for solving the above problems is to provide an automatic gain adjustment amplifier having a triplet structure of a communication system for satisfying a current required for reception and a wide input dynamic range at the same time.

도 1은 종래 통신시스템의 트리플랫 회로도.1 is a triplet circuit diagram of a conventional communication system.

도 2은 본 발명의 일 실시 예에 따른 통신시스템의 트리플랫 회로도.2 is a triplet circuit diagram of a communication system according to an embodiment of the present invention.

도 3는 본 발명의 다른 실시 예에 따른 통신시스템의 트리플랫 회로도.3 is a triplet circuit diagram of a communication system according to another embodiment of the present invention.

도 4는 통상적인 에미터 디제너레이션의 회로도.4 is a circuit diagram of a conventional emitter degeneration.

이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

상술한 바와 같이 트리플랫의 구조는 어떤 일정한 입력 다이나믹 레인지를 가지게 되는데, 이를 개선하기 위하여 구성한 본 발명에 따른 회로는 도 2와 도 3에 도시된 바와 같다.As described above, the structure of the triplet has a certain input dynamic range, and the circuit according to the present invention configured to improve this is as shown in FIGS. 2 and 3.

상기 도 2와 도 3에 도시된 회로도는 "Barrie Gilbert"가 제시한 트리플랫 구조를 좀더 개선한 것으로 쉽게 설명한다면 트리플랫 구조에 에미터 디제너레이션 차동증폭기를 같이 사용한 것이다.The circuit diagrams shown in FIG. 2 and FIG. 3 are an improvement of the triplet structure presented by "Barrie Gilbert", which is an example of using an emitter degeneration differential amplifier together with the triplet structure.

먼저, 에미터 디제너레이션의 구조와 동작을 도 4를 참조하여 설명하면 다음과 같다.First, the structure and operation of emitter degeneration will be described with reference to FIG. 4.

상기 도 4에 도시된 구조의 입력 레인지는 저항23과 함께 상기 저항23에 흐르는 전류 I_ee를 곱한 것이 입력 다이나믹 레인지의 조건이 된다. 입력 조건은 다음과 같은데 "R_e×I_ee"가 "20×V_t"일 때 "10×V_t" 까지는 선형성을 유지한다. 상기 V_t는 임계전압(threshold voltage)이며, 상기 V_t를 상기 <수학식 1>의 kt/q를 이용하여 계산하면 "26mVrms"가 된다.The input range of the structure shown in FIG. 4 is obtained by multiplying the current I _ee flowing through the resistor 23 with the resistor 23 as a condition of the input dynamic range. The input condition is as follows. When "R _e x I _ee " is "20 x V _t ", the linearity is maintained up to "10 x V _t ". The V _t is a threshold voltage, and when the V _t is calculated using kt / q of Equation 1, it is “26mVrms”.

이와 같이 에미터 디제너레이션을 사용하게 되면 "10×V_t" 까지는 선형성을 유지하게 되지만 R_e를 사용하게 되어 입력으로 보이는 입력 임피던스가 커져서 앰프 설계의 노이즈 계산에 심각한 영향을 주게 된다. 상기 입력 임피던스가 커지는 것은 피드백(feed-back) 효과로 인해 에미터 저항이 입력에 보이게 되어 전체 임피던스가 커지게 되기 때문이다. 다시 말해 낮은 레벨의 입력조건을 만족하지 못하게 되는 경우로 간주할 수 있다.Using emitter degenerate in this way maintains linearity up to "10 x V _t ", but using R _e increases the input impedance seen by the input, which seriously affects the noise calculation of the amplifier design. The increase in input impedance is due to the feedback effect, which causes the emitter resistance to be seen at the input, resulting in an increase in the overall impedance. In other words, it can be regarded as a case where the low level input condition is not satisfied.

다음으로 본 발명의 일 실시 예에 따른 도 2를 보면 상기한 바와 같이 입력 다이나믹 레인지를 넓히기 위하여 트리플랫 구조를 조금 개선한 것이다.Next, referring to FIG. 2 according to an exemplary embodiment of the present invention, the triplet structure is slightly improved in order to widen the input dynamic range as described above.

결국 가운데 구조인 Q3와 Q4로 구성된 차동증폭기는 양쪽 구조인 Q1, Q2로 구성된 차동증폭기와 Q5, Q6로 구성된 차동증폭기의 입력 옵셋을 "0"으로 하기 위하여 사용하는 것이다.In the end, the differential amplifier composed of Q3 and Q4, which is the middle structure, is used to set the input offset of the differential amplifier composed of Q1 and Q2 and the differential amplifier composed of Q5 and Q6 to be "0".

예를 들어 설명하면, 죄측 구조인 Q1과 Q2로 구성된 차동증폭기가 마이너스(-26mV×Ln(A))로 이동한다면 우측의 구조인 Q5와 Q6으로 구성된 차동증폭기는 플러스(+26mV×Ln(A))의 구조로 이동하게 된다. 또한 좌우 구조가 인터그레이티드 회로(Intergrated Circuit)의 레이 아웃(lay-out)시 좌우 구조가 조금이라도 비대칭이면 입력의 옵셋(off-set)이 흔들리게 될 수 있고 이 경우 이득의 문제와 신호의 왜곡이 생길수 있다.For example, if the differential amplifier consisting of the sinusoidal structures Q1 and Q2 moves to negative (-26mV × Ln (A)), the differential amplifier consisting of Q5 and Q6 of the right structure is positive (+ 26mV × Ln (A Will move to the structure of)). In addition, if the left and right structures are slightly asymmetrical during layout of the integrated circuit, the offset of the input may be shaken. In this case, the gain problem and the signal Distortion may occur.

또한 중간 부분인 Q3와 Q4로 구성된 차동증폭기에서 이득의 선형성이 찌그러 질수 있다. 이를 해결하기 위하여 가운데 구조는 선형성과 입력의 옵셋이 흔들리는 것을 막기 위하여 중요하게 요구된다.Also, the gain linearity can be distorted in the differential amplifier consisting of the middle part, Q3 and Q4. In order to solve this problem, the central structure is important to prevent the linearity and the offset of the input from shaking.

상기 사용되는 가운데 구조인 Q3과 Q4로 구성된 차동증폭기를 적은 R_e저항을 사용한 에미터 디제너레이션 구조로 만든 것이다. 즉, 상기 종래 회로인 도 1의 가운데 구조를 도 4의 회로로 교체한 것이며, 상기의 경우 전류는 상기 도 1의 트리플랫에서 사용한 동일한 전류를 사용하면서 입력의 다이나믹 레인지를 많이 넓힐 수 있는 것이다.The differential amplifier consisting of Q3 and Q4, which is used above, is made of an emitter degeneration structure using low R _e resistance. That is, the center structure of FIG. 1, which is the conventional circuit, is replaced with the circuit of FIG. 4, and in this case, the current can broaden the dynamic range of the input while using the same current used in the triplet of FIG. 1.

상기 도 2의 회로에 시뮬레이션 결과 저항을 불과 "10오옴(Ω; ohm)"을 사용하여 입력 다이나믹 레인지가 상당히 늘어난다. 또한 에미터 디제너레이션과 같은 구조를 사용한 회로와 비교를 한다면 이득의 선형성을 넓게 유지함과 동시에 낮은 레벨 역시 더 좋은 결과를 낼 수 있다는 것 역시 본 발명의 효과이다.The simulation results in the circuit of FIG. 2 show that the input dynamic range is significantly increased by using a resistance of only 10 ohms. It is also an effect of the present invention that compared to a circuit using a structure such as emitter degeneration, the linearity of the gain can be maintained while the lower levels also yield better results.

상술한 도 2에서는 가운데 차등증폭기에 저항을 사용하였으나 본 발명의 다른 실시 예로 도 3에서는 양쪽의 차등증폭기 구조에 에미터 디제너레이션 구조를 사용한 것이다.In FIG. 2, the resistor is used in the middle differential amplifier, but in another embodiment of the present invention, in FIG. 3, the emitter degeneration structure is used for both differential amplifier structures.

동작 설명은 상술한 도 2와 거의 유사하나 좀 더 큰 입력 다이나믹 레인지를 요구할 때 사용하는 것이다. 이는 가운데 차동증폭기에 흐르는 전류가 좌우 구조의 차동증폭기에 흐르는 전류와 차이가 나기 때문에 동일한 저항을 사용하더라도 상술한 도 2 보다 훨씬 넓은 결과를 낼 수 있다.The operation description is similar to that of FIG. 2 described above, but is used when a larger input dynamic range is required. Since the current flowing through the differential amplifier in the middle is different from the current flowing through the differential amplifier of the left and right structure, even if the same resistor is used, the result can be much wider than that of FIG. 2.

상술한 도 3과 같은 구조를 가지는 경우에도 상기 도 2와 마찬가지로 가운데 차동증폭기가 무척 중요하다. 다시 말하면 상기 도 2 보다 더 이득의 선형성 문제를 고려하여 설계를 하여야 하기 때문이다.Also in the case of having the structure as shown in FIG. 3, the differential amplifier is very important as in FIG. In other words, it is necessary to design in consideration of the gain linearity problem than in FIG.

상술한 바와 같이 본 발명은 이득의 선형성을 넓게 유지함과 동시에 낮은 레벨 역시 더 좋은 결과를 얻을 수 있는 효과가 있다.As described above, the present invention maintains a wide linearity of gain and at the same time has a low level to obtain better results.

Claims

In a triplet device of a communication system having a structure in which three differential amplifiers are coupled in parallel,

The triplet device of the communication system, characterized in that the resistor is added to each of the emitter terminals of the two transistors constituting the differential amplifier coupled among the three differential amplifiers.

And a resistor is added to each of the two transistor emitter stages constituting two differential amplifiers coupled to both sides of the three differential amplifiers, except for the differential amplifier coupled among the three differential amplifiers.