KR100232232B1 - Fabrication method of flash memory device - Google Patents
Fabrication method of flash memory device Download PDFInfo
- Publication number
- KR100232232B1 KR100232232B1 KR1019960029211A KR19960029211A KR100232232B1 KR 100232232 B1 KR100232232 B1 KR 100232232B1 KR 1019960029211 A KR1019960029211 A KR 1019960029211A KR 19960029211 A KR19960029211 A KR 19960029211A KR 100232232 B1 KR100232232 B1 KR 100232232B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- flash memory
- floating gate
- memory device
- polysilicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 238000000034 method Methods 0.000 title abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000151 deposition Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 불순물 이온을 주입하여 플로팅 게이트를 형성하도록 한 플래쉬 메모리 소자의 제조방법에 관한 것으로서, 기판내에 일정한 간격을 갖는 제1, 제2불순물 확산영역을 형성하는 단계와, 상기 제1, 제2불순물 확산영역을 포함한 기판의 전면에 제1절연막을 형성하는 단계와, 상기 제1, 제2불순물 확산영역 사이의 제1절연막내에 불순물 이온을 주입하여 플로팅 게이트를 형성하는 단계와, 상기 제1절연막을 포함한 전면에 제2절연막 및 폴리 실리콘을 형성하는 단계와, 상기 폴리 실리콘상에 상기 플로팅 게이트보다 넓게 마스크층을 형성하는 단계와, 상기 마스크층을 마스크로 이용하여 상기 폴리 실리콘 및 제2절연막과 제1절연막을 선택적으로 제거하여 콘트롤 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.The present invention relates to a method of manufacturing a flash memory device in which impurity ions are implanted to form a floating gate, the method comprising: forming first and second impurity diffusion regions having a predetermined interval in a substrate; Forming a first insulating film on an entire surface of the substrate including an impurity diffusion region, implanting impurity ions into a first insulating film between the first and second impurity diffusion regions, and forming a floating gate; Forming a second insulating film and polysilicon on the entire surface of the substrate, forming a mask layer wider than the floating gate on the polysilicon, and using the mask layer as a mask; And selectively removing the first insulating layer to form a control gate.
Description
본 발명은 플래쉬 메모리 소자에 관한 것으로 특히, 불순물 이온을 주입하여 플로팅 게이트를 형성하는데 적당한 플래쉬 메모리 소자의 제조방법에 관한 것이다.The present invention relates to a flash memory device, and more particularly, to a method of manufacturing a flash memory device suitable for implanting impurity ions to form a floating gate.
일반적으로 메모리 소자는 롬(ROM : Read Only Memory)과 램(RAM : Random Access Memory)으로 구분된다.In general, memory devices are classified into read only memory (ROM) and random access memory (RAM).
롬(ROM)은 제조 공정중에서 확산층, 이온주입 및 콘택홀용 마스크에 미리 프로그램 데이터를 입력하여 프로그램하는 마스크(Mask)롬과, 칩(Chip)을 제조하여 실장한 다음 전기적으로 프로그램하는 피롬(PROM : Programmable ROM)이 있다.ROM is a mask ROM for inputting and programming program data into a diffusion layer, ion implantation, and contact hole mask in the manufacturing process, and a PROM for manufacturing and mounting a chip. Programmable ROM).
PROM은 다시 자외선을 이용하여 입력 데이터를 소거할 수 있는 이피롬(EPROM : Erasable PROM)과 전기적으로 입력 데이터를 소거할 수 있는 이이피롬(EEPROM : Electrically Erasable PROM)으로 구분된다.The PROM is further divided into an EPROM (Erasable PROM) that can erase input data using ultraviolet rays and an EEPROM (Electroly Erasable PROM) that can electrically erase input data.
이와같은 이이피롬이 플래쉬 메모리로 가장 널리 사용되고 있다.This pyrom is the most widely used flash memory.
플래쉬 메모리는 전기적으로 고쳐쓰기가 가능한 불휘발성 메모리로서 메모리 셀에 데이터를 프로그램하는 원리는 다음과 같다.Flash memory is an electrically rewritable nonvolatile memory. The principle of programming data in a memory cell is as follows.
프로그램시에는 종래 자외선 소거형 EPROM과 같은 핫 일렉트론(Hot Electron) 주입방식을 이용한다.When programming, a hot electron injection method such as a conventional UV erasure EPROM is used.
즉, 메모리셀의 드레인 부근에서 발생한 전자를 플로팅 게이트에 주입시키기 위해서는 콘트롤 게이트에 고전압을 인가한다.That is, a high voltage is applied to the control gate to inject electrons generated near the drain of the memory cell into the floating gate.
따라서, 플로팅 게이트에 일정량 이상의 전자가 주입되면 메모리 셀 트랜지스터의 문턱전압(Threshold Voltage)이 상승한다.Therefore, when a predetermined amount or more of electrons are injected into the floating gate, a threshold voltage of the memory cell transistor increases.
그리고 전자가 주입되고 있지 않는 메모리셀의 트랜지스터의 문턱전압과 차이로서 정보량 “0” 또는 “1”을 구별한다.The information amount "0" or "1" is distinguished from the threshold voltage of the transistor of the memory cell in which electrons are not injected.
한편, 정보의 고쳐쓰기는 플래쉬 메모리 고유의 소거 게이트를 이용하여 플로팅 게이트로 주입되고 있는 저라를 파울러 노드하임(Fowler Nordheim)형 터널전류를 이용하여 메모리셀 트랜지스터의 문턱전압을 초기치로 되돌린다.On the other hand, the rewriting of information resets the threshold voltage of the memory cell transistor to an initial value by using a Fowler Nordheim type tunnel current, which is injected into the floating gate using an erase gate inherent to a flash memory.
이하, 첨부된 도면을 참고하여 종래의 플래쉬 메모리 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a manufacturing method of a conventional flash memory device will be described with reference to the accompanying drawings.
제1(a)도 내지 제1(b)도는 종래의 플래쉬 메모리 소자의 제조방법을 나타낸 공정단면도이다.1 (a) to 1 (b) are process cross-sectional views showing a conventional method for manufacturing a flash memory device.
먼저, 종래의 플래쉬 메모리 소자의 제조방법은 제1(a)도에 도시한 바와같이 반도체 기판(1)상에 게이트 산화막(2)과 플로팅 게이트용의 폴리 실리콘을 차례로 증착한 후, 포토 에칭공정으로 채널영역에만 남도록 상기 폴리 실리콘과 게이트 산화막(2)을 패터닝하여 폴리 실리콘으로 이루어진 플로팅 게이트(3)를 형성한다.First, in the conventional method of manufacturing a flash memory device, as shown in FIG. 1 (a), a gate oxide film 2 and polysilicon for floating gates are sequentially deposited on the semiconductor substrate 1, and then a photoetching process is performed. Thus, the polysilicon and the gate oxide film 2 are patterned so as to remain only in the channel region to form the floating gate 3 made of polysilicon.
그리고 상기 플로팅 게이트(3)를 마스크로 이용하여 양측의 상기 반도체 기판(1)에 고농도 불순물 이온을 주입함으로써 소오스/드레인 불순물 확산영역(4, 5)을 형성한다.The source / drain impurity diffusion regions 4 and 5 are formed by implanting high concentration impurity ions into the semiconductor substrate 1 on both sides using the floating gate 3 as a mask.
이어서, 제1(b)도에 도시한 바와 같이, 전면에 열처리 공정을 실시하여 절연용의 산화막(6)을 형성하고, 상기 산화막(6)상에 콘트롤 게이트용의 폴리 실리콘을 증착한 후, 포토 에칭공정으로 상기 플로팅 게이트(3)상에만 남도록 폴리 실리콘과 산화막(6)을 패터닝하여 폴리 실리콘으로 이루어진 콘트롤 게이트(7)를 형성함으로써 심플 스택 게이트(Simple Stack Gate) 구조를 갖는 플래쉬 메모리 소자를 완성한다.Subsequently, as shown in FIG. 1 (b), after performing a heat treatment process on the entire surface to form an oxide film 6 for insulation, and depositing polysilicon for control gate on the oxide film 6, A flash memory device having a simple stack gate structure is formed by forming a control gate 7 made of polysilicon by patterning polysilicon and an oxide layer 6 so as to remain only on the floating gate 3 by a photo etching process. Complete
그러나 이와 같은 종래의 플래쉬 메모리 소자의 제조방법은 플로팅 게이트의 불규칙(Roughness) 및 도핑(Doping) 농도에 따라 게이트 산화막의 질(Quality) 측면을 저해하는 결과를 가져오므로 플로팅 게이트와 콘트롤 게이트 사이에 옥사이드 누설 전류(Oxide Leakage Current)를 야기시키는 문제점이 있었다.However, such a conventional method of manufacturing a flash memory device has a result of impairing the quality of the gate oxide film according to the roughness and the doping concentration of the floating gate, and thus the gap between the floating gate and the control gate. There was a problem causing oxide leakage current (Oxide Leakage Current).
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 불순물 이온을 주입하여 플로팅 게이트를 절연막내에 형성함으로써 플로팅 게이트의 불규칙을 개선하도록 한 플래쉬 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a method of manufacturing a flash memory device which improves irregularity of a floating gate by implanting impurity ions into a insulating film.
제1(a)도 내지 제1(b)도는 종래의 플래쉬 메모리 소자의 제조방법을 나타낸 공정단면도.1 (a) to 1 (b) are process cross-sectional views showing a conventional method for manufacturing a flash memory device.
제2도는 본 발명의 플래쉬 메모리 소자의 구조를 나타낸 구조단면도.2 is a structural cross-sectional view showing the structure of the flash memory device of the present invention.
제3(a)도 내지 제3(d)도는 본 발명의 플래쉬 메모리 소자의 제조방법을 나타낸 공정단면도.3 (a) to 3 (d) are cross-sectional views illustrating a method of manufacturing the flash memory device of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 반도체 기판 12 : 소오스/드레인 불순물 확산영역11 semiconductor substrate 12 source / drain impurity diffusion region
13 : 제1산화막 14 : 제1감광막13: first oxide film 14: first photosensitive film
15 : 플로팅 게이트 16 : 제2산화막15: floating gate 16: the second oxide film
17 : 폴리 실리콘층 18 : 제2감광막17 polysilicon layer 18 second photosensitive film
19 : 콘트롤 게이트19: control gate
상기와 같은 목적을 달성하기 위한 본 발명의 플래쉬 메모리 소자의 제조방법은 기판내에 일정한 간격을 갖는 제1, 제2불순물 확산영역을 형성하는 단계와, 상기 제1, 제2불순물 확산영역을 포함한 기판의 전면에 제1절연막을 형성하는 단계와, 상기 제1, 제2불순물 확산영역 사이의 제1절연막내에 불순물 이온을 주입하여 플로팅 게이트를 형성하는 단계와, 상기 제1절연막을 포함한 전면에 제2절연막 및 폴리 실리콘을 형성하는 단계와, 상기 폴리 실리콘상에 상기 플로팅 게이트보다 넓게 마스크층을 형성하는 단계와, 상기 마스크층을 마스크로 이용하여 상기 폴리 실리콘 및 제2절연막과 제1절연막을 선택적으로 제거하여 콘트롤 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.A method of manufacturing a flash memory device of the present invention for achieving the above object comprises the steps of forming a first, second impurity diffusion region having a predetermined interval in the substrate, and a substrate including the first, second impurity diffusion region Forming a first insulating film on an entire surface of the semiconductor substrate; forming a floating gate by implanting impurity ions into the first insulating film between the first and second impurity diffusion regions; and forming a floating gate on the front surface including the first insulating film. Forming an insulating film and polysilicon, forming a mask layer on the polysilicon wider than the floating gate, and selectively using the polysilicon, the second insulating film, and the first insulating film using the mask layer as a mask. And removing the control gate to form the control gate.
이하, 첨부된 도면을 참조하여 본 발명의 플래쉬 메모리 소자의 제조방법을 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing a flash memory device of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명의 플래쉬 메모리 소자의 구조를 나타낸 구조단면도이다.2 is a structural cross-sectional view showing the structure of the flash memory device of the present invention.
본 발명의 플래쉬 메모리 소자의 구조는 제2도에 도시된 바와 같이, 반도체 기판(11)내에 일정한 간격을 갖고 불순물 이온주입으로 소오스/드레인 불순물 확산 영역(12)이 형성되고, 상기 반도체 기판(11)의 채널영역상에 게이트 산화막(13)이 형성되며, 상기 게이트 산화막(13)내에 플로팅 게이트(15)가 형성된다.In the structure of the flash memory device of the present invention, as shown in FIG. 2, source / drain impurity diffusion regions 12 are formed by implanting impurity ions at regular intervals in the semiconductor substrate 11, and the semiconductor substrate 11 The gate oxide film 13 is formed on the channel region of the (), and the floating gate 15 is formed in the gate oxide film 13.
그리고 상기 플로팅 게이트(15)와 게이트 산화막(13)상에 절연막(16)과 콘트롤 게이트(19)가 형성된 구조를 갖는다.The insulating layer 16 and the control gate 19 are formed on the floating gate 15 and the gate oxide layer 13.
제3(a)도 내지 제3(d)도는 본 발명의 플래쉬 메모리 소자의 제조방법을 나타낸 공정단면도이다.3 (a) to 3 (d) are process cross-sectional views showing the manufacturing method of the flash memory device of the present invention.
먼저, 본 발명의 플래쉬 메모리 소자의 제조방법은 제3(a)도에 도시된 바와 같이, 반도체 기판(11)상의 채널영역에 마스크(도면에 도시되지 않음)를 증착한 후, 상기 마스크를 이용하여 전면에 고농도 불순물 이온을 주입하여 상기 마스크의 양측면의 반도체 기판(11)에 소오스/드레인 불순물 확산영역(12)을 형성하고, 상기 마스크를 제거한다.First, in the method of manufacturing a flash memory device of the present invention, as shown in FIG. 3 (a), a mask (not shown) is deposited in a channel region on the semiconductor substrate 11, and then the mask is used. Thus, a high concentration of impurity ions are implanted into the entire surface to form source / drain impurity diffusion regions 12 in the semiconductor substrate 11 on both sides of the mask, and the mask is removed.
그리고 상기 반도체 기판(11)의 전면에 제1산화막(13)을 증착하고, 상기 제1산화막(13)상에 제1감광막(14)을 도포한 후, 노광 및 현상공정으로 패터닝한다.The first oxide film 13 is deposited on the entire surface of the semiconductor substrate 11, the first photosensitive film 14 is coated on the first oxide film 13, and then patterned by exposure and development processes.
상기 패터닝된 제1감광막(14)을 마스크로 이용하여 상기 제1산화막(13)내에 플로팅 게이트용 폴리 실리콘 이온을 주입하여 플로팅 게이트(15)를 형성한다.The floating gate 15 is formed by injecting polysilicon ions for floating gate into the first oxide layer 13 using the patterned first photoresist layer 14 as a mask.
이어서, 상기 패터닝된 제1감광막(14)을 마스크로 하여 상기 플로팅 게이트(15)를 P형으로 만들기 위해 고농도 불순물 이온(P+ 또는 As+)을 주입한다.Subsequently, a high concentration of impurity ions P + or As + is implanted to form the floating gate 15 into a P type using the patterned first photoresist layer 14 as a mask.
다음에, 제3(b)도에 도시된 바와같이 상기 제1감광막(14)을 제거하고, 상기 반도체 기판(11)의 전면에 제2산화막(16)을 증착한다.Next, as shown in FIG. 3 (b), the first photosensitive film 14 is removed and a second oxide film 16 is deposited on the entire surface of the semiconductor substrate 11.
이때 상기 제2산화막(16)을 증착하면서 열처리를 수반하여 상기 제1산화막(13)내에 주입된 상기 플로팅 게이트용 폴리 실리콘 이온과 고농도 불순물 이온이 열적 재결합을 하도록 한다.At this time, while depositing the second oxide film 16, the floating gate polysilicon ions and the high concentration impurity ions implanted into the first oxide film 13 are thermally recombined.
이어서, 제3(c)도에 도시된 바와 같이, 상기 제2산화막(16)상에 콘트롤 게이트용 폴리 실리콘층(17)을 형성하고, 상기 콘트롤 게이트용 폴리 실리콘층(17)상에 제2감광막(18)을 도포하여 노광 및 현상공정으로 패터닝한다.Subsequently, as shown in FIG. 3 (c), a control gate polysilicon layer 17 is formed on the second oxide film 16, and a second silicon oxide layer 17 is formed on the control gate polysilicon layer 17. The photosensitive film 18 is applied and patterned by exposure and development processes.
이때 상기 패터닝된 제2감광막(18)은 상기 플로팅 게이트(15) 보다 넓게 형성한다.In this case, the patterned second photoresist layer 18 may be formed wider than the floating gate 15.
그리고 제3(d)도에 도시된 바와 같이, 상기 패터닝된 제2감광막(18)을 마스크로 이용하여 상기 콘트롤 게이트용의 폴리 실리콘층(18)과 상기 제2산화막(16) 및 제1산화막(13)을 선택적으로 제거하여 콘트롤 게이트(19)를 형성함으로써 본 발명의 플래쉬 메모리 소자를 형성한다.As shown in FIG. 3 (d), the polysilicon layer 18, the second oxide film 16, and the first oxide film for the control gate using the patterned second photoresist film 18 as a mask. (13) is selectively removed to form the control gate 19 to form the flash memory device of the present invention.
이상에서 설명한 바와 같이 본 발명의 플래쉬 메모리 소자의 제조방법은 산화내에 이온주입으로 플로팅 게이트를 형성함으로써 불규칙을 개선하고, 콘트롤 게이트와 플로팅 게이트 사이의 누설전류를 줄일 수 있는 효과가 있다.As described above, the method of manufacturing the flash memory device of the present invention has the effect of reducing irregularities by forming floating gates by ion implantation in oxidation and reducing leakage current between the control gate and the floating gate.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960029211A KR100232232B1 (en) | 1996-07-19 | 1996-07-19 | Fabrication method of flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960029211A KR100232232B1 (en) | 1996-07-19 | 1996-07-19 | Fabrication method of flash memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980012563A KR980012563A (en) | 1998-04-30 |
| KR100232232B1 true KR100232232B1 (en) | 1999-12-01 |
Family
ID=19466785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960029211A KR100232232B1 (en) | 1996-07-19 | 1996-07-19 | Fabrication method of flash memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100232232B1 (en) |
-
1996
- 1996-07-19 KR KR1019960029211A patent/KR100232232B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980012563A (en) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4885420B2 (en) | Source / drain implantation during ONO formation to improve isolation of SONOS type devices | |
| KR0166840B1 (en) | Semiconductor device having a recess channel structure | |
| KR100206985B1 (en) | Flash memory device and fabrication method of the same | |
| KR100221619B1 (en) | A fabrication method of flash memory cell | |
| US6482708B2 (en) | Nonvolatile memory device and method for manufacturing the same | |
| US6037221A (en) | Device and fabricating method of non-volatile memory | |
| KR20030088826A (en) | Split-gate memory device and fabricating method thereof | |
| US6025229A (en) | Method of fabricating split-gate source side injection flash memory array | |
| JPH0677492A (en) | Semiconductor device provided with nonvolatile memory circuit and its manufacture | |
| US5208173A (en) | Method of manufacturing non-volatile semiconductor memory device | |
| KR100232232B1 (en) | Fabrication method of flash memory device | |
| KR100685880B1 (en) | Flash EEPROM and method for manufacturing the same | |
| KR100205786B1 (en) | Fabrication method of semiconductor device | |
| KR100186507B1 (en) | Structure of flash memory device and its manufacturing method | |
| KR0170680B1 (en) | Non-volatile semiconductor memory device | |
| KR0148330B1 (en) | Flash eeprom cell & its making method | |
| KR100198639B1 (en) | Manufacturing method of flush eeprom | |
| KR100617074B1 (en) | flash EEPROM and method for manufacturing the same | |
| KR950006232B1 (en) | Flash eeprom cell and manufacturing method thereof | |
| KR100189965B1 (en) | Non-volatile semiconductor memory device and making method thereof | |
| KR100246350B1 (en) | Plash eeprom and manufacturing method thereof | |
| KR0123847B1 (en) | Fabricating method of flash eeprom device having buried bit line | |
| KR100214470B1 (en) | Fabrication method of a eeprom cell | |
| KR100246193B1 (en) | A method of fabricating eeprom cell | |
| KR0124648B1 (en) | Flash eprom cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 17 |
|
| EXPY | Expiration of term |