KR100230410B1 - 머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로 - Google Patents
머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로 Download PDFInfo
- Publication number
- KR100230410B1 KR100230410B1 KR1019970005465A KR19970005465A KR100230410B1 KR 100230410 B1 KR100230410 B1 KR 100230410B1 KR 1019970005465 A KR1019970005465 A KR 1019970005465A KR 19970005465 A KR19970005465 A KR 19970005465A KR 100230410 B1 KR100230410 B1 KR 100230410B1
- Authority
- KR
- South Korea
- Prior art keywords
- head
- input
- input unit
- output signal
- terminal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
본 발명에 따른 머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로가 개시된다.
그 회로의 구성은, 입력되는 데이타를 버퍼링한 후 제1입력부 출력 신호 및 제2입력부 출력 신호로서 출력하는 입력부, 다수 개의 제어 신호에 의하여 상기 입력부에 입력되는 데이타의 상태에 따라 헤드 전류의 방향을 반전시키면서 라이트 헤드에 상기 데이타를 기록하는 헤드 스위치부, 상기 제1입력부 출력 신호에 의하여 상기 헤드 스위치부의 동작을 제어하기 위한 제1제어 신호를 발생하는 제1제어부; 및 상기 제2입력부 출력 신호에 의하여 상기 헤드 스위치부의 동작을 제어하기 위한 제2제어 신호를 발생하는 제2제어부를 포함하여 일반적인 바이폴라 트랜지스터 공정으로 구현이 가능함을 특징으로 한다.
따라서, 상술한 바와 같이 본 발명에 따르면, 일반적인 바이폴라 트랜지스터 공정을 사용하여 라이트 드라이버 회로를 구현할 수 있는 효과를 갖는다.
Description
본 발명은 라이트 드라이버 회로(Write Driver Circuit)에 관한 것으로, 보다 상세하게는 머피 클램핑(Murphy Clamping) 트랜지스터를 사용하여 일반적인 바이폴라 트랜지스터 공정으로 구현한 머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로에 관한 것이다.
일반적으로 하드 디스크 드라이브 시스템은 리드 모드(Read Mode)시에 디스크에서 출력되는 미세한 신호를 증폭하여 리드 채널 펄스 디텍터(Read Channel Pulse Detector)로 전송하는 리드 앰프 블록(Read Amp Block)과 라이트 모드(Write Mode)시에 리드 채널 펄스 디텍터에서 전송된 신호를 디스크에 기록하기 위한 전류를 발생하는 라이트 드라이버 블록(Write Driver Block)으로 구성되어 있다.
도 1은 쇼트키(Schottky) 트랜지스터를 이용한 종래의 라이트 드라이버 회로의 구성을 나타낸 도면이다.
도 1에 있어서, I1 내지 I4는 전류 소스(Current Source)를, Q2S 및 Q4S는 쇼트키 트랜지스터를, 인버팅 라이트 데이타는 라이트 데이타의 반전 신호를 각각 나타낸다. 또한 라이트 헤드와 Q1, Q2S, Q3 및 Q4S로 구성된 블록은 헤드 스위치부를 나타낸다.
도 1에 도시된 회로의 동작을 설명하면 다음과 같다.
먼저, 라이트 데이타가 하이이고, 인버팅 라이트 데이타가 로우인 경우에 대해서 설명한다.
라이트 데이타가 하이이면 Q7(버퍼링 역할), Q5 및 Q4S가 온되고, Q5가 온이므로 Q1의 베이스에는 상대적으로 로우 전압이 인가되어 Q1은 오프가 된다. 한편 인버팅 라이트 데이타는 로우이므로 Q8(버퍼링 역할), Q6 및 Q2S가 오프가 되고, Q6가 오프이므로 Q3의 베이스에는 상대적으로 하이 전압이 인가되어 Q3가 온이 된다. 즉 Q1 및 Q2S는 오프, Q3 및 Q4S는 온이므로 라이트 헤드에는 Q3에서 Q4S 방향으로(라이트 헤드의 오른쪽에서 왼쪽 방향으로) 라이트 헤드 전류가 흐르게 된다.
다음에 라이트 데이타가 로우이고, 인버팅 라이트 데이타가 하이인 경우를 설명한다.
위와 마찬가지 방법으로 해석하면, Q1 및 Q2S는 온, Q3 및 Q4S는 오프이므로 라이트 헤드에는 Q1에서 Q2S 방향으로(라이트 헤드의 왼쪽에서 오른쪽 방향으로) 라이트 헤드 전류가 흐르게 된다.
입력되는 라이트 데이타의 상태에 따라 라이트 헤드 전류의 방향이 바뀌므로 자속(Magnetic Flux)의 변화가 유기되어 디스크에 데이타가 기록되게 된다.
여기에서 헤드 스위치부의 일부 트랜지스터를 쇼트키 트랜지스터기로 사용하는 이유는, 일반적인 바이폴라 트랜지스터를 사용할 경우(예컨대 Q2S 및 Q4S 대신 Q2 및 Q4를 사용한다고 가정) 입력되는 라이트 데이타의 상태에 따라 라이트 헤드에 흐르는 전류가 반전되므로 헤드 전압의 하강으로 Q2 및 Q4가 포화되어 라이트 헤드 전류의 상승/하강 시간(Rising/Falling Time)이 증가되는 것을 막기 위함이다.
그런데 이와 같은 쇼트키 트랜지스터의 공정 조건이 까다롭기 때문에 종래의 쇼트키 트랜지스터를 사용하여 라이트 드라이버 회로를 구현할 경우 스페셜한 공정을 적용해야 하는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위해 창출된 것으로서, 머피 클램핑 트랜지스터를 사용하여 일반적인 바이폴라 트랜지스터 공정으로 구현한 머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로를 제공함을 그 목적으로 한다.
도 1은 쇼트키(Schottky) 트랜지스터를 이용한 종래의 라이트 드라이버 회로의 구성을 나타낸 도면이다.
도 2는 본 발명에 따른 머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로의 구성을 나타낸 도면이다.
도 3은 머피 클램핑 트랜지스터의 구성을 나타낸 도면이다.
도 4는 본 발명에 따른 라이트 드라이버 회로의 동작 여부를 실험한 시뮬레이션 결과도이다.
상기의 목적을 달성하기 위한 본 발명에 따른 머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로는 입력되는 데이타를 버퍼링한 후 제1입력부 출력 신호 및 제2입력부 출력 신호로서 출력하는 입력부; 다수 개의 제어 신호에 의하여 상기 입력부에 입력되는 데이타의 상태에 따라 헤드 전류의 방향을 반전시키면서 라이트 헤드에 상기 데이타를 기록하는 헤드 스위치부; 상기 제1입력부 출력 신호에 의하여 상기 헤드 스위치부의 동작을 제어하기 위한 제1제어 신호를 발생하는 제1제어부; 및 상기 제2입력부 출력 신호에 의하여 상기 헤드 스위치부의 동작을 제어하기 위한 제2제어 신호를 발생하는 제2제어부를 구비하며, 상기 헤드 스위치부는 상기 제1제어부에서 발생되는 제1제어 신호를 베이스 단자에 입력하고, 컬렉터 단자는 전원 전압에 연결되며 에미터 단자는 상기 라이트 헤드에 접속되어 정방향의 헤드 전류를 출력하는 제1트랜지스터, 상기 입력부에서 발생하는 제2입력부 출력 신호를 베이스 단자에 입력하고, 컬렉터는 상기 헤드에 접속되고, 제1에미터 단자는 소정의 전류 소스단에 연결되며 제2에미터 단자는 베이스 단자로 피드백되어 정방향의 헤드 전류를 출력하는 제2트랜지스터, 상기 제2제어부에서 발생되는 제2제어 신호를 베이스 단자에 입력하고, 컬렉터 단자는 전원 전압에 연결되며 에미터 단자는 상기 라이트 헤드에 접속되어 역방향의 헤드 전류를 출력하는 제3트랜지스터 및 상기 입력부에서 발생하는 제1입력부 출력 신호를 베이스 단자에 입력하고, 컬렉터는 상기 라이트 헤드에 접속되고, 제1에미터 단자는 소정의 전류 소스단에 연결되며 제2에미터 단자는 베이스 단자로 피드백되어 역방향의 헤드 전류를 출력하는 제4트랜지스터로 이루어져 일반적인 바이폴라 트랜지스터 공정으로 구현이 가능함을 특징으로 한다.
이하, 첨부된 도면들을 참조하여 본 발명을 보다 상세히 설명한다.
도 2는 본 발명에 따른 머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로의 구성을 나타낸 도면이다.
도 2에 도시된 장치의 구성은 입력되는 데이타를 버퍼링 한 후 제1입력부 출력 신호 및 제2입력부 출력 신호로서 출력하는 입력부(22), 다수 개의 제어 신호에 의하여 입력부(22)에 입력되는 데이타의 상태에 따라 라이트 헤드 전류의 방향을 반전시키면서 데이타를 기록하는 헤드 스위치부(26), 제1입력부 출력 신호에 의하여 헤드 스위치부(26)의 동작을 제어하기 위한 제1제어 신호를 발생하는 제1제어부(24), 제2입력부 출력 신호에 의하여 헤드 스위치부(26)의 동작을 제어하기 위한 제2제어 신호를 발생하는 제2제어부(28)를 구비한다. 여기서, 헤드 스위치부(26)는 제1제어부(24)에서 발생되는 제1제어 신호를 베이스 단자에 입력하고, 컬렉터 단자는 전원 전압(Vcc)에 연결되며 에미터 단자는 라이트 헤드에 접속되어 정방향의 헤드 전류를 발생시키는 Q1, 입력부(22)에서 발생하는 제2입력부 출력 신호를 베이스 단자에 입력하고, 컬렉터는 라이트 헤드에 접속되고, 제1에미터 단자는 전류 소스 I4에 연결되며 제2에미터 단자는 베이스 단자로 피드백되어 정방향의 라이트 헤드 전류를 발생시키는 Q2M, 제2제어부(28)에서 발생되는 제2제어 신호를 베이스 단자에 입력하고, 컬렉터 단자는 전원 전압(Vcc)에 연결되며 에미터 단자는 라이트 헤드에 접속되어 역방향의 헤드 전류를 발생시키는 Q3, 입력부(22)에서 발생하는 제1입력부 출력 신호를 베이스 단자에 입력하고, 컬렉터는 라이트 헤드에 접속되고, 제1에미터 단자는 전류 소스 I4에 연결되며 제2에미터 단자는 베이스 단자로 피드백되어 역방향의 라이트 헤드 전류를 발생시키는 Q4M으로 이루어진다. 여기서 헤드 전류의 방향은, 헤드의 왼쪽에서 오른쪽으로 흐르는 전류의 방향을 정방향이라 정의하고, 헤드의 오른쪽에서 왼쪽으로 흐르는 전류의 방향을 역방향이라 정의한다.
도 3은 머피 클램핑 트랜지스터의 구성을 나타낸 도면이다.
도 3에 있어서, Ib는 베이스 전류를, Ibsat는 포화 상태에서의 베이스 전류를, IFE는 피드백 에미터 전류를, βINV는 증폭률(=10)을 각각 나타낸다.
머피 클램핑 트랜지스터는 포화 상태에서 포워드-바이어스트 베이스-컬렉터 정션(Forward-Biased Base-Collector Junction)에서 분출(Injection)되어진 소수 캐리어들을 제거하기 위한 피드백 에미터를 달아 인버스(Inverse) 컬렉터 동작을 취함으로써 포화 상태에서 발생되는 축적된 전하(Stored Charge)의 감소량을 βINV배 정도 향상시키기 위한 것이다.
이어서, 도 2에 도시된 회로의 동작을 설명한다.
입력부(22)는 입력되는 데이타를 버퍼링 한 후 제1입력부 출력 신호 및 제2입력부 출력 신호로서 출력한다. 헤드 스위치부(26)는 다수 개의 제어 신호에 의하여 입력부(22)에 입력되는 라이트 데이타의 상태에 따라 헤드 전류의 방향을 반전시키면서 라이트 헤드에 데이타를 기록한다. 제1제어부(24)는 제1입력부 출력 신호에 의하여 헤드 스위치부(26)의 동작을 제어하기 위한 제1제어 신호를 발생한다. 제2제어부(28)는 제2입력부 출력 신호에 의하여 헤드 스위치부(26)의 동작을 제어하기 위한 제2제어 신호를 발생한다. 구체적인 동작은 도 1에 도시된 종래의 라이트 드라이버 회로의 그것과 동일하다.
도 4는 본 발명에 따른 머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로의 동작 여부를 실험한 시뮬레이션 결과도이다.
라이트 데이타와 인버팅 라이트 데이타가 PANEL 1 및 PANEL 2에 도시된 것과 같을 때 헤드 전류는 PANEL 3에 도시된 것과 같으므로 도 2에 도시된 회로가 제대로 동작함을 알 수 있다.
본 발명에 의한 머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로는 스페셜한 공정이 요구되는 쇼트키 트랜지스터 대신에 일반 공정으로 구현이 가능한 머피 클램핑 트랜지스터를 사용하여 라이트 헤드 스위치부를 구현했다는 특징이 있다.
상술한 바와 같이 본 발명에 따르면, 일반적인 바이폴라 트랜지스터 공정을 사용하여 라이트 드라이버 회로를 구현할 수 있는 효과를 갖는다.
Claims (1)
- 입력되는 데이타를 버퍼링한 후 제1입력부 출력 신호 및 제2입력부 출력 신호로서 출력하는 입력부;다수 개의 제어 신호에 의하여 상기 입력부에 입력되는 데이타의 상태에 따라 헤드 전류의 방향을 반전시키면서 라이트 헤드에 상기 데이타를 기록하는 헤드 스위치부;상기 제1입력부 출력 신호에 의하여 상기 헤드 스위치부의 동작을 제어하기 위한 제1제어 신호를 발생하는 제1제어부; 및상기 제2입력부 출력 신호에 의하여 상기 헤드 스위치부의 동작을 제어하기 위한 제2제어 신호를 발생하는 제2제어부를 구비하며,상기 헤드 스위치부는 상기 제1제어부에서 발생되는 제1제어 신호를 베이스 단자에 입력하고, 컬렉터 단자는 전원 전압에 연결되며 에미터 단자는 상기 라이트 헤드에 접속되어 정방향의 헤드 전류를 출력하는 제1트랜지스터, 상기 입력부에서 발생하는 제2입력부 출력 신호를 베이스 단자에 입력하고, 컬렉터는 상기 헤드에 접속되고, 제1에미터 단자는 소정의 전류 소스단에 연결되며 제2에미터 단자는 베이스 단자로 피드백되어 정방향의 헤드 전류를 출력하는 제2트랜지스터, 상기 제2제어부에서 발생되는 제2제어 신호를 베이스 단자에 입력하고, 컬렉터 단자는 전원 전압에 연결되며 에미터 단자는 상기 라이트 헤드에 접속되어 역방향의 헤드 전류를 출력하는 제3트랜지스터 및 상기 입력부에서 발생하는 제1입력부 출력 신호를 베이스 단자에 입력하고, 컬렉터는 상기 라이트 헤드에 접속되고, 제1에미터 단자는 소정의 전류 소스단에 연결되며 제2에미터 단자는 베이스 단자로 피드백되어 역방향의 헤드 전류를 출력하는 제4트랜지스터로 이루어져 일반적인 바이폴라 트랜지스터 공정으로 구현이 가능함을 특징으로 하는 머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970005465A KR100230410B1 (ko) | 1997-02-22 | 1997-02-22 | 머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970005465A KR100230410B1 (ko) | 1997-02-22 | 1997-02-22 | 머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980068708A KR19980068708A (ko) | 1998-10-26 |
| KR100230410B1 true KR100230410B1 (ko) | 1999-11-15 |
Family
ID=19497719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970005465A KR100230410B1 (ko) | 1997-02-22 | 1997-02-22 | 머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100230410B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230036830A (ko) | 2021-09-08 | 2023-03-15 | 박경찬 | 분무장치 및 이를 포함하는 비닐하우스 운용 시스템 |
-
1997
- 1997-02-22 KR KR1019970005465A patent/KR100230410B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980068708A (ko) | 1998-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270883A (en) | Magnetic read/write circuit | |
| US5287231A (en) | Write circuit having current mirrors between predriver and write driver circuits for maximum head voltage swing | |
| US5612828A (en) | Write driver with improvements for risetime | |
| US3665485A (en) | Method and system for high density recording of information on premagnetized magnetic tape | |
| US3763383A (en) | Drive circuit for inductive device | |
| KR100230410B1 (ko) | 머피 클램핑 트랜지스터를 이용한 라이트 드라이버 회로 | |
| US6717968B2 (en) | Laser drive device | |
| US3305729A (en) | Amplitude selective unipolar amplifier of bipolar pulses | |
| JP2001036186A (ja) | 半導体レーザ駆動回路 | |
| US6185057B1 (en) | Method and apparatus for increasing the speed of write driver circuitry | |
| US4647988A (en) | Magnetic write circuit | |
| JPH09259404A (ja) | ライト電流発生回路 | |
| US5680268A (en) | Apparatus for magnetic recording and playback having a recording/playback coil split by a center tap and supplying an unbalanced write current | |
| KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
| JPH07118045B2 (ja) | 電圧昇圧回路 | |
| KR900004299Y1 (ko) | 영상기록재생기의 릴 브레이크 솔레노이드 콘트롤회로 | |
| KR100190114B1 (ko) | 하드 디스크 구동시스템의 기록 헤드 구동장치 | |
| JPH075523Y2 (ja) | テ−プレコ−ダ−のミユ−テイング回路 | |
| US3458725A (en) | Semiconductor switch circuit | |
| JPH0743807Y2 (ja) | テーププレーヤ | |
| JP2692404B2 (ja) | 磁気ヘッド用読出回路 | |
| US6185060B1 (en) | Changeover circuit in tape recorder | |
| JP2534791B2 (ja) | 磁気ヘッド用増幅回路 | |
| SU586550A1 (ru) | Д-триггер | |
| KR970067243A (ko) | 하드디스크 드라이버 장치의 증폭회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070801 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |